加快 verilog中计数器项目的仿真速度