Ajout du dossier /sim contenant le simulateur. Copie des fichiers fournis et complétés au TP1 et ajout d'un Makefile. Ajout d'un fichier sim contenant essentiellement une fonction tic exécutant le circuit une fois.
Retrait des fichiers compilés. Merci de toujours faire  avant un commit.
Ajout de la gestion des entrées et sorties du programme par le biais de fichiers. Ajout d'un devlog. Rappel : Toujours faire make clean avant de faire un commit.
Ajout du compilateur mjc. Correction de bugs dans input.mll. Correction de ram.net.
Ajout effectif des fichiers correspondants aux derniers commits. (j'avais oublié de faire git add...
Merge branch 'master' of https://github.com/eliemichel/sysdig
Ajout d'une branche ram_fin_iteration pour tester une autre gestion de la ram.
Gestion de la ram en fin d'itération fonctionnelle
Préparation à la fusion de ram_fin_iteration avec master
Fusion de master et ram_fin_iteration effectuée
Ajout d'un fichier de test de la rom. Problème des commentaires .sim réglé.
La mémoire stocke désormais des Netlist_ast.value au lieu de bool.
Mémoire opérationnelle
Option -p ajoutée.
Problème des commentaires dans les fichiers .sim corrigé
Ajout d'une règle run dans le Makefile pour donner un exemple d'utilisation
Problème du makefile réglé.
Ajout de tests. Modifications mineurs d'affichage.
Ajout du dossier concernant la réalisation du microprocesseur. Ajout d'un fichier .lang pour la langage minijazz à la racine.
Correction du parseur de .net.