AND gate
等价性检查的验证用于验证寄存器传输级设计与门级网表之间、门级网表与门级网表之间是否一致。在进行扫描链重排、时钟树综合等过程中，都可以用等价性检查保证网表的一致性。等价性检查已经融入集成电路标准设计流程中。等价性检查在检查ECO时非常有用。例如，设计者在修改门级网表时，由于手误，错将一个或门写成或非门，等价性检查工具通过比较寄存器传输级设计与门级网表，可以很容易地发现这种错误。