OR gate
异或门是基本的逻辑门，因此在TTL和CMOS集成电路中都是可以使用的。标准的CMOS集成电路为4070，包含四个独立的2输入异或门。4070替换了可靠性差的4030，但二者的引脚分配相同。下面是引脚分配表：