State based real time analysis of synchronous data flow (SDF) applications on MPSoCs with shared communication resources Die zeitliche Analyse Echtzeitanwendungen mit harten Echtzeitanforderungen die auf Multi Processor System on Chip (MPSoC) Plattformen ausgeführt werden stellt größere Herausforderungen im Vergleich zu herkömmlichen Single Processor Plattformen dar. Dies ergibt sich aus der großen Anzahl von gemeinsam genutzten Rechen Kommunikations und Speicherressourcen in heutigen MPSoCs. Doch dies ist eine unverzichtbare Anforderung um ihre Nutzung in sicherheitskritischen Anwendungsbereichen zu ermöglichen (zum Beispiel Luftfahrt Automobilindustrie). In dieser Arbeit wird eine zustandsbasierte Echtzeitanalysemethodik für Synchrone Datenfluss (SDF) orientierten Anwendungen die auf MPSoC Architekturen ausgeführt werden vorgeschlagen. Dieser Ansatz nutzt Timed Automata (TA) als gemeinsames semantisches Modell um die Ober Untergrenzen der Ausführungszeit (Best Case und Worst Case Ausführungszeiten) von SDF Akteuren Kommunikations FIFOs und deren Zuordnung sowie deren Nutzung von MPSoC Ressourcen zu repräsentieren. Beispielsweise wird der Ablaufplanung (scheduling) der SDFGs sowie deren Protokolle die für die Kommunikation mit lokalen und gemeinsam genutzten Ressourcen verwendet werden modelliert. Das resultierende Netzwerk von TA wird zum Ermitteln der sicheren zeitlichen Grenzen der gewählten Implementierung mithilfe der UPPAAL Model Checker analysiert. <dt.> The timing analysis of hard real time applications running on Multi Processor System on Chip (MPSoC) platforms is much more challenging compared to traditional single processor. This comes from the large number of shared processing communication and memory resources available in today’s MPSoCs. Yet this is an indispensable challenge for enabling their usage with hard real time systems in safety critical application domains (e.g. avionics automotive). In this thesis a state based real time analysis methodology for Synchronous Data Flow (SDF) oriented applications running on MPSoCs is proposed. This approach utilizes Timed Automata (TA) as a common semantic model to represent execution time boundaries (best case and worst case execution times) of SDF actors and communication FIFOs and their mapping as well as their utilization of MPSoC resources including the scheduling of SDFGs and shared communication resource access protocols for interconnects local and shared memories. The resulting network of TA is analyzed using the UPPAAL model checker for obtaining safe timing bounds of the chosen implementation. <engl.>