VLIW

Kata instruksi sangat panjang mengacu pada arsitektur set instruksi yang dirancang untuk mengeksploitasi paralelisme tingkat instruksi (ILP). Sedangkan unit pemrosesan pusat konvensional sebagian besar memungkinkan program untuk menentukan instruksi untuk dieksekusi secara berurutan saja, prosesor VLIW memungkinkan program untuk secara eksplisit menentukan instruksi untuk dieksekusi secara paralel. Desain ini dimaksudkan untuk memungkinkan kinerja yang lebih tinggi tanpa kerumitan yang melekat pada beberapa desain lainnya. Metode VLIW bergantung pada program yang menyediakan semua keputusan mengenai instruksi mana yang akan dieksekusi secara bersamaan dan bagaimana menyelesaikan konflik. Secara praktis, ini berarti bahwa penyusun menjadi jauh lebih kompleks, tetapi perangkat kerasnya lebih sederhana daripada banyak cara paralelisme lainnya. Sebaliknya, cara tradisional untuk meningkatkan kinerja di prosesor termasuk membagi instruksi menjadi sub-langkah sehingga instruksi dapat dieksekusi sebagian pada waktu yang sama, mengirimkan instruksi individu untuk dieksekusi secara independen, di berbagai bagian prosesor, dan bahkan mengeksekusi instruksi dalam urutan yang berbeda dari program. Semua metode ini memperumit perangkat keras karena prosesor harus membuat semua keputusan secara internal agar metode ini berfungsi.