translate English to French: Because there is no shared communication bus between the RIO FPGA core and the I/O modules, input/output operations on each module can be precisely synchronized with 25 ns resolution.
Les opérations d'entrées et de sorties de chaque module peuvent être synchronisées précisément avec une résolution de 25 ns car il n'y pas de bus de communication partagé entre la matrice FPGA reconfigurable et les modules d'E/S.