GitHub repository: uni10/CompSysArch
Primary language: Verilog
Description: システム設計論のグループワーク