GitHub repository: thiago0003/Frankens_RISCV
Primary language: Verilog
Description: Processador RISC-V, contemplando implementações monociclo e multiciclo, busco aprofundar meu entendimento em arquitetura de computadores e design de processadores.