GitHub repository: wakuto/rvcore
Primary language: SystemVerilog
Description: 2命令同時発行 & Our-of-Order 実行ができる（予定の） RISC-V CPU