GitHub repository: murenkov/verilog-modules
Primary language: Verilog
Created: 2020-09-20T13:42:40Z
Description: Курс лабораторных работ по проектированию цифровых устройств. НИУ МИЭТ, 2020.