GitHub repository: rabbit-timmy/USTC-RVSoC
Description: 一个用 SystemVerilog 编写的，RISC-V 架构的 CPU + SoC