GitHub repository: nathaliafab/Logic-Design-and-Verification
Primary language: SystemVerilog
Description: Alguns exercícios de SystemVerilog, usando como base o livro "Logic Design and Verification Using SystemVerilog", de Donald Thomas. A ferramenta utilizada para testes e simulação é o ModelSim.