GitHub repository: migs39/aqua
Primary language: Verilog
Created: 2024-10-22T03:07:17Z
Description: Projeto de circuito digital para controle de nível de represa de água