GitHub repository: JuanManuel-Cloud/FPGA-UART
Primary language: Verilog
Created: 2022-10-01T18:43:42Z
Description: TP N° 2 de la materia Arquitectura de computadoras dónde se busca crear un transmisor y receptor UART para trabajar en conjunto con el módulo de la ALU