GitHub repository: Iammagy/proyecto_final_ie0523
Primary language: Verilog
Created: 2024-06-21T03:39:50Z
Description: Este repositorio se dedica al proyecto final del curso Circuitos Digitales II, I ciclo 2024, Universidad de Costa Rica, Escuela de Ingenieria Electrica.