GitHub repository: JDaniielC/Projeto-SD
Primary language: Verilog
Description: Projeto de Sistemas digitais em Verilog.