ラッチとFF

# Dラッチ（D-LATCH）とDフリップフロップ(D-FF)

クロックを用いる同期型のみ
教科書（５章）では、１ビットのデータを保持するもの（２安定回路）をフリップフロップと呼んでいるが、現実のデジタル回路ではクロックという制御信号を使用するので、ここではクロックを用いるものだけを取り扱う。

最も単純なD型のみ
教科書（５章）では、SR/JK/Tなどの色々なFFを取り扱っているが、現実には種々のFFを区別して設計する重要性はなくなっているので、ここではもっとも単純なDタイプのラッチおよびDタイプのフリップフロップのみ取り扱う。（以前はSR/JK/T/DのようなFFのタイプを切り替えることで、回路素子数を減らしたりしたが、現在ではFFの変換は自動化されている。）

## クロックとは何か？

周期的に電圧がハイレベルとローレベルを繰り返す信号
通常は水晶発信器で生成され、信号配線にて分配される

- 通常のデジタル回路はこのクロック信号の電圧レベルや、電圧の立ち上がりエッジなどを利用して一斉に動作する。このことを、クロックに同期して動作するという。
- クロックの周期が 10ns （10ナノ時間）
であれば、クロック周波数はその逆数であり、100MHzとなる。
- PentiumIII 500MHzのパソコンでは、クロック周期は
2ns であり、2nsごとに新たな命令の実行を開始する。
- 通常のデジタル回路ではクロックに同期して（クロックの立ち上がりエッジごとに）、回路がなんだかの動作を行う。したがって、クロック周波数が高いほど（クロック周期が短いほど）高性能である。

## Dラッチ

Dラッチにはデータ入力とデータ出力端子があり、それをコントロールするクロック入力がある。
DラッチはクロックがHIGH（高）レベルでデータ入力はデータ出力で伝わり、
クロックがLOW（低）レベルでは、データの流れは遮断され、以前のデータ出力を保持する。
したがって、Dラッチのデータ出力はクロックがHIGHの時にしか変化しない。

Dラッチの動作説明図 Dラッチの動作波形
クロックHIGHではデータが転送
クロックLOWではデータ保持
Dラッチのシンボル Dラッチの回路図の一例

実際のDラッチの回路図

Clock＝’１’の時 Clock＝’０’の時

Dラッチの出力は入力データが遅延したものであり、DラッチのDは遅延（Delay）の意味である。

## Dフリップフロップ

Dフリップフロップの構成
Dラッチ２つで作れる Dフリップフロップの動作説明図

D-FFにはデータ入力とデータ出力端子があり、それをコントロールするクロック入力がある。
D-FFはクロックがLOWからHIGH（高）レベルに変化した時の入力データが、出力に伝わり、
それ以外の時間は、以前のデータ出力を保持する。

クロック＝’０’　LOWレベルの時 クロック＝’１’　HIGHレベルの時

ということで、クロックの’０’から’１’への変化時の入力データが出力に伝達される。
この動作を「エッジ　トリガ」という。
エッジは’０’から’１’への変化、トリガは引き金であり、エッジが引き金を引くという意味。

Dフリップフロップの動作波形
クロック立ち上がりエッジでデータを転送
その他の期間ではデータ保持 Dフリップフロップのシンボル
三角形がエッジトリガを示す

## Dフリップフロップの動作タイミング

シンボル 名称 意味
tC サイクルタイム 動作する周期、スペックでは最小値が規定される。
tS セットアップタイム クロックエッジに対するデータを用意する時間、スペックでは最小値が規定される。
tH ホールドタイム クロックエッジに対してデータを保持する時間、スペックでは最小値が規定される。
tKQ アクセスタイム クロックエッジからデータ出力までの時間、スペックでは最大値が規定される。

## 同期型デジタル回路

現実のデジタル回路はほとんどすべてが、クロックを用いる同期型の回路である。
今説明した、Dラッチ、Dフリップフロップ、を用いている。
今後の講義では、同期型のデジタル回路を取り扱う。特に、最も設計が簡単な、Dフリップフロップを用いたデジタル回路を取り扱う。
D-FFを使用する同期型デジタル回路は、以下の図のようになり、D-FFを介して、各組み合わせ回路がデータを交換しながら、データ処理を行う。
この時、D-FFを用いる方式では以下の図のように、自由にデータを交換でき、タイミングの問題も少ない。

クイズ６　　学籍番号　名前　日付　を書いて　提出すること。

１）　以下の波形をDラッチと、Dフリップフロップに入力した。それぞれの出力波形を示せ。

２）　上記１）と同じクロック、データ入力波形を以下のような、Dラッチ2段とD-FF2段の回路に入力した場合の出力端LB、FBの波形を示せ。LAとFAは上記１）に対応する。

宿題５　　学籍番号　名前　日付　を書いて　提出すること。

１）　以下の回路の出力端LOUTとFOUTの動作波形を示せ。
但し、NOT回路の遅延時間は1ns、Dラッチ/D-FFの遅延時間を2ns、
クロックのサイクルタイムを20nsとし、
Dラッチ/D-FFの初期値（初期の出力値）を’０’とする。

２）　以下の回路の出力端OUT1とOUT2の動作波形を示せ。
OUT1とOUT2はある周期で同じ波形を繰り返す。
クロックの周期を10nsとすると、OUT1とOUT2の周期はいくらか？

３）　説明したように、デジタル回路ではD-FFを介して、組み合せ回路がデータの交換を
クロックの立ち上がりエッジに同期して行い、データ処理を行う。
クイズ６−２の結果を復習して、以下の回路図のD-FFをDラッチに変更するとうまく
動作しないことを説明せよ。