FPGAトレーニングコース2012　@広島工業大学 — Open-It

Info

# FPGAトレーニングコース2012　@広島工業大学

## 開催趣旨

情報通信技術の発展とともにあらゆるモノはコンピュータネットワークに接続され、それぞれの持つデータを相互に通信するようになってきました。これらを支える技術は、情報科学分野で研究が進められているとともに、さまざまな分野で、さまざまな角度から研究が進められています。

基礎科学実験、特に、高エネルギー物理学実験分野においても、最先端の情報通信技術を活用するばかりでなく、計測装置の性能が実験の成果を左右することから研究者自ら開発を行ってきました。しかし、現在、このような基礎科学実験用に開発されたさまざまな装置やシステムの多くは社会へ出る事はなく、基礎科学の世界だけで利用されています。特殊なものが多いのですが、これらを支える要素技術の研究成果は、社会へ応用できると信じています。

そこで、これらの技術を活用するためにも、大学・研究機関と企業との交流を深め、連携の形を検討したいと考え、本セミナーを開催することにいたしました。

本セミナーはFPGA回路開発時に必須である開発ツールの使い方を習得を中心に説明する実習形式の未経験者向けの セミナーです。セミナー終了後に独学で開発を進める事が出来る最低限の予備知識の習得を目指します。

FPGAの回路を開発するために必要な知識は①デジタル回路設計に関する知識と②FPGAへの実装の方法です。 ①に関しては書籍などにより習得する事が出来ますが、②に関しては良い習得方法がありません。 そこで本セミナーでは②について習得することを目標としています。

以下のような方を想定しています。

今後実験装置を開発するためにFPGA技術の習得が必要な方
FPGAに興味があり、どの様に開発するのか短期間で知りたい方
デジタル回路の知識はあるがFPGA開発が未経験なので実装方法を短期間で知りたい方

## 本FPGAトレーニングコースについて

今年度開催した以下のトレーニングコースと同じ内容を実施します。

7/5-6 大阪大学
7/18-19 京都大学
9/20-21 東北大学(第1回)
10/18-19 東北大学(第2回)
2/21-22 名古屋大学

## FPGAとは？

Field Prgrammable Gate Arrays (FPGA)はユーザーがプログラム可能な論理（デジタル）集積回路です。近年、放 射線検出器の読みだしシステムで多用されています。一つのFPGAに搭載できる回路規模は非常に大きくなっておりユー ザーが希望する信号処理の多くは1チップに搭載できるようになりました。例えば、CPUを組み込みLinux OSシステムを 動作させる事ができる程の回路規模を1チップに実装する事ができます。

## 概要

対象：FPGA に興味のある学生、若手研究者および企業の方
日程：2013年2月28日（木）～3月1日（金）（2日間）
場所：広島工業大学 新四号館 325室

地図（⑧の建物）：

募集：20人
言語：日本語
申し込み受付期間： 2013年2月1日（金）から2月15日（金）まで
主催：広島工業大学 ユビキタス技術研究センター
後援： オープンソースコンソーシアム（Open-it） 、KEK加速器科学総合支援事業
世話人：長坂康史（広島工業大学）＊お問い合わせはこちらまでお願いします。

申し込み方法：締め切らせて頂きました。

## 詳細

講師：内田智久(KEK)
予備知識：デジタル回路基礎知識を持っている事が望ましい（AND, OR, INV回路およびDフリップフロップの動作 を理解している程度）
実習で使用するFPGAはXilinx社Spartan3ANシリーズ、使用HDLはVerilog-HDLです。
各自用意する物： Windows XP以降のWindows OSが動作しているノートPC

事前に開発ツールXilinx ISEをインストールしていただきます。インストール方法 はこの資料を参照して下さい。

注）開発ツールはXilinx社ISE13についてのみ解説します。

## プログラム

1日目はデジタル回路の特徴からはじめ、組み合わせ回路について学びます。最後にFPGAに実装して動作を確認します。

2日目は順序回路とFPGAの動作原理について学びます。最後に実習で作成した全ての回路をFPGAに実装して動作を確認します。

1日目 2/28（木） 10:00-17:00

- 10:00-11:30 フロントエンド部とデジタル回路の特徴（90分）
11:30-12:30 お昼休み（60分）
12:30-13:00 組み合わせ回路入門（30分）
13:00-13:30 実習 Verilog-HDL記述I（30分）
13:30-13:45 休憩（15分）
13:45-14:45 実習 Xilinx社ISIMを用いた論理シミュレーションI（60分）
14:45-15:00 休憩（15分）
15:00-17:00 実習 Xilinx社ISE13を用いたFPGAへの実装(120分)
- 2日目 3/1（金） 10:00-17:30
- 10:00-10:30 順序回路入門（30分）
10:30-11:30 実習 Verilog-HDL記述II（30分）
11:00-11:30 実習 Xilinx社ISIMを用いた論理シミュレーションII（60分）
12:30-13:00 FPGAの構造（30分）
13:00-15:00 実習 Xilinx社ISE13を用いたFPGAへの実装（120分）
15:00-15:15 休憩(15分)
15:15-16:15 DCMの実装方法: Coregeneratorの使い方（60分）
16:15-16:30 休憩(15分)
16:30-17:30 技術相談会

## テキスト

閲覧するためには受講者用ID/パスワード入力が必要です(別途ご連絡いたします)。

0. はじめに
1. フロントエンド部とデジタル回路の特徴
2.1. 組み合わせ回路入門
2.2. 実習 Verilog-HDL記述
2.3. 実習 論理シミュレーション
2.4. 実習 FPGAへの実装
2.5. 追加課題
3.1. 順序回路入門
3.2. 実習 Verilog-HDL記述
3.3. 実習 論理シミュレーション
3.4. FPGAの動作原理
3.5. 実習 FPGAへの実装
3.6. 実習 DCMの実装
4. 付録
参考書の紹介
Web版 Verilog-HDL入門
実習ボード回路図
実習風景写真

## アンケート

受講者の方々は下からアンケートにご協力ください。

アンケート入り口（ID/パスワード入力が必要です）

トレーニングコースは今後も継続する予定です。より良いものにするために是非お願いいたします。

ナビゲーション