データの流れ制御の流れ

# データの流れ制御の流れ I

#### 0. 本講義を始める前に

すでにcomputerI，IIでコンピュータのH/Wアーキテクチャの概要はほぼつかんでいる
ディジタル回路、や実験、またcomputerIIなどで回路基礎的な知識の多い学生が多数
高級言語（C、Javaなど）によるプログラムを経験しているはず

したがって、本講義では最新のコンピュータアーキテクチャ（コンピュータの構成、ソフトウエアとハードウエア）のやや高度な内容をカバーします。

やや高度と言っても、現実のコンピュータは

パイプライン処理
階層メモリ
命令レベル並列化

などの高度の技術が使われているので、言い換えれば現実のコンピュータを学ぶことを目的としています。具体的には

基本的なプロセッサの命令および構造を理解し（専門性）
これを新たに設計し（創造性）
プロセッサのパイプライン構造、階層メモリ、命令レベル並列処理による性能向上を予測できる。（実践性）

が、本講義の達成目標です。

#### 2.1.2　以下の３つの事項

①　コンピュータでは大量のデータを取り扱う、レジスタのほかに主記憶装置が必要

②　制御信号の生成方法

③　単なる計算だけではなく、繰り返し演算など高度なアルゴリズムの実行

#### 2.1.2　主記憶装置

図2.1　主記憶を含む演算機構

ALU　：　組み合わせ回路　（P9　、図１．１０）
レジスタファイル　：　多数のフリップフロップを含む　順序回路　（P12、図１．１２）
したがって、ALU、レジスタファイルは　各クロックサイクルごとに、レジスタからのデータを取り出し、ALUにて演算し、結果を再びレジスタファイルに書き戻す
多量なデータを取り扱う場合には、図２．１に示すように　主記憶装置（半導体メモリ）が存在
動作

主記憶→レジスタファイルへのデータ移動
レジスタ→ALU->レジスタによる計算
レジスタファイル→主記憶へのデータ移動

#### 2.1.3　主記憶装置

主記憶　＝　メインメモリ
メモリ　とは　アドレス　を使って　アクセス　する記憶装置

クイズ　：　アドレス信号　２本　すなわち、０から３番地　にそれぞれ、４ビットのデータを保持するメモリを　D-FF（Dタイプフリップフロップを用いて設計せよ）

注意：　講義中のクイズが、試験の問題にする可能性が大きいです！

#### 2.1.4　メモリの分類

図　２．４

クイズ　：　パソコンの使用されているメモリは図２．４のうちのどれか、またなぜそのように使用されているのか

#### 2.1.5 レジスタファイル

クイズ　：　レジスタファイルは２語の読み出しと、１語の書き込みが同時にできるものがあるが、上記メモリをそのように改造せよ。

#### 2.1.6　主記憶装置の接続

図　２．６

宿題１　学籍番号　名前　日付　を書いて　提出すること！

１）　アドレス信号　３本　で　８ビットのデータを保持するメモリを　D-FFや論理ゲートを用いて設計せよ

２）　SDRAMについて、調査し、報告せよ　（以下の４つの事項を含む）

どのような電子機器に使用されているのか？
SDRAMを生産しているメーカ（会社）で世界最大は何？
SDRAMの特徴は？
どのようにすれば、データアクセスすることができるか？