hotchpotch/wikipedia-multilingual-ir-related-paragraph-pairs huggingface dataset:
다이애딕

다이애딕과 벡터의 스칼라곱은 다른 벡터를 제공하며, 이 결과의 스칼라곱을 취하면 다이애딕에서 파생된 스칼라를 얻을 수 있다. 주어진 다이애딕이 다른 벡터에 미치는 영향은 간접적인 물리적 또는 기하학적 해석을 제공할 수 있다.

또한 행렬 대수의 일부 측면을 가지는데, 벡터의 수치 성분은 행 벡터와 열 벡터로 배열될 수 있고, 2차 텐서의 성분은 정사각 행렬로 배열될 수 있다. 또한 스칼라곱, 벡터곱 및 다이애딕 곱은 모두 행렬 형식으로 표현될 수 있다. 다이애딕 표현은 행렬 등가물과 매우 유사할 수 있다.
다이애딕
Section: 다이애딕 대수

0이 아닌 자체 이중 벡터곱을 갖는다.

박차(spur) 또는 확장 계수(expansion factor)는 다이애딕을 좌표 기저에서 각 다이애딕 곱을 벡터의 스칼라곱으로 대체하여 형식적으로 확장함으로써 발생한다.

두 벡터 a와 b로 형성된 모든 다이애드는 이중 벡터곱이 0임을 알 수 있다.

그러나 정의에 따라 다이애딕의 자신에 대한 이중 벡터곱은 일반적으로 0이 아니다. 예를 들어, 여섯 개의 다른 벡터로 구성된 다이애딕 A는
다이애딕
Section: 예시

여기서 회전 다이애딕은

이며, ω의 데카르트 성분 또한 다이애딕의 성분을 구성한다.

Ω가 a에 미치는 영향은 벡터곱이다.

이는 열 벡터와 함께 벡터곱 행렬의 다이애딕 형태이다.

벡터 a의 일반적인 3차원 회전은 단위 벡터 ω 방향의 축을 중심으로 시계 반대 방향으로 각도 θ만큼 회전하는 것으로, 다이애딕 형태의 로드리게스 회전 공식을 사용하여 수행할 수 있다.
접속 형식
Section: 주다발

반대로, 주 G-다발 P→M의 주 G-접속 ω는 M 위의 접속 형식 모음을 생성한다. e : M → P가 P의 국소 단면이라고 가정하자. 그러면 e를 따른 ω의 당김은 M 위의 g-값 1-형식을 정의한다.

G-값 함수 g로 틀을 변경하면, 라이프니츠 규칙과 딸림을 사용하여 ω(e)가 필요한 방식으로 변환되는 것을 볼 수 있다.

여기서 X는 M 위의 벡터이고, d는 밀어내기를 나타낸다.
접속 형식
Section: 참고문헌

Kobayashi, Shoshichi; Nomizu, Katsumi (1996), 《Foundations of Differential Geometry, Vol. 1》 New판, Wiley-Interscience, ISBN 0-471-15733-3

Kobayashi, Shoshichi; Nomizu, Katsumi (1996), 《Foundations of Differential Geometry, Vol. 2》 New판, Wiley-Interscience, ISBN 0-471-15732-5
접속 형식
Section: 구조 군

스핀 구조를 갖춘 다양체의 스피너. 틀은 스핀 공간의 불변 내적에 대해 유니터리하며, 군은 스핀 군으로 축소된다.

CR 다양체의 정칙 접다발.

일반적으로, 올 차원이 k이고 G ⊂ GL(k)가 Rk의 일반 선형 군의 주어진 리 부분군인 벡터 다발 E가 있다고 하자. (eα)가 E의 국소 틀일 때, 행렬 값 함수 (gij): M → G가 eα에 작용하여 새로운 틀

이전 섹션에서 고려한 일반적인 틀은 E의 올 차원이 k일 때 구조 군 GL(k)를 가진다.

복소다양체 (또는 개복소다양체)의 정칙 접다발. 여기서 구조 군은 GL2n(R) ⊂ GLn(C)이다. 에르미트 계량이 주어진 경우, 구조 군은 유니터리 틀에 작용하는 유니터리 군으로 축소된다.
MFi 프로그램

MFi 프로그램은 헤드폰 잭, 원래의 독 커넥터 및 최신 라이트닝 커넥터를 포함한 다양한 장치 커넥터와 에어플레이 지원을 포괄한다. MFi 프로그램에 가입하고 인증 테스트를 통과한 회사는 "Made for iPod" 배지와 같은 특정 MFi 관련 로고를 제품 포장에 표시할 수 있다.

애플의 MFi 프로그램(MFi Program) 또는 MFi 인증은 "Made for iPhone/iPod/iPad"를 의미하며, 애플의 아이팟, 아이패드, 아이폰과 함께 작동하는 하드웨어 및 소프트웨어 주변기기 개발자를 위한 라이선싱 프로그램이다. 이 이름은 궁극적으로 MFi가 된 원래 프로그램인 Made for iPod의 약칭이다.
MFi 프로그램
Section: Made for iPod

독 커넥터를 사용할 때 장치는 애플 액세서리 프로토콜(AAP)로 알려진 간단한 직렬 프로토콜을 사용하여 아이팟을 제어할 수 있다. 이는 (일반적으로) 19,200 비트/초 8N1 통신 신호를 사용하여 "음성 메모 가져오기" 또는 "볼륨 높이기"와 같은 명령을 포함하는 짧은 패킷을 보낸다. 3세대 아이팟이 도입되면서 AAP는 헤드폰 연결에서도 사용할 수 있게 되었다. 이러한 신호는 자동차 통합 시스템을 포함한 많은 Made for iPod 장치에서 원격 제어를 허용하는 데 사용된다.

Made for iPod 프로그램은 2005년 1월 11일 맥월드 엑스포에서 시작되었지만, 발표 직전에 출시된 일부 제품은 대신 "Ready for iPod" 라벨을 달고 있었다. 당시 애플이 로고가 있는 모든 제품에 대해 10%의 수익을 청구할 것이라고 보도되었고, 언론은 이를 "세금"이라고 묘사했다. 아이팟은 음소거 및 볼륨 조절과 같은 추가 제어 입력을 허용하는 확장된 헤드폰 잭을 사용하며, 잭 또는 독 커넥터에 연결하는 제품에 대한 라이선스를 사용할 수 있었다.
지니어스 바
Section: 파생/분점

현재 애플은 기술 지원을 위한 지니어스 바를 제공하며, 기술적인 질문이 아닌 소프트웨어 교육을 담당하는 크리에이티브 팀을 항상 배치해두고 있다.

수년 동안 애플은 지니어스 바를 보완하는 서비스 및 지원 방식을 실험해 왔다. 현재는 모두 중단된 몇 가지 예시는 다음과 같다.

더 스튜디오는 iLife, iWork, 파이널 컷 프로, 애퍼처 (소프트웨어)와 같은 많은 애플 소비자 및 전문가용 애플리케이션에 대한 질문에 답변하는 "트레이너"가 배치되어 있었다. 타사 애플리케이션은 공식적으로 지원되지 않았다.
지니어스 바
Section: 지니어스 트레이닝 학생 워크북

이 매뉴얼은 2012년 8월 사본이 유출되어 기즈모도의 선임 작가 샘 비들(Sam Biddle)의 손에 들어가기 전까지는 잘 보관된 비밀이었다. 비들은 "이것은 애플 내부를 깊이 들여다보는 것입니다. 심리적 지배, 금지된 단어, 역할극—이런 것은 한 번도 본 적이 없을 겁니다"라고 말했다. 크리스천 사이언스 모니터 기사는 매뉴얼의 내용과 애플이 고객을 매료시키는 효과를 나타내는 용어인 "현실왜곡장"의 개념을 연결했다.

지니어스 트레이닝 학생 워크북은 애플의 기술 지원 직원인 지니어스를 위한 직원 교육 매뉴얼이다. 이 매뉴얼은 상품 판매라는 최종 목표를 중심으로 한 다양한 마케팅 기법을 담고 있다. 훈련 중인 직원들에게 가르치는 기본 원칙 중 하나는 "애플 스토어의 모든 사람은 판매 사업에 종사한다"는 것이다.
지니어스 바
Section: 직원

2009년 9월, 패밀리 룸 스페셜리스트들이 아이팟 및 아이폰 문제 해결을 담당하도록 통합되었다. 2010년 아이패드 출시 후, 아이패드 예약 또한 패밀리 룸 스페셜리스트의 업무가 되었다. 애플은 현재 맥과 모바일 장치라는 두 가지 지니어스 바 대기열을 유지하고 있다.

더 큰 지원팀은 지니어스 바에서 고객 서비스 문제를 처리하는 "리드 지니어스"가 이끈다. 리드 지니어스는 행정 서류를 관리하고, 지니어스의 업무를 조직하며, 수리에 대해 고객과 연락하는 "지니어스 관리자"의 도움을 받는다.
애플 팟캐스트
Section: 애플리케이션 플랫폼

2024년 8월 19일, 애플의 팟캐스트 디렉토리가 아이튠즈에서 처음 출시된 지 19년 만에 애플은 마침내 애플 팟캐스트용 웹 인터페이스를 출시하여 컴퓨터에 아이튠즈가 설치되어 있지 않거나 애플 macOS 및 마이크로소프트 윈도우 이외의 운영 체제를 실행하는 사용자들도 접근할 수 있도록 했다.

MacOS 및 마이크로소프트 윈도우용 애플 팟캐스트는 처음에는 iTunes 앱의 일부로 제공되었으며, 2005년 6월 버전 4.9에서 팟캐스트 지원이 추가되었다.

애플은 2019년 WWDC에서 MacOS 카탈리나 출시와 함께 macOS용 아이튠즈가 음악, TV 및 팟캐스트 앱으로 분리되어 대체될 것이라고 발표했다. 애플 팟캐스트는 마이크로소프트 윈도우의 iTunes를 통해 계속 사용할 수 있다.
애플 팟캐스트
Section: 역사

애플 팟캐스트는 2021년 3월에 미국에서 팟캐스트 플랫폼 1위였던 스포티파이 팟캐스트에 뒤처진 첫 달에 약 2천8백만 명의 미국 월별 청취자와 23.8%의 시장 점유율을 기록했다. 이는 2018년 애플의 시장 점유율 34%에서 감소한 수치이다.

2025년에 애플 팟캐스트는 미국 내 상위 250개 팟캐스트의 조회수와 다운로드를 기준으로 37.4%의 시장 점유율을 기록하며 시장 점유율을 회복했다고 보고되었다. 이는 유튜브(23.2%)와 스포티파이(15.2%)를 앞서는 수치이며, 세 플랫폼을 합치면 75.8%의 시장 점유율을 가진다. 그러나 애플 팟캐스트는 기본적으로 자동 다운로드된다는 점도 언급되었다.
사진 (애플)
Section: 기능

이전 버전과 마찬가지로, 사진은 초기에는 사진의 전문적인 인쇄를 위한 여러 옵션을 포함했으며, 이를 책이나 달력으로 만들어 주소로 우편 발송할 수도 있었다. 사진과 함께 애플은 정사각형 크기 및 파노라마 인쇄 기능 등 새로운 유형의 인쇄물을 추가했다. 2018년 7월, 애플은 사진 앱의 팝업 메시지를 통해 이 서비스를 중단할 것이며, 사용자들에게 2018년 9월 30일까지 최종 주문을 제출해야 한다고 발표했다.

iCloud 사진 공유를 통해 다른 사람들과 사진을 공유할 수 있다. 다른 사람들은 기존 공유 사진을 보거나, 좋아요를 누르거나, 댓글을 달거나, 공유 앨범에 새 사진을 추가할 수 있다. 다른 공유 방법으로는 이메일, iOS 확장 기능을 통해 통합되는 소셜 플랫폼, 또는 애플의 피어투피어 에어드롭 기술이 있다.
연락처 (애플)
Section: 사용자 인터페이스

모두 또는 사용자 생성 그룹을 선택하면 두 번째 열의 제목은 이름이다. 이 열에는 해당 그룹의 카드에 있는 사람들의 이름 또는 선택된 그룹이 모두인 경우 모든 이름이 사용자 기본 설정에 따라 이름 또는 성을 기준으로 알파벳순으로 나열된다.

세 번째 창에는 선택된 이름에 해당하는 카드가 있다. 이 카드에는 사용자 정의 가능한 집 및 직장과 같은 범주로 분류할 수 있는 정보가 포함될 수 있다. 여러 이메일 주소를 가진 사람의 경우와 같이 많은 필드에 중복 항목이 있을 수 있다. 사용자는 세 번째 창의 왼쪽 하단에 있는 편집 버튼을 눌러 필드를 편집할 수 있다. 기본 필드는 다음과 같다:
연락처 (애플)
Section: 기능

아이챗의 친구는 주소록 카드와 연결될 수 있음

주소록에 저장된 생일은 활성화된 경우 iCal에 나타남

주소록 대시보드 위젯

애플스크립트, 오토메이터, 단축어 지원을 통해 사람 및 그룹 쿼리, 추가, 수정 및 제거

아이싱크 호환성을 통해 연락처를 휴대폰, PDA, 아이팟 및 다른 Mac과 동기화

연락처는 스포트라이트에 의해 색인됨

주소록은 메일에서 사용된 이전 수신자 주소를 저장함

주소록 카드에 있는 URL은 사파리의 주소록 북마크에 나타남
연락처 (애플)
Section: 역사

아이폰도 출시 당시부터 연락처 저장 기능을 포함했으며, 아이폰 OS 2 (2008)부터는 독립형 애플리케이션으로 분리되었다. 2010년에는 iOS 3.2를 탑재한 아이패드가 스콧 포스톨의 지휘 아래 당시 애플에서 유행했던 스큐어모피즘 디자인 스타일을 특징으로 하는 새로운 두 개의 창으로 구성된 연락처 앱을 도입했다.

주소록(Address Book)으로 알려진 애플리케이션은 2001년 출시된 Mac OS X과 이전 베타 버전에 포함되었다. 주소록은 맥 OS X 10.2 (2002)를 위해 다시 작성되었고, 2020년 현재까지 거의 동일한 형태를 유지하고 있다.
Apple Remote Desktop
Section: 암호화

ARD 3.0은 기본 SSH 서버와 동일한 AES 128비트 암호화를 사용할 수 있는 옵션이 있다.

ARD 3.9는 이전 버전 클라이언트와 호환되지 않는 미지정된 통신 보안 개선 사항을 포함했다. 애플 리모트 데스크톱 앱에 이전 클라이언트와의 통신을 명시적으로 허용하는 환경설정 체크박스가 제공되었다. ARD 3.9.2는 목록에서 클라이언트를 보기 위해 이 체크박스 사용을 선택 사항으로 만들었다.

버전 3 이전에는 ARD가 암호, 마우스 이벤트 및 키스트로크만 암호화했으며 데스크톱 그래픽이나 파일 전송은 암호화하지 않았다. 따라서 애플은 ARD 세션에 대한 도청 가능성을 피하기 위해 공용 네트워크를 통과하는 ARD 트래픽은 VPN을 통해 터널링되어야 한다고 권장했다.
Apple Remote Desktop
Section: 릴리스

2011년 7월 20일, 애플은 Mac OS X 10.7과의 호환성을 제공하는 버전 3.5를 출시했다.

2013년 10월 22일, 애플은 OS X 10.9와의 호환성, 다중 모니터, 원격 복사/붙여넣기 개선 기능을 제공하는 버전 3.7을 출시했다.

2015년 1월 27일, 애플은 주로 OS X 10.10 지원을 추가하고 다양한 사용자 인터페이스 개선, 새로운 아이콘, 안정성 개선, 애플리케이션이 원래 맥 앱 스토어에서 설치되지 않았더라도 맥 앱 스토어를 사용하여 업데이트할 수 있는 기능을 포함한 버전 3.8을 출시했다. 이 버전은 이제 OS X 10.9 이상을 요구한다.
4000 시리즈 집적 회로
Section: 역사

4000 시리즈는 1968년 RCA에 의해 CD4000 COS/MOS 시리즈로 도입되었으며, 이는 7400 시리즈의 트랜지스터-트랜지스터 논리(TTL) 칩에 대한 저전력 및 더 다재다능한 대안이었다. 논리 기능은 새로 도입된 상보형 금속 산화물 반도체 (CMOS) 기술로 구현되었다. 처음에는 RCA에서 "COS/MOS" 라벨링(이는 "상보형 대칭 금속 산화물 반도체"를 의미)으로 판매되었지만, 더 짧은 CMOS 용어가 기술을 지칭하는 업계 선호 용어로 부상했다. 이 시리즈의 첫 칩들은 앨버트 메드윈이 이끄는 그룹에 의해 설계되었다.

초기에는 TTL 기반 설계에 비해 상대적으로 낮은 속도 때문에 광범위한 채택이 방해받았다. 속도 제한은 결국 새로운 제조 방법(금속 대신 폴리실리콘의 자기 정렬 게이트 등)으로 극복되었다. 이 CMOS 변형은 당시의 TTL과 동등한 성능을 보였다. 1970년대 후반과 1980년대에 이 시리즈는 45xx 및 45xxx 명칭을 부여받은 새로운 모델들로 확장되었지만, 엔지니어들은 보통 여전히 4000 시리즈의 일부로 간주한다. 1990년대에는 일부 제조업체(예: 텍사스 인스트루먼트)가 더 빠른 속도를 제공하기 위해 4000 시리즈를 새로운 HCMOS 기반 설계로 포팅했다.
4000 시리즈 집적 회로
Section: 일반적인 칩

4026 – 7세그먼트 숫자 디코딩 출력이 있는 십진 계수기.

40110 – 25mA 출력 드라이버가 있는 7세그먼트 표시 장치 디코더를 갖춘 업/다운 십진 계수기.

40192 – 4비트 BCD 프리셋이 있는 업/다운 십진 계수기.

40193 – 4비트 바이너리 프리셋이 있는 업/다운 바이너리 계수기.

디코더

4028 – 4비트 BCD-10출력 디코더 (3비트 바이너리-8출력 디코더로 사용 가능)

4511 – 25mA 출력 드라이버가 있는 4비트 BCD-7세그먼트 표시 장치 디코더.
RCA 세정
Section: 표준 레시피

RCA 세정이 고순도 화학 물질과 깨끗한 유리 제품으로 수행되면, 웨이퍼가 물에 잠겨 있는 동안에도 매우 깨끗한 웨이퍼 표면을 얻을 수 있다. 표면이 물 표면에 떠다니는 유기물과 입자에 의해 쉽게 재오염될 수 있으므로, 헹굼 및 건조 단계는 올바르게 수행되어야 한다 (예: 흐르는 물 사용). 웨이퍼를 효과적으로 헹구고 건조하는 데 다양한 절차가 사용될 수 있다.

75 또는 80 °C에서 일반적으로 10분 동안. 이 처리는 SC-1 세척 단계에서 도입된 일부 금속 (이온) 오염 물질의 남아있는 흔적을 효과적으로 제거한다. 또한 웨이퍼 표면에 얇은 부동태 층을 남겨 표면을 이후 오염으로부터 보호한다 (노출된 베어 실리콘은 즉시 오염된다).
부동태화
Section: 작동 원리

전기화학 주사 터널링 현미경을 사용하여 철 부동태화 동안 n형 반도체 Fe(III) 산화물이 금속과의 계면에서 성장하여 전자 흐름을 방해하는 전자 장벽과 추가 산화 반응을 방지하는 전자 결핍 영역이 형성됨이 밝혀졌다. 이러한 결과는 "전자 부동태화"의 메커니즘을 나타낸다. 이 반도체 산화물 막의 전자적 특성은 염화 이온에 의해 매개되는 부식에 대한 기계적 설명을 제공하는데, 염화 이온은 산화물 표면에 표면 상태를 생성하여 전자적 돌파, 양극 전류의 복구, 그리고 전자적 부동태화 메커니즘의 붕괴("초부동태화")를 초래한다.

시간이 지남에 따라 산화물 층의 두께 증가를 지배하는 메커니즘을 결정하는 데 많은 관심이 있었다. 중요한 요인 중 일부는 모금속 부피에 대한 산화물 부피, 금속 산화물을 통한 산소 확산 메커니즘, 산화물의 상대적인 화학적 전위이다. 산화물 층이 결정질인 경우, 미세 결정립 사이의 경계는 산소가 아래의 비산화 금속에 도달하는 중요한 경로를 형성한다. 이러한 이유로 유리 산화물 코팅(결정립계가 없음)은 산화를 지연시킬 수 있다. 부동태화에 필요한 조건(충분하지는 않지만)은 푸르베 다이어그램에 기록되어 있다. 일부 방청제는 적용되는 금속 표면에 부동태층 형성을 돕는다. 용액에 용해된 일부 화합물(크로뮴산염, 몰리브덴산염)은 금속 표면에 비반응성 및 저용해성 막을 형성한다.
부동태화
Section: 특정 재료

알루미늄은 산소와 접촉하면 산화 과정을 통해 얇은 산화 알루미늄 표면층을 자연적으로 형성하여 많은 환경에서 부식 또는 추가 산화에 대한 물리적 장벽을 만든다. 그러나 일부 알루미늄 합금은 산화물 층을 잘 형성하지 못하여 부식으로부터 보호되지 않는다. 특정 합금에 대한 산화물 층 형성을 강화하는 방법이 있다. 예를 들어, 과산화 수소를 알루미늄 용기에 보관하기 전에 용기를 묽은 질산 및 과산화물 용액과 탈이온수를 번갈아 헹구어 부동태화할 수 있다. 질산과 과산화물 혼합물은 용기 내부 표면의 불순물을 산화 및 용해시키고, 탈이온수는 산과 산화된 불순물을 씻어낸다.

일반적으로 알루미늄 합금을 부동태화하는 두 가지 주요 방법(도금, 페인팅 및 기타 장벽 코팅 제외)이 있다. 바로 크롬산염 전환 코팅과 양극 산화이다. 알클래딩(Alclading)은 순수 알루미늄 또는 합금의 얇은 층을 다른 기본 알루미늄 합금에 금속학적으로 접합하는 것으로, 기본 합금의 엄밀한 의미의 부동태화는 아니다. 그러나 알클래드 처리된 알루미늄 층은 자연적으로 산화물 층을 발달시켜 기본 합금을 보호하도록 설계되었다.
하드마스크

하드마스크 재료는 금속 또는 유전체일 수 있다. 이산화 규소 또는 탄화 규소와 같은 규소 기반 마스크는 일반적으로 저유전율 유전체를 에칭하는 데 사용된다. 그러나 구리 인터커넥트를 절연하는 데 사용되는 재료인 SiOCH(탄소 도핑된 수소화 이산화 규소)는 규소 화합물을 공격하는 에천트를 필요로 한다. 이 재료의 경우 금속 또는 비정질 탄소 하드마스크가 사용된다. 하드마스크에 가장 일반적인 금속은 질화 티타늄이지만 질화 탄탈륨도 사용되었다.

하드마스크(hardmask)는 반도체 공정에서 폴리머 또는 기타 유기 "소프트" 레지스트 재료 대신 에칭 마스크로 사용되는 재료이다.

하드마스크는 에칭되는 재료 자체가 유기 고분자일 때 필요하다. 이 재료를 에칭하는 데 사용되는 모든 것은 패터닝을 정의하는 데 사용되는 포토레지스트도 유기 고분자이기 때문에 함께 에칭할 것이다. 이는 예를 들어, VLSI 제작에 사용되는 저유전율 유전체 절연층의 패터닝에서 발생한다. 폴리머는 산소, 플루오린, 염소 (원소) 및 플라즈마 에칭에 사용되는 다른 반응성 가스에 의해 쉽게 에칭되는 경향이 있다.
반응성 이온 에칭
Section: 작동 방식

RIE 시스템의 에칭 조건은 압력, 가스 흐름, RF 전력과 같은 여러 공정 매개변수에 크게 의존한다. RIE의 변형된 버전인 딥 반응성 이온 에칭은 깊은 특징을 파내는 데 사용된다.

플라스마는 웨이퍼 플래터에 강한 RF(무선주파수) 전자기장을 가하여 시스템에서 시작된다. 필드는 일반적으로 13.56 메가헤르츠 주파수로 설정되며, 수백 와트로 인가된다. 진동하는 전기장은 가스 분자의 전자를 벗겨내어 이온화하여 플라스마를 생성한다.
반응성 이온 에칭
Section: 장비

평행판과 유도 결합 플라스마 RIE를 조합하는 것도 가능하다. 이 시스템에서 ICP는 에칭 속도를 높이는 고밀도 이온원으로 사용되는 반면, 기판(실리콘 웨이퍼)에는 별도의 RF 바이어스가 인가되어 기판 근처에 방향성 전기장을 생성하여 보다 비등방성 에칭 프로파일을 얻는다. 기판에 가해지는 RF 전력은 종종 '플래튼 전력'이라고 불리는 조절 가능한 매개변수이며, 표면을 폭격하는 이온의 에너지를 제어한다.

일반적인 (평행판) RIE 시스템은 원통형 진공 챔버로 구성되며, 챔버 하단에 웨이퍼 플래터가 위치한다. 웨이퍼 플래터는 챔버의 나머지 부분과 전기적으로 절연되어 있다. 가스는 챔버 상단의 작은 흡입구를 통해 유입되고 하단을 통해 진공펌프 시스템으로 배출된다. 사용되는 가스의 종류와 양은 에칭 공정에 따라 다르다. 예를 들어, 육플루오린화 황은 일반적으로 규소 에칭에 사용된다. 가스 압력은 일반적으로 가스 유량을 조절하거나 배기 오리피스를 조절하여 몇 밀리토르에서 몇 백 밀리토르 사이로 유지된다.
완충 산화물 에칭

SiO2 + 4HF + 2NH4F  →  (NH4)2SiF6 + 2H2O

농축 HF(일반적으로 물에 49% HF)는 공정 제어에 좋지 않을 정도로 이산화 규소를 너무 빨리 식각하며, 사진 식각 패터닝에 사용되는 포토레지스트를 벗겨낸다. 완충 산화물 에칭은 일반적으로 더 제어 가능한 식각을 위해 사용된다. HF를 NH4F로 완충하면 pH가 더 안정적인 용액이 생성된다. 따라서 HF와 HF−2의 농도가 더 안정적이고 식각률도 더 안정적이다.

완충 산화물 에칭(Buffered oxide etch, BOE), 일명 완충 HF 또는 BHF는 미세가공에 사용되는 습식 식각액이다. 이것은 플루오린화 암모늄NH4F과 같은 완충제와 플루오린화 수소산(HF)의 혼합물이다. 주요 용도는 다음 반응에 의해 질화 규소(Si3N4) 또는 이산화 규소(SiO2)의 박막을 식각하는 데 있다.
완충 산화물 에칭
Section: 용도

완충 산화물 에칭은 타이타늄 합금의 금속 조직 식각에 사용될 수 있다. 새로운 Ti 합금(예: Ti-Cu 및 Ti-Mo)은 일반적인 Ti 식각 시약으로 안정적으로 식각되지 않지만, BOE 및 플루오린화 수소 암모늄으로 식각될 수 있다.

40% NH4F와 49% HF의 부피비가 6:1인 완충 산화물 에칭 용액은 25°C에서 열적으로 성장된 산화물을 초당 약 2나노미터의 속도로 식각한다. 온도를 높여 식각률을 높일 수 있다. 식각 과정 중 용액을 지속적으로 교반하면 더 균일한 용액을 얻을 수 있으며, 이는 표면에서 식각된 물질을 제거하여 더 균일하게 식각될 수 있다.
유기금속기상성장법
Section: 반응기 구성 요소

MOCVD를 수행하는 데 사용되는 반응기 유형 중 하나는 냉벽 반응기이다. 냉벽 반응기에서 기판은 받침대에 의해 지지되며, 받침대는 서셉터 역할도 한다. 받침대/서셉터는 반응 챔버에서 열 에너지의 주요 원천이다. 서셉터만 가열되므로 기체는 뜨거운 웨이퍼 표면에 도달하기 전에 반응하지 않는다. 받침대/서셉터는 탄소와 같은 방사선 흡수 재료로 만들어진다. 이와 대조적으로, 냉벽 반응기에서 반응 챔버의 벽은 일반적으로 전자기파에 대해 크게 투명한 석영으로 만들어진다. 그러나 냉벽 반응기에서 반응 챔버 벽은 뜨거운 받침대/서셉터에서 방출되는 열에 의해 간접적으로 가열될 수 있지만, 받침대/서셉터와 받침대/서셉터가 지지하는 기판보다 더 차가운 상태를 유지한다.

열벽 CVD에서는 전체 챔버가 가열된다. 이는 일부 기체가 웨이퍼 표면에 달라붙을 수 있도록 웨이퍼 표면에 도달하기 전에 미리 분해되어야 할 때 필요할 수 있다.

기체는 '버블러'라고 알려진 장치를 통해 도입된다. 버블러에서는 운반 기체(일반적으로 비소화물 및 인화물 성장에는 수소, 질화물 성장에는 질소)가 금속 유기 액체를 통해 버블링되어 일부 금속 유기 증기를 흡수하고 이를 반응기로 운반한다. 운반되는 금속 유기 증기의 양은 운반 기체 유량과 버블러 온도에 따라 달라지며, 일반적으로 초음파 농도 측정 피드백 기체 제어 시스템을 사용하여 자동으로 가장 정확하게 제어된다. 포화 증기를 고려해야 한다.
유기금속기상성장법
Section: 기본 원리

전구체가 반도체 웨이퍼에 접근하면 열분해를 겪고 부산물이 반도체 웨이퍼 표면에 흡착된다. 전구체 부산물의 표면 반응은 새로운 에피택시 반도체 결정 격자층에 원소를 통합시킨다. MOCVD 반응기가 일반적으로 작동하는 물질 전달 한계 성장 영역에서, 성장은 기체상에 있는 화학종의 과포화에 의해 주도된다. MOCVD는 13족 원소와 15족 원소, 12족 원소와 16족 원소, 14족 원소의 조합을 포함하는 박막을 성장시킬 수 있다.

MOCVD에서는 초고순도 전구체 기체가 반응기 내로 주입되며, 일반적으로 비활성 운반 기체와 함께 사용된다. III-V족 반도체의 경우, 13족 전구체로 금속유기 화합물을, 15족 전구체로 수소화물을 사용할 수 있다. 예를 들어, 인화 인듐은 트리메틸인듐((CH3)3In)과 포스핀(PH3) 전구체로 성장시킬 수 있다.
유기금속기상성장법
Section: MOCVD로 성장시킨 반도체

AlN

AlP

AlGaN

AlGaP

AlGaAs

AlGaSb

AlGaInP

AlInSb

GaSb

GaAsP

GaAsSb

GaAs

GaN

GaP

InAlAs

InAlP

InSb

InGaSb

InGaN

GaInAlAs

GaInAlN

GaInAsN

GaInAsP

GaInAs

GaInP

InN

InP

InAs

InAsSb
분자선 에피택시
Section: 방법

작동 중에 결정층의 성장을 모니터링하기 위해 반사 고에너지 전자 회절 (RHEED)이 종종 사용된다. 컴퓨터는 각 로 앞에 있는 셔터를 제어하여 각 층의 두께를 단일 원자 층까지 정밀하게 제어할 수 있게 한다. 이러한 방식으로 서로 다른 재료 층의 복잡한 구조를 제작할 수 있다. 이러한 제어를 통해 전자가 공간에 갇힐 수 있는 구조를 개발할 수 있었으며, 이는 양자 우물 또는 심지어 퀀텀닷을 제공한다. 이러한 층은 이제 반도체 레이저 및 발광 다이오드를 포함한 많은 현대 반도체 장치의 중요한 부분이다.

기판을 냉각해야 하는 시스템에서는 성장 챔버 내의 초고진공 환경이 액체 질소 또는 차가운 질소 가스를 사용하여 약 77 켈빈(-196 섭씨)으로 냉각된 저온 펌프 및 저온 패널 시스템에 의해 유지된다. 차가운 표면은 진공 내 불순물에 대한 흡입구 역할을 하므로 이러한 조건에서 필름을 증착하려면 진공 수준이 몇 배 더 좋아야 한다. 다른 시스템에서는 결정이 성장하는 웨이퍼가 작동 중에 수백 섭씨도로 가열될 수 있는 회전 플래터에 장착될 수 있다.
물리기상증착
Section: 예시

다양한 박막 특성화 기술을 사용하여 PVD 코팅의 물리적 특성을 측정할 수 있다. 예를 들면 다음과 같다.

칼로 테스터: 코팅 두께 테스트

나노 압입: 박막 코팅의 굳기 테스트

펄스 전자 증착: 고에너지 펄스 전자빔이 비평형 조건에서 타겟에서 재료를 제거하여 플라스마 흐름을 생성한다.

승화 샌드위치 방법: 인공 결정(탄화 규소, SiC) 성장에 사용된다.
물리기상증착
Section: 응용 분야

공정의 조성과 지속 시간을 변경하여 스테인리스 스틸에 PVD로 다양한 색상을 만들 수 있다. 결과적으로 생성된 컬러 스테인리스 스틸 제품은 황동, 청동 및 기타 금속 또는 합금처럼 보일 수 있다.
이 PVD 컬러 스테인리스 스틸은 뉴욕시의 베슬 조각품과 상하이의 와이탄과 같은 건물 및 구조물의 외장 클래딩으로 사용될 수 있다. 또한 내부 하드웨어, 패널링 및 고정 장치에도 사용되며, 아이폰 및 애플 워치의 스페이스 그레이 및 골드 마감과 같은 일부 소비자 전자 제품에도 사용된다.

PVD는 강철 절삭공구 표면의 내마모성을 향상시키고 공구와 공작물 사이의 접착 및 달라붙음 위험을 줄이는 데 사용된다. 여기에는 금속가공 또는 플라스틱 사출 성형에 사용되는 도구가 포함된다.(p. 2) 코팅은 일반적으로 4 μm 미만의 얇은 세라믹 층으로, 매우 높은 굳기와 낮은 마찰을 가진다. 취성을 피하기 위해 코팅의 치수 안정성을 보장하려면 공작물의 높은 경도가 필요하다. PVD를 강철의 플라스마 질화 처리와 결합하여 코팅의 하중 지지 능력을 증가시키는 것이 가능하다. 질화 크로뮴(CrN), 질화 타이타늄(TiN) 및 탄질화 타이타늄(TiCN)은 플라스틱 성형 다이에 PVD 코팅용으로 사용될 수 있다.
물리기상증착
Section: 다른 증착 기술과의 비교

PVD 코팅은 때때로 전기도금 공정으로 적용된 코팅보다 더 단단하고 부식에 강하다. 대부분의 코팅은 높은 온도와 우수한 충격 강도, 탁월한 내마모성을 가지며 매우 내구성이 강하여 보호용 상도 코팅이 거의 필요하지 않다.

PVD 코팅은 다양한 마감재를 사용하여 거의 모든 종류의 무기 및 일부 유기 코팅 재료를 동등하게 다양한 기판 및 표면에 활용할 수 있는 능력을 가지고 있다.

PVD 공정은 전기도금 및 도장과 같은 전통적인 코팅 공정보다 환경 친화적인 경우가 많다.
실리콘 관통 전극
Section: 역사

칩 간 비아(ICV) 방식은 1997년 피터 람(Peter Ramm), D. 볼만(D. Bollmann), R. 브라운(R. Braun), R. 부흐너(R. Buchner), U. 카오-민(U. Cao-Minh), 만프레트 엔겔하르트(Manfred Engelhardt), 아르민 클룸프(Armin Klumpp)를 포함한 프라운호퍼 협회–지멘스 연구팀에 의해 개발되었다. 이는 TSV 공정의 변형이었고, 나중에 SLID(solid liquid inter-diffusion) 기술이라고 불렸다.

"실리콘 관통 전극"(TSV)이라는 용어는 2000년에 3D 웨이퍼 레벨 패키징(WLP) 솔루션을 위한 TSV 방식을 제안한 Tru-Si Technologies 연구원 세르게이 사바스티우크(Sergey Savastiouk), O. 시니아긴(O. Siniaguine), E. 코르친스키(E. Korczynski)에 의해 만들어졌다.
실리콘 관통 전극
Section: 응용 분야

CMOS 이미지 센서(CIS)는 대량 생산에서 TSV를 채택한 최초의 응용 분야 중 하나였다. 초기 CIS 응용 분야에서 TSV는 이미지 센서 웨이퍼 후면에 형성되어 상호 연결을 형성하고 와이어 본드를 제거하며 폼 팩터를 줄이고 고밀도 상호 연결을 가능하게 했다. 다이 스택은 후면 조사 센서(BSI CIS)의 출현과 함께 시작되었으며, 렌즈, 회로, 포토다이오드의 순서를 전통적인 전면 조사 방식과 반대로 하여 렌즈를 통해 들어오는 빛이 먼저 포토다이오드를 때리고 그 다음에 회로를 때리도록 했다. 이는 포토다이오드 웨이퍼를 뒤집고 후면을 얇게 만든 다음 직접 산화물 본딩을 사용하여 판독층 상단에 본딩하고, 주변에 TSV를 상호 연결로 사용하여 달성되었다.

3D 패키지(시스템 인 패키지, 칩 스택 MCM 등)는 두 개 이상의 다이가 수직으로 쌓여 있어 공간을 적게 차지하고/하거나 더 큰 연결성을 갖는다. 대체 유형의 3D 패키지는 IBM의 실리콘 캐리어 패키징 기술에서 찾을 수 있다. 여기서는 IC가 쌓이지 않고 TSV를 포함하는 캐리어 기판이 패키지 내에서 여러 IC를 함께 연결하는 데 사용된다. 대부분의 3D 패키지에서 쌓인 칩은 가장자리를 따라 함께 연결된다. 이 가장자리 배선은 패키지의 길이와 너비를 약간 증가시키고 일반적으로 다이 사이에 추가 "인터포저" 층을 필요로 한다. 일부 새로운 3D 패키지에서 TSV는 다이 본체를 통해 수직 연결을 생성하여 가장자리 배선을 대체한다. 결과적인 패키지는 길이 또는 너비가 추가되지 않는다. 인터포저가 필요 없기 때문에 TSV 3D 패키지는 가장자리 배선 3D 패키지보다 더 평평할 수도 있다. 이 TSV 기술은 때때로 TSS(실리콘 관통 스태킹 또는 실리콘 관통 스태킹)라고도 불린다.
웨이퍼 백그라인딩

그라인딩 전에 웨이퍼는 일반적으로 UV 경화형 백그라인딩 테이프로 라미네이팅되는데, 이는 백그라인딩 중 웨이퍼 표면 손상을 방지하고 그라인딩 유체 및 잔해물의 침투로 인한 웨이퍼 표면 오염을 방지한다. 또한 웨이퍼는 공정 전반에 걸쳐 정제수로 세척되어 오염을 방지한다.

스마트카드, USB 메모리 스틱, 스마트폰, 휴대용 음악 플레이어 및 기타 초소형 전자 제품은 모든 차원에서 다양한 구성 요소의 크기를 최소화하지 않으면 현재 형태로 구현할 수 없다. 따라서 웨이퍼 뒷면은 웨이퍼 다이싱(개별 마이크로칩 분리) 전에 그라인딩된다. 오늘날 75~50μm까지 얇아진 웨이퍼가 일반적이다.
웨이퍼 본딩
Section: 요구 사항

웨이퍼 본딩은 일반적으로 다음과 같이 정의될 수 있는 특정 환경 조건을 필요로 한다.

기판 표면
평탄도
매끄러움
청결도

본딩 환경
본딩 온도
주변 압력
가해지는 힘

재료
기판 재료
중간층 재료

실제 본딩은 이러한 모든 조건과 요구 사항의 상호 작용이다. 따라서 적용되는 기술은 현재 기판과 최대 허용 온도, 기계적 압력 또는 원하는 기체 분위기와 같은 정의된 사양을 고려하여 선택되어야 한다.
집적 회로 패키징
Section: 설계 고려 사항

일부 패키지에는 열 전달을 향상시키기 위한 금속 핀이 있지만, 이는 공간을 차지한다. 더 큰 패키지는 더 많은 상호 연결 핀을 허용한다.

집적 회로 패키징 선택 시 비용은 중요한 요소이다. 일반적으로 저렴한 플라스틱 패키지는 최대 2W의 열을 방출할 수 있으며, 이는 많은 간단한 응용 분야에 충분하지만, 동일한 시나리오에서 유사한 세라믹 패키지는 최대 50W까지 방출할 수 있다. 패키지 내부의 칩이 작아지고 빨라질수록 더 뜨거워지는 경향이 있다. 결과적으로 더 효과적인 열 방출의 필요성이 증가함에 따라 패키징 비용도 함께 상승한다. 일반적으로 패키지가 작고 복잡할수록 제조 비용이 더 많이 든다. 플립칩과 같은 기술 대신 와이어 본딩을 사용하여 비용을 줄일 수 있다.

집적 회로 패키지는 물리적 파손에 저항하고, 습기를 막으며, 칩에서 발생하는 열을 효과적으로 방출해야 한다. 또한 RF 애플리케이션의 경우, 패키지는 회로 성능을 저하시키거나 인접 회로에 악영향을 미칠 수 있는 전자파장애를 차폐해야 하는 경우가 많다. 마지막으로, 패키지는 칩을 PCB에 상호 연결할 수 있어야 한다. 패키지의 재료는 플라스틱 (열경화성 플라스틱 또는 열가소성 플라스틱), 금속(일반적으로 코바르) 또는 세라믹이다. 흔히 사용되는 플라스틱은 에폭시-크레졸-노볼락(ECN)이다. 이 세 가지 재료 유형은 모두 사용 가능한 기계적 강도, 습기 및 내열성을 제공한다. 그럼에도 불구하고, 고급 장치의 경우 더 높은 강도(더 많은 핀 수 설계도 지원함), 열 방출, 밀봉 성능 또는 기타 이유로 인해 금속 및 세라믹 패키지가 일반적으로 선호된다. 일반적으로 세라믹 패키지는 유사한 플라스틱 패키지보다 더 비싸다.
집적 회로 패키징
Section: 역사

최근 개발은 SiP(시스템 인 패키지) 또는 3차원 집적 회로라고 불리는 단일 패키지에 여러 다이를 적층하는 것으로 구성된다. 종종 세라믹인 작은 기판에 여러 다이를 결합하는 것을 MCM 또는 멀티칩 모듈이라고 한다. 큰 MCM과 작은 인쇄 회로 기판 사이의 경계는 때때로 모호하다.

다이에서 패키지를 거쳐 인쇄 회로 기판으로 나가는 트레이스는 온칩 신호와는 매우 다른 전기적 특성을 가진다. 이들은 특별한 설계 기술이 필요하며, 칩 자체에 한정된 신호보다 훨씬 많은 전력이 필요하다.
프론트엔드 오브 라인
Section: 추가 자료

"CMOS: Circuit Design, Layout, and Simulation" Wiley-IEEE, 2010. ISBN 978-0-470-88132-3. 페이지 177-178 (7.2장 CMOS 공정 통합); 페이지 180-199 (7.2.1 프론트엔드 통합)

"전자 회로 레이아웃 설계의 기본" J. 리니히, J. 샤이벨, 스프링거, doi:10.1007/978-3-030-39284-0ISBN 978-3-030-39284-0, 2020. 2장: 기술 노하우: 실리콘에서 장치까지, 페이지 78-82 (2.9.3 FEOL: 장치 생성)
프론트엔드 오브 라인
Section: 단계

웰 형성

게이트 모듈 형성

소스 및 드레인 모듈 형성

마지막으로, 후속 금속화를 위한 접점을 준비하기 위해 표면을 처리한다. 이것으로 FEOL 공정, 즉 모든 장치 구축이 완료된다.

CMOS 공정의 경우, FEOL은 절연된 CMOS 소자를 형성하는 데 필요한 모든 제조 단계를 포함한다.

사용할 웨이퍼 유형 선택. 화학기계적 평탄화(CMP) 및 웨이퍼 세정.

얕은 트렌치 격리(STI) (특징 크기 > 0.25 μm인 초기 공정에서는 LOCOS)
백엔드 오브 라인
Section: 단계

PMD에 구멍을 만들고 그 안에 접점을 만든다.

금속 층 1 추가

인터메탈 유전체 (IMD)라고 불리는 두 번째 유전체 추가

유전체를 통해 비아를 만들어 하위 금속을 상위 금속과 연결한다. 비아는 금속 CVD 공정으로 채워진다.
모든 금속 층을 얻기 위해 4-6단계를 반복한다.

마이크로칩을 보호하기 위한 최종 부동태화 층 추가

BEOL 이후에는 "백엔드 공정"(후가공이라고도 함)이 있으며, 이는 클린룸에서 수행되지 않고 종종 다른 회사에서 수행된다.
여기에는 웨이퍼 테스트, 웨이퍼 백그라인딩, 다이 분리, 다이 테스트, IC 패키징 및 최종 테스트가 포함된다.
백엔드 오브 라인
Section: 추가 자료

"Chapter 2: Technology Know-How: From Silicon to Devices". Fundamentals of Layout Design for Electronic Circuits, by Lienig, Scheible, Springer, doi:10.1007/978-3-030-39284-0ISBN 978-3-030-39284-0, 2020. p. 82 (2.9.4 BEOL: Connecting Devices)

〈Chapter 7.2.2: CMOS Process Integration: Backend-of-the-line Integration〉. 《CMOS: Circuit Design, Layout, and Simulation》. Wiley-IEEE. 2010. 199–208 [177–79]쪽. ISBN 978-0-470-88132-3.
실리콘-저마늄
Section: 생산

SiGe 파운드리 서비스는 여러 반도체 기술 회사에서 제공된다. 어드밴스트 마이크로 디바이시스는 IBM과 SiGe 스트레스드 실리콘 기술 공동 개발을 발표했으며, 65 nm 공정을 목표로 하고 있다. TSMC 또한 SiGe 제조 능력을 판매한다.

2015년 7월, IBM은 7 nm 실리콘-저마늄 공정을 사용하여 작동하는 트랜지스터 샘플을 제작했다고 발표했으며, 이는 당시 공정보다 트랜지스터 수를 4배 늘릴 수 있음을 약속했다.
실리콘-저마늄
Section: SiGe 트랜지스터

절연체 상 실리콘-저마늄(SGOI)은 현재 컴퓨터 칩에 사용되는 실리콘 온 인슐레이터(SOI) 기술과 유사한 기술이다. SGOI는 MOS 트랜지스터 게이트 아래의 결정격자에 변형을 가하여 마이크로칩 내부의 트랜지스터 속도를 증가시키며, 이는 향상된 전자 이동도와 더 높은 구동 전류를 유도한다. SiGe MOSFET은 또한 SiGe의 낮은 띠틈 값으로 인해 더 낮은 접합 누설을 제공할 수 있다. 그러나 SGOI MOSFET의 주요 문제는 표준 규소 산화 공정을 사용하여 실리콘-저마늄과 안정적인 산화물을 형성할 수 없다는 것이다.

SiGe는 이종접합 양극성 트랜지스터와 CMOS 논리를 통합할 수 있게 하여, 혼합 신호 집적 회로에 적합하게 만든다. 이종접합 양극성 트랜지스터는 기존의 동종접합 양극성 트랜지스터보다 더 높은 순방향 이득과 낮은 역방향 이득을 가진다. 이는 더 나은 저전류 및 고주파 성능으로 이어진다. 조정 가능한 띠틈을 가진 이종접합 기술로서, SiGe는 규소 단독 기술보다 더 유연한 띠틈 튜닝 기회를 제공한다.
고유전율 유전체
Section: 고유전율 재료의 필요성

이산화 규소 (SiO2)는 수십 년 동안 게이트 산화막 재료로 사용되어 왔다. 금속 산화물 반도체 전계효과 트랜지스터(MOSFET)가 크기가 줄어들면서, 이산화 규소 게이트 유전체의 두께는 단위 면적당 전기 용량을 증가시켜 구동 전류(단위 장치 너비당)를 높이고 장치 성능을 향상시키기 위해 꾸준히 감소해 왔다. 두께가 2 nm 미만으로 줄어들면 양자 터널링으로 인한 누설 전류가 급격히 증가하여 높은 전력 소비와 장치 신뢰성 저하를 초래한다. 이산화 규소 게이트 유전체를 고유전율 재료로 대체하면 게이트 두께를 줄일 수 있으므로 관련 누설 효과 없이 게이트 전기 용량을 증가시킬 수 있다.

여기서

A는 축전기 면적

κ는 재료의 상대 유전율 (이산화 규소의 경우 3.9)

ε0는 진공 유전율

t는 축전기 산화막 절연체의 두께

누설 제한이 t의 추가 감소를 제약하므로, 게이트 전기 용량을 증가시키는 대안적인 방법은 이산화 규소를 고유전율 재료로 대체하여 κ를 변경하는 것이다. 이러한 시나리오에서는 더 두꺼운 게이트 산화막 층이 사용될 수 있으며, 이는 구조를 통해 흐르는 누설 전류를 줄이고 게이트 유전체 신뢰성을 향상시킬 수 있다.
고유전율 유전체
Section: 산업에서의 사용

2000년, 마이크론 테크놀로지의 구르테즈 산두와 트룽 T. 도안은 DRAM 메모리 장치용 원자층 증착 고유전율 박막 개발을 시작했다. 이는 90-nm 노드 DRAM을 시작으로 반도체 메모리의 비용 효율적인 구현을 이끌었다.

산업계는 1990년대부터 질화 산화물 게이트 유전체를 사용해 왔으며, 이는 기존에 형성된 실리콘 산화막 유전체에 소량의 질소를 주입한 것이다. 질소 함량은 유전율을 미묘하게 높이며, 게이트 유전체를 통한 도펀트 확산에 대한 저항과 같은 다른 이점을 제공하는 것으로 생각된다.
구리 배선
Section: 패터닝

어떤 형태의 휘발성 구리 화합물이 1947년부터 존재한다는 것이 알려져 있었지만, 세기가 진행됨에 따라 더 많은 것이 발견되었음에도 불구하고, 산업적으로 사용되는 것은 없었으므로 구리는 알루미늄에 성공적으로 사용되었던 포토레지스트 마스크 및 플라스마 식각의 이전 기술로는 패터닝할 수 없었다. 구리를 플라스마 식각할 수 없다는 것은 금속 패터닝 공정에 대한 급진적인 재고를 요구했고, 이 재고의 결과는 전통적인 금속 상감 기법과 유사하게 "다마신" 또는 "듀얼 다마신" 공정으로도 알려진 첨가 패터닝이라는 공정이었다.

이 공정에서는 기본 실리콘 산화물 절연층이 도체가 위치해야 할 개방형 트렌치로 패턴화된다. 트렌치를 상당히 넘치게 채우는 두꺼운 구리 코팅이 절연체 위에 증착되고, 화학적 기계적 평탄화 (CMP)가 절연층 상단 위로 확장되는 구리 (오버버든이라고 함)를 제거하는 데 사용된다. 절연층 트렌치 내부에 가라앉은 구리는 제거되지 않고 패턴화된 도체가 된다. 다마신 공정은 일반적으로 다마신 단계당 단일 특징을 구리로 형성하고 채운다. 듀얼 다마신 공정은 일반적으로 한 번에 두 가지 특징을 구리로 형성하고 채우는데, 예를 들어 비아 위에 놓인 트렌치는 듀얼 다마신을 사용하여 단일 구리 증착으로 모두 채워질 수 있다.
구리 배선

알루미늄에서 구리로의 전환은 금속을 패턴화하는 근본적으로 다른 방법뿐만 아니라 잠재적으로 손상될 수 있는 구리 원자로부터 실리콘을 격리하기 위한 배리어 금속층의 도입을 포함하여 제조 기술에 상당한 발전을 필요로 했다.

초고순도 구리 전기도금 방법은 1960년대 후반부터 알려져 있었지만, (서브)마이크론 비아 스케일(예: 마이크로칩)에 적용된 것은 1988-1995년부터였다 (그림 참조). 2002년까지 이 기술은 성숙해졌고, 이 분야의 연구 개발 노력은 감소하기 시작했다.
구리 배선
Section: 구리의 초고순도 전기도금

초고순도 구리 전기도금용 액상 용액은 일반적으로 밀리몰 농도의 여러 첨가제를 포함한다: 염화 이온, 억제제(예: 폴리에틸렌글리콜), 가속제(예: 비스(3-술포프로필)이황화물) 및 평탄화제(예: 야누스 그린 B). 초고순도 금속 전기도금에 대한 두 가지 주요 모델이 제안되었다.

1) 곡률 강화 흡착물 농도(CEAC) 모델은 비아 바닥에 있는 구리 층의 곡률이 증가함에 따라 흡착된 가속제의 표면 피복도 증가하여 이러한 영역에서 동역학적으로 제한된 구리 증착을 촉진한다고 제안한다. 이 모델은 가속제의 역할을 강조한다.
트라이클로로실레인
Section: 생산

80-90%의 수율을 달성할 수 있다. 주요 부산물은 사염화 규소 (화학식 SiCl4), 헥사클로로다이실레인 (Si2Cl6) 및 다이클로로실레인 (H2SiCl2)이며, 이들로부터 트라이클로로실레인은 증류를 통해 분리될 수 있다.

트라이클로로실레인은 수소화염소화 공정에서 300°C에서 분말화된 야금 등급 실리콘에 염화 수소를 불어넣어 생산된다. 화학반응식에 설명된 대로 수소도 생성된다.

Si + 3 HCl → HCl3Si + H2
트라이클로로실레인
Section: 용도

트라이클로로실레인은 정제된 폴리실리콘 생산에 사용되는 기본 성분이다.

HCl3Si → Si + HCl + Cl2

이는 지멘스 공정이라는 화학기상증착 공정에서 사용될 수 있다.

하이드로실릴화를 통해 트라이클로로실레인은 다른 유용한 유기실리콘 화합물의 전구체이다.

트라이클로로실레인은 벤조산에서 톨루엔 유도체로의 전환에서 시약이다. 2단계 반응의 첫 번째 단계에서 카르복실산은 먼저 트라이클로로실릴벤질 화합물로 전환된다. 두 번째 단계에서 벤질 실릴 유도체는 염기 존재 하에 톨루엔 유도체로 전환된다.
국제 반도체 기술 로드맵

국제 반도체 기술 로드맵(International Technology Roadmap for Semiconductors, ITRS)은 반도체 연구 조합이 조정하고 조직하며 반도체 산업의 전문가 집단이 만든 문서 모음이다. 이 전문가들은 중화민국, 대한민국, 미국, 유럽, 일본, 중국의 반도체 산업 협회를 포함한 후원 조직의 대표자들이었다.

2017년부터 ITRS는 더 이상 업데이트되지 않고 있다. 후속자는 International Roadmap for Devices and Systems이다.

이 문서들은 "ITRS는 기술 평가만을 위해 고안되었으며 개별 제품이나 장비에 관련된 상업적 고려 사항은 없다"는 면책 조항을 포함하고 있다.
국제 반도체 기술 로드맵
Section: 역사

무어의 법칙의 일반적으로 인정되는 일몰과 함께 2016년 ITRS가 최종 로드맵을 발표함에 따라, IEEE의 리부팅 컴퓨팅 이니셔티브를 통해 International Roadmap for Devices and Systems(IRDS)라는 이름으로 보다 일반화된 로드매핑을 위한 새로운 이니셔티브가 시작되었다.

ITRS 로드맵의 마지막 개정판은 2013년에 발표되었다. 2013년 표의 스케일링 결과 뒤에 숨겨진 방법론과 물리학은 15년간 2028년까지의 더블 게이트 MOSFET을 다루는 트랜지스터 로드맵 예측을 위한 예측 전체 대역 원자 모델링에 설명되어 있다.
미세가공
Section: 기원

전기 방전 가공, 스파크 침식 가공 및 레이저 드릴링과 같은 기존 가공 기술은 밀리미터 크기 범위에서 마이크로미터 범위로 축소되었지만, 마이크로일렉트로닉스에서 유래한 미세가공의 주요 아이디어인 수백 또는 수백만 개의 동일한 구조의 복제 및 병렬 제작을 공유하지 않는다. 이러한 병렬성은 미세 영역에 성공적으로 적용된 다양한 각인, 주조 및 용범 기술에 존재한다. 예를 들어, DVD의 사출성형은 디스크에 서브 마이크로미터 크기의 점을 제작하는 것을 포함한다.

미세가공 기술은 마이크로일렉트로닉스 산업에서 유래했으며, 유리, 플라스틱 및 기타 많은 기판이 사용되지만 장치는 일반적으로 실리콘 웨이퍼 위에 만들어진다. 마이크로머시닝, 반도체 공정, 마이크로일렉트로닉스 제작, 반도체 제조, MEMS 제작 및 집적 회로 기술은 미세가공 대신 사용되는 용어이지만, 미세가공은 광범위한 일반 용어이다.
미세가공
Section: 공정

미세가공 장치는 일반적으로 하나 이상의 박막을 사용하여 구성된다(박막 증착 참조). 이러한 박막의 목적은 장치 유형에 따라 달라진다. 전자 장치는 도체(금속), 절연체(유전체) 또는 반도체인 박막을 가질 수 있다. 광학 장치는 반사성, 투명성, 광 유도성 또는 산란성 필름을 가질 수 있다. 필름은 MEMS 응용 분야뿐만 아니라 화학적 또는 기계적 목적을 가질 수도 있다. 증착 기술의 예는 다음과 같다.

열 산화

실리콘 국부 산화

화학기상증착(CVD)
APCVD
LPCVD
PECVD

물리기상증착(PVD)
스퍼터 증착
증발 증착
전자빔 PVD

에피택시

초등각 구리 전기도금

종종 필름을 특정 특징으로 패터닝하거나 일부 층에 개구부(또는 비아)를 형성하는 것이 바람직하다. 이러한 특징은 마이크로미터 또는 나노미터 규모이며, 패터닝 기술이 미세가공을 정의한다. 이 패터닝 기술은 일반적으로 제거될 필름 부분을 정의하기 위해 '마스크'를 사용한다. 패터닝 기술의 예는 다음과 같다.