hotchpotch/wikipedia-multilingual-ir-pairs huggingface dataset:
史泰登島戰役 部署及攻勢
另一方面，沙利文和史摩活幾乎同時登陸史泰登島。沙利文在新曜星渡口登陸時，約瑟·巴頓（Joseph Barton）上校已經率領效忠派民兵準備迎戰。不過沙利文仍輕易將之擊破，並將巴頓等40名民兵俘虜，同時搶奪不少效忠派的物資。巴頓的殘兵隨後四散而逃，一些人搶奪船隻到新澤西州，另一些人則到森林和沼澤躲藏。與此同時，史摩活亦已展開攻勢。他的嚮導雖然錯誤將大陸軍帶到亞伯拉罕·雲·巴斯卡克（Abraham Van Buskirk）上校的正面而非背面，但大陸軍仍將這些防守戴克渡口的民兵擊退。史摩活隨後追擊巴斯卡克和巴頓的殘兵，直到科特蘭·史堅納准將的總部才遭到效忠派民兵截停。史堅納即時重整敗兵，並組織自己的部下反攻，反過來迫使史摩活撤退，並放棄不少俘虜。不過史摩活向史泰登島中央的列治文鎮後撤期間，仍摧毀了巴頓麾下民兵的營帳及輜重。
沙利文和史摩活最後在列治文鎮以北會合，然後向西面的舊曜星渡口撤退。當時負責接應的奧登已經撤回新澤西州，只剩下三艘船隻在岸，但沙利文等人的船隻卻仍然在史泰登島北方，並沒有按計畫到舊曜星渡口接應。沙利文曾派出信差到北面催促船隻南下，但信差又被英軍截獲。無計可施之下，沙利文只好用三艘船隻運送全部軍隊，並派人召集沿路走失的士兵。
沙利文撤退期間，英國正規軍已經開始反攻。約翰·坎貝爾得悉大陸軍登陸後，已即時率領兩支步兵軍團向西索敵，但由於天氣酷熱引致士兵疲乏，坎貝爾只能在列治文鎮稍作休息，並等待史堅納的民兵前來會合。稍後坎貝爾得知沙利文已經抵達舊曜星渡口，隨即啟程追擊。不過坎貝爾因遭到大陸軍80多名後衛頑抗，而未能將沙利文包圍。沙利文的主力部隊撤走後，大陸軍後衛因彈藥用盡及遭到火炮攻擊，而向坎貝爾投降。按照坎貝爾事後的統計，英軍在戰役一共俘虜了259人，而一份效忠派的報章則在8月23日統計英軍有五人死亡、七人受傷、83人失蹤。
史泰登島戰役 後續影響
史泰登島戰役對當時的戰局沒有太大影響。沙利文的大陸軍雖然成功突襲效忠派民兵，卻有約200人因撤退失誤而被俘虜，令到不少人將這次作戰視為大陸軍的失敗。大陸會議要求召開軍事法庭，審判沙利文是否指揮失當。當時華盛頓已經得悉何奧進入切薩皮克灣，確認英軍即將進攻費城，故此軍事法庭只能延期召開。沙利文在史泰登島戰役後率兵南下費城，並在9月11日參與布兰迪万河战役。他在後來的軍事法庭上獲判無罪。
伊汤安
伊汤安（？—？），正白旗人，是一名清朝政治人物。
伊汤安曾于1793年接替李廷敬任松江府知府一职，1794年由许兆椿接任。
默哈嫩達河
默哈嫩達河（英語：Mahananda River；尼泊爾語：महानदी；印地語：महानन्दा नदी；孟加拉語：মহানন্দা নদী），又譯馬哈南達河，是南亞的一條跨國河流。幹流發源於印度西孟加拉邦大吉嶺縣庫爾塞奧恩格東側山區，流經比哈爾邦和孟加拉，最終注入恆河；另有部分支流源自尼泊爾東南端。幹流河道全長360公里，流域面積20,600平方公里。
武汉轨道交通16号线
武汉轨道交通16号线（又称武汉轨道交通汉南线或汉南线）是中国湖北省武汉市一条运营中的市域轨道交通线路，线路代表色是芙蓉红。全线位于武汉经济技术开发区（汉南区）和汉阳区，南起通航机场站，北至国博中心南站，未来还会进一步延伸至汉口。16号线设计最高运行速度为120 km/h，是当前武汉地铁线网中最快的地铁线路。
武汉轨道交通16号线 工程概况
16号线一期工程南起武汉经济技术开发区（汉南区）纱帽周家河，北至国博中心南站，沿纱帽大道、马影河大道、汉洪高速、军山大道、沌口路敷设，穿越了马影河、大军山、小军山、四环线、分蓄洪区、东荆河等河流水域。一期工程全线长约32km，其中地下段长12.7km，高架段长18.5km，过渡段长1.8km，设12座站点，其中高架站5座，地下站7座，在国博中心南站可换乘6号线和12号线，在老关村站可换乘6号线。16号线一期取消了之前规划的与10号线换乘的万家湖站，线路因此得以更加顺直。16号线一期工程已于2021年12月26日投入运营。
16号线二期工程，又称16号线起点调整工程，起于通航产业园区兴城大道站（现通航机场站），沿纱帽大道接入16号线周家河站（既有）。线路全长4.22 km，设高架站2座。该工程至通航产业园，强化了通航产业园与纱帽新城、军山、沌口、中心城区的交通衔接，进一步加快园区发展。16号线二期工程于2021年12月26日开工建设，并于2022年12月30日开通初期运营。
武汉轨道交通16号线 票务规定
定期票：分为1、3、7日定期票，每张价格分别为18元、45元、90元。
实体定期票：购买时每张票另收押金20元，乘客可在地铁各车站客服中心办理定期票的购买和退票等业务。1日票为发售时间起至当日运营时间结束，3日票为当日发售时间起至第3日运营时间结束，7日票为当日发售时间起至第7日运营时间结束。
电子定期票：电子定期票在“Metro新时代”手机应用内购买。1日票为激活后24小时内，3日票为激活后72小时内，7日票为激活后168小时内有效。
武汉轨道交通16号线 行车安排
16号线目前所有列车采用单一交路的运营方式，即所有列车均运行全程。
武汉轨道交通16号线 使用列车
16号线一期工程采用市域A型列车、4节编组，最高运营速度为120km/h。每列车额定载客量约896人，极限载客量约为1240人。其中，列车在噪音控制、防火性能等方面均采用国际最高标准。该车为“武汉制造”，其中部分列车在位于江夏区的武汉中车株机轨道交通装备有限公司生产。
武汉轨道交通阳逻线
武汉轨道交通阳逻线（又称武汉轨道交通21号线）是武汉首条郊区地铁线路，连接武汉市新洲区阳逻和汉口市区，沿途经过江岸区、黄陂区、新洲区。
武汉轨道交通阳逻线 工程介绍
一期工程线路全长35km，其中地下线及暗埋段9.33km，敞开段及地面线0.282km，高架线25.40km。设站16座，其中地下站6座，位于江岸区；高架站10座，位于黄陂区和新洲区。6座地下站分别是后湖大道站、百步亭花园路站、新荣站、幸福湾站、朱家河站、谌家矶站；10座高架站分别是青龙站、高车站、武湖站、沙口站、军民村站、武生站、平江路站、阳逻开发区站、施岗站、金台站。阳逻线在武湖泵站河以东、汉施公路以南地块设武湖停车场，在新洲倒水河西侧、汉施公路以北设倒水河车辆段。控制中心设于武湖综合体（与武湖站合建），为地铁10号线、18号线、阳逻线、22号线4条线共用。全线新建2个主变电站，分别位于武湖停车场和施岗站附近。
阳逻线计划自后湖大道站向西延伸至中一路站对接8号线和12号线，本延伸段长3.12 km，设2座地下站，分别是中一路站和金桥大道站。本延伸线工程以12号线联络线的名义建设，已于2021年12月26日正式开工，建成后，与阳逻线贯通运营。
武汉轨道交通阳逻线 票务规定
定期票：分为1、3、7日定期票，每张价格分别为18元、45元、90元。
实体定期票：购买时每张票另收押金20元，乘客可在地铁各车站客服中心办理定期票的购买和退票等业务。1日票为发售时间起至当日运营时间结束，3日票为当日发售时间起至第3日运营时间结束，7日票为当日发售时间起至第7日运营时间结束。
电子定期票：电子定期票在“Metro新时代”手机应用内购买。1日票为激活后24小时内，3日票为激活后72小时内，7日票为激活后168小时内有效。
武汉轨道交通阳逻线 行车安排
阳逻线目前所有列车采用单一交路的运营方式，即所有列车均运行全程。
武汉轨道交通阳逻线 其他事项
新荣站原计划为阳逻线与1号线的换乘站，但由于阳逻线车站南面的商业综合体正在施工，换乘通道无法建设，阳逻线与1号线的换乘方案搁浅，并且阳逻线的新荣站更名为新荣客运站，与1号线的新荣站以示区别。此为武汉地铁线网中首个两线相交而无法换乘的案例。2022年12月30日，阳逻线新荣客运站与1号线新荣站之间新建一个换乘通道，两线实现站内换乘。换乘通道位于后湖大道和解放大道道路红线范围内。新建换乘通道由四个部分组成，包括：地下段、地面段、天桥段和天桥换乘厅，换乘总长244.8m。换乘通道建成后，原阳逻线“新荣客运站”同步更名为“新荣”。
轨道交通阳逻线曾经历过S1线、21号线等多次名称变化，易造成市民和相关职能部门的混淆和误会。按照武汉市委市政府要求，为提高市民辨识度，21号线工程项目名称已易名为阳逻线。因此，阳逻线成为武汉首条以汉字命名的地铁线路。
武汉轨道交通阳逻线 使用列车
阳逻线一期工程采用市域A型列车。在运营初期，列车将采用4节编组；远期根据客流的增长，列车会扩编至6节编组，届时极限载客量将增至2340人。列车最高运营时速为100km/h，4节车厢均有动力，中间车为全动力布局，先头车为半动力布局。车内顶部“移植”了6号线汉正街站的蓝天白云设计方案，让乘客感觉即便身处地下，抬头也可见蓝天白云。阳逻线列车车载电子显示屏也远远大于现有的地铁车载电子显示屏，达到了24寸，其他线路显示屏多为19 ~ 20寸。本线共配备25列列车，其中有15列车在位于江夏区的武汉中车株机轨道交通装备有限公司生产，另外10列车则在中车株洲电力机车田心基地（总部）生产。
甘達基河
甘達基河（英語：；尼泊爾語：，印地語：），又称甘达克河（（英語：，又譯根德格河），在尼泊尔境内称纳拉亚尼河（英語：），是南亞的河流，流經尼泊爾和印度，最終在巴特那附近注入恆河，河道全長630公里，流域面積46,300平方公里，河畔城鎮有婆羅多布爾。
甘達基河在尼泊爾境內稱為「那拉雅尼河」，也稱為「沙普塔甘達基河」（Sapta Gandaki，意指七條甘達基河），因為它在尼泊爾中部的喜馬拉雅山區有七條主要支流：卡里甘達基河、特里蘇里河，以及特里蘇里河的五條支流，包括塞蒂河、馬蒂河、馬沙陽蒂河、達勞蒂河及布利甘達基河。
無盡傳奇
《無盡傳奇》（日语：，英语：，）是万代南梦宫游戏（現万代南梦宫娱乐）發售的PlayStation 3用角色扮演游戏，游戏于2011年9月8日在日本发售。《無盡傳奇》是传说系列母艦作品「正編」的第13部作品，亦是传说系列15周年紀念的作品。這是系列首部的PS3作品（若計算曾發行PS3的作品，則是繼PS3版《宵星传说》、《圣恩传说》之后的第三部作品）。系列獨有的類型名稱為「信念坚定不移的RPG」（）。
系列首次的雙主人公，到目前為止，已在負責主要角色設計藤島康介和猪股睦美兩個人擔任雙方一樣人數的人物設計。
动画作品Production I.G來擔任，本作在OVA版《交響曲傳奇》的製作由ufotable擔任。另外开发公司南夢宮傳奇工作室在本作發表後被萬代南夢宮遊戲合併（後來併入2012年4月2日成立的萬代南夢宮工作室），本作成為公司的最後作品。
2012年6月2日從橫濱體育館舉行傳說2012慶典，本作的續篇《無盡傳奇2》發售資訊發表。
無盡傳奇 登場人物
裘德·瑪提斯（，Jude Mathis）
聲 - 代永翼
手勢演員 - 末柄拓郎
人物設計 - 藤島康介
男主角，15歲。目標為成為醫師的少年，在非常年幼的時候就離開了故鄉進入王都伊爾·芬醫學院學習，過著忙碌充實的平靜生活。不過有一天，這裡接待了一名由於精靈術施展失敗而受傷的病人，而且這樣的病人竟漸漸多了起來，發覺了精靈們的情​​況似乎有些怪異。為了去向教授問詢情況，裘德前往了軍隊的研究所，因緣際會下結識了蜜拉，從此展開了波瀾萬丈的冒險旅程。
雖然意志堅定，但也經常受人左右。而看似稚嫩無知，卻也有著很強的觀察力與判斷力。
蜜拉·麥斯威爾（，Milla Maxwell）
聲 - 泽城美雪
手勢演員 - 染井夕奈
角色設計 - 猪股睦美
女主角，20歲。掌管地水火風四大精靈、自稱麥斯威爾的神秘女性。棲身於山中神社關注著人間動向的她，突然感知到王都伊爾·芬周邊大量精靈被殺死的情況。米拉做出了人類和精靈都面臨巨大災難的判斷，但是為了確認真偽，她前往王都伊爾·芬、侵入了可能的根源——軍隊研究所。在那裡，她遇到了一位少年。
無盡傳奇 登場人物
性格不諧世事，任何事情都讓手下精靈去料理，在人類世界中連飢餓都不懂，曾因此餓倒。
阿爾文（，Alvin）
聲 - 杉田智和
手勢演員 - 藤代太一
人物設計 - 藤島康介
突然出現於裘德眼前的神祕男子，26歲。曾四處遊蕩的老練傭兵，對誰都非常和善，總保持著大人般從容的態度。
不會辜負任何人的期望，也不會對任何人多聊自己的事，在外表友善態度下隱藏著自己真實的心。
雖然舉止看似有些放蕩隨興，卻也具有對得失斤斤計較與計算心機。
艾莉婕·卢塔斯（，Elise Lutas）
聲 - 堀中優希
手勢演員 - 小倉菜月
人物設計 - 藤島康介
使用著與年齡不相符之上級精靈術的少女，12歲，總是抱著幫忙代言卻到了聒噪地步的玩偶堤波。
由於在特殊的環境下所成長，極度缺乏社交經驗，與人對談時總會顯得畏畏縮縮，但那只是還不習慣與人群接觸，而非討厭人類。對朋友這種存在有著強烈的憧憬，對於初次有人待她如友的裘德產生仰慕之情。
堤波（）
聲優：池澤春菜，設計：奥村大悟
會說話也會動的絨毛玩偶，總是附和著不擅言詞的艾莉婕。
罗嚴·J·伊路贝鲁特（，Rowen J Ilbert）
無盡傳奇 登場人物
聲 - 麦人
手勢演員 - 入月謙一
人物設計 - 猪股睦美
大國ラ・シュガル的大貴族、シャール家的老執事，62歲。任何情況都能保持沉著冷靜，絕不會做出有違禮儀之舉。
擅長精靈術，值得一提的不是蠻力，而是如首腦般地以經驗與策略應對，同時卻又能以玩笑緩和緊張氣氛，是隊上風趣的氣氛製造者。
淵博知識，並且有著卓越的狀況判斷力與分析力，並熟於搶先一步反應事態。通常時表情相當柔和，但也偶爾會感受到他積年累月下銳利眼光的魄力。
配帶著軍刀，以飛刀制空，武身技與精靈術兩方皆活耀的可靠夥伴。
蕾娅·罗兰德（，Leia Rolando）
聲 - 早見沙織
手勢演員 - 中園彩香
人物設計 - 猪股睦美
裘德的兒時玩伴，15歲，是位個性開朗的少女。在家族經營的宿屋中擔任招牌服務員，一方面也在裘德老家所開的診所中擔任見習護士。有顆願為他人設想與同情的心，但也難免過於顧慮而產生煩惱。
對於格鬪與運動之事容易燃起鬥志，但比起勝負更在乎全力以赴，雖然失敗了也會感到氣餒，不過還是會努力保有向上心的勤奮少女。
無盡傳奇 音樂
《無盡傳奇 原聲帶》（TALES OF XILLIA ORIGINAL SOUNDTRACK）于2011年9月7日發售。分為初回限定盤和通常盤2種發售、全64曲組成。前面全17曲組成DISC4收錄。初回特典、特製標籤、B3海報、獎金圓盤、交換卡包含3枚TOX袋等同梱發售。
無盡傳奇 關連商品與媒體衍生
無盡傳奇 SIDE:JUDE
《ビバ☆テイルズ オブ マガジン》Vol.7預先連載、Vol.8本格連載。作畫：佐藤夕子。從裘德的視點所展開的故事。
2012年2月27日發行 ISBN 978-4-04-886293-6
無盡傳奇 SIDE;MILLA
《月刊コミックジーン》2011年10月號上連載。作畫：hu-ko。從密拉的視點所展開的故事。
2012年2月27日発行 ISBN 978-4-8401-4430-8
婆罗多布尔 (尼泊尔)
婆羅多布爾（尼泊爾語：，羅馬化：Bharatpur，發音：[ˈbʱʌɾʌt̪pur] ⓘ）是尼泊爾巴格馬蒂省的城市，位於該國中南部，距離首都加德滿都公路里程約146公里，面積12.2平方公里，2005年人口107,162。
加格拉河
加格拉河（英語：Ghaghara；印地語：घाघरा，Ghāghrā [ˈɡʱɑːɡrɑː]），又名格爾納利河（英語：Karnali，尼泊爾語：，Karṇālī [kʌrˈnɑːliː]），是南亞的河流，屬於恆河的左支流，發源自西藏喜馬拉雅山脈南坡，流經尼泊爾和印度，河道全長1,080公里，流域面積127,950平方公里，河畔城鎮有法扎巴德。
格爾納利河幹流上河段位於中國西藏自治區阿里地區普蘭縣境內，稱為馬甲藏布，又名孔雀河。
昌巴爾河
昌巴爾河是印度的河流，位於該國中部，屬於亞穆納河的支流，流經中央邦、拉賈斯坦邦，河道全長960公里，流域面積143,219平方公里。昌巴爾河發源於中央邦西部的達爾縣、印多爾縣交界地區。
喀什噶尔胡杨
《喀什噶尔胡杨》是中国大陆歌手刀郎的第三张音乐专辑，其由大圣文化于2004年12月29日发行。
喀什噶尔胡杨 制作与发行
继2004年初刀郎专辑《2002年的第一场雪》发行之后，专辑《喀什噶尔胡杨》就开始了制作。最早有媒体报道专辑于2004年6月开始后期制作，并于7月至8月间发售，同时专辑名与同名主打歌《喀什噶尔的胡杨》也被公布。由于广州、成都等地出现了假的刀郎新专辑，因而刀郎公司决定推迟发行专辑并处理盗版问题。在2004年9月，媒体公布了专辑制作人为李宗盛，同时也发布了专辑的预定量达400万份的消息。
2004年11月，专辑母带运往重庆进行生产，并预定于2005年1月15日发售。然而由于在运输过程中有6箱CD丢失，因而发售商决定让专辑统一提前至2004年12月29日全球统一上市，刀郎经纪人李松强称提前上市是为了给“盗版一个措手不及”。发行商大圣文化称专辑首日销量为40万张。但专辑销售量不如上一张专辑《2002年的第一场雪》，为了促进销量，发行商宣布将专辑单价从20－30元人民币下调至15元。
喀什噶尔胡杨 评价
媒体对专辑的评价褒贬不一。多数人赞扬了刀郎苍凉好听、沙哑高亢的独特音乐风格，而也有人认为专辑风格并没有多少创新。听众普遍对《喀什噶尔胡杨》、《关于二道桥》和《守候在凌晨两点的伤心秀吧 》比较认可，而《大眼睛》则被人指责歌词过于低俗、露骨。
静态时序分析
静态时序分析（英語：），或称静态时序验证，是电子工程中，对数字电路的时序进行计算、预计的工作流程，该流程不需要通过输入激励的方式进行仿真。
传统上，人们常常将工作时钟频率作为高性能的集成电路的特性之一。为了测试电路在指定速率下运行的能力，人们需要在设计过程中测量电路在不同工作阶段的延迟。此外，在不同的设计阶段（例如逻辑综合、布局、布线以及一些后续阶段）需要对时间优化程序内部进行延迟计算（）。尽管可以通过严格的SPICE电路仿真来进行此类时间测量，但是这种方法在实用中耗费大量时间。静态时序分析在电路时序快速、准确的测量中扮演了重要角色。静态时序分析能够更快速地完成任务，是因为它使用了简化的模型，而且它有限地考虑了信号之间的逻辑互动。静态时序分析在最近几十年中，成为了相关设计领域中的主要技术方法。
静态时序分析的最早描述之一是基于1966年的計畫評核術。它的一些更现代的版本和算法则出现于1980年代前期。
静态时序分析 目的
在一个同步数字系统中，数据的流动应当以一致的步伐进行，即定時器訊號每改变一次，数据能够改变一次。这种运作方式是通过同步的数字电路器件，例如触发器或锁存器来实现的，这类器件以时钟信号为指示将其输入端的数据复制到其输出端。在同步电路中，只存在两种时序错误：
电路所需信号可能在不同的时间到来，其原因可能是输入数据本身产生的时间不同，或是电路进行了不同的操作，器件温度和偏置电压不同，也可能是因为电路中不同部分的制造工艺不同。采用硬件描述语言进行设计时，使用不同语言结构，例如if或者case来表示看似相同的功能，逻辑综合后硬件的时序很可能不同。静态时序分析的主要目的是在上述可能的电路偏移情况存在的情况下，验证所有信号能够准时到达，并保证电路的正常功能。
静态时序分析可以检查电路中各条路径诸如毛刺、延迟路径和时钟偏移等问题。
静态时序分析 最突出的静态时序分析技术
静态时序分析中的“静态”一词，暗示了这种时序分析是一种与输入激励无关的方式进行的，并且其目的是通过遍历所有传输路径，寻找所有输入组合下电路的最坏延迟情况。这种方法的计算效率使得它有着广泛的应用，尽管它也存在一些限制。一种被称为PERT的方法在静态时序分析中使用较为普遍。事实上，PERT这个称呼是一种错误用法，在许多有关静态时序分析的文献中，所谓的PERT方法是指关键路径法，它在许多项目管理中被应用。虽然基于关键路径的方法在目前占据优势，但是其他方法，例如深度优先搜索方法，同样被一些时序分析器所使用。
静态时序分析 接口时序分析
在芯片设计中，许多常见的问题都与设计中不同组件接口的时序有关。这些问题的产生通常是由于许多因素，包括仿真模式不完善、验证接口时序的测试情形考虑不全面、要求同步化、接口描述有误以及设计者对于黑盒组件内部了解不够等。有一些专用的计算机辅助设计工具被设计用来分析接口时序，正如另外一些专用工具被用来验证接口的功能与设计是否相符。
静态时序分析 统计静态时序分析
统计静态时序分析（）对于处理集成电路中复杂过程、环境变量正在变得越来越重要。
静态时序分析 延伸阅读
Online Timing diagram editor with static timing analysis
静态时序分析 参考文献
Electronic Design Automation For Integrated Circuits Handbook, by Lavagno, Martin, and Scheffer, ISBN 0-8493-3096-3 A survey of the field.  This article was derived from Volume II, Chapter 8, 'Static Timing Analysis' by Sachin Sapatnekar, with permission.
桑科什河
桑科什河（英語：）是南亞的河流，發源自不丹北部，最終在印度的阿薩姆邦注入布拉馬普特拉河，河道全長320公里，流域面積9,900平方公里。
动态时序验证
动态时序验证（英語：）是指对专用集成电路的一种验证过程，它被用来检查电路是否能够以足够快的速率在指定的时钟频率下正常。将用于集成电路综合过程的设计文件进行仿真，动态时序验证得以进行。该过程与静态时序分析相对应，后者与动态时序验证有着相似的目标，但是它并不需要对集成电路的实际功能进行仿真。
競輪賽
競輪賽（日语：／ keirin），又音譯為凱林賽，是場地單車比賽項目，賽事1948年起源於日本。
競輪賽 比賽方式
競輪賽是一組參賽選手在摩托車帶領下完成一定圈數之後，在距離終點前600-700米進行終點衝刺的比賽。
選手在追逐線上按順序並肩排列出發；當領騎員在快速騎行道接近追逐線時，發令員鳴槍示意比賽開始。最先衝過終點的選手為勝利者。
奧運會設有復活賽制度，容許首圈落敗的參賽者再戰，爭奪重返正賽的機會。
競輪賽 比賽發展
國際單車聯盟於1980年代引入競輪賽。「競輪」這名稱源自日本，這種自1948年舉行的單車賭博項目，採用職業車手制度，競輪與以往由機動車帶頭的賽事不同，整場比賽只有一輛電單車帶頭，到中段就會離場，留下6名車手自行決勝負。
男子競輪於2000年悉尼奧運起成為奧運項目。於2012年倫敦奧運增設了女子競輪，首屆金牌得主是英國選手维多利亚·彭德尔顿，中國選手郭爽和香港選手李慧詩則分奪銀牌與銅牌。
卡普雷塞-米开朗基罗
卡普雷塞-米开朗基罗（義大利語：），旧称卡普雷塞，是意大利托斯卡纳大区阿雷佐省的一个市镇。位于佛罗伦萨西约100公里处。这里是文艺复兴时期著名艺术家米开朗基罗的出生地。而為了紀念米開朗基羅,該地將市鎮名由卡普雷塞改成了卡普雷塞-米開朗基羅。
巴爾坦格河
巴爾坦格河是中亞的河流，屬於噴赤河的支流，發源自阿富汗的瓦罕走廊的高原沼泽湖群，流經塔吉克斯坦的戈爾諾—巴達赫尚自治州，河道全長528公里，流域面積24,700平方公里。
巴爾坦格河有2大河源:
卡克马同提尼湖东侧的高原沼泽湖群，是阿克苏河（Aksu或Aq Su）的河源。发源于佐库里湖东侧的高原沼泽湖群，是苏里斯提克河（又名伊斯提克河）的河源。往东北流的苏里斯提克河与往北流的阿克苏河在Tokhtamysh汇合，称穆尔加布河。
穆尔加布河经过穆尔加布，经过萨雷兹湖后称巴尔坦格河，在Rushon附近注入喷赤河。
2013年香港 概述
5月22日：天文台發出3年來首個黑色暴雨警告，暴雨更令造成秀茂坪利安道及順安道發生大型山泥傾瀉，交通癱瘓。
8月14日及9月22日：超強颱風尤特及天兔襲港，做成香港交通嚴重癱瘓。
12月29日：北角五洲大廈發生火警，使東區區議員注意舊樓安全問題。
2013年香港 其他資訊
下列節慶，如無註明，均是香港的公眾假期，同時亦是法定假日（俗稱勞工假期）。有 # 號者，不是公眾假期或法定假日（除非適逢星期日或其它假期），但在商業炒作下，市面上有一定節慶氣氛，傳媒亦對其活動有所報導。詳情可參看香港節日與公眾假期。
科法爾尼洪河
科法爾尼洪河是塔吉克斯坦的河流，屬於阿姆河的支流，發源自國家直轄區吉薩爾山脈南坡，河道全長387公里，流域面積9,780平方公里。
二巯基丁二酸
2,3-二巯基丁二酸（、英文缩写为：DMSA），别名2,3-二巯基琥珀酸，一般简称二巯基丁二酸，是一种有机硫化合物，常温下为白色结晶状粉末。因分子内含有两个巯基，所以它带有巯基化合物特有的臭味。二巯基丁二酸和它的钠盐都可以作为解毒剂通过口服或注射治疗重金属中毒。二巯基丁二酸有两种非对映异构体，一种是内消旋体，另一种是外消旋体。内消旋体可作为螯合剂使用，常用其钠盐。
二巯基丁二酸 医疗用途
最初二巯基丁二酸的配合物二巯基丁二酸锑钾作为药物被Friedheim等人引入到血吸虫病的治疗中，通过二巯基丁二酸的钾盐与金属锑离子的络合可以增加人体对锑的吸收，加强治疗效果。1957年中国科学院上海药物研究所的梁猷毅等人首次报道了二巯基丁二酸的钠盐作为解毒剂可有效治疗酒石酸锑钾引起的重金属锑中毒，随后又发现二巯基丁二酸及其钠盐可用于治疗砷、铅、汞、镉等重金属中毒，还可以作为促铜排泄药物治疗肝豆状核变性。相对于二巯基丙醇来说，二巯基丁二酸的毒性很小，且对锑的解毒效果更好，因此常代替前者使用。但是，尽管二巯基丁二酸可以穿过小鼠的血脑屏障，它却不能穿透人体的血脑屏障，这使得二巯基丁二酸在人体重金属中毒治疗中有局限性，不能用于清除积存在中枢神经系统中的重金属元素。
二巯基丁二酸 拓展阅读
Aposhian, H.V.; Aposhian, M.M. . Annual Review of Pharmacology and Toxicology. 1990, 30 (1): 279–306. PMID 2160791. doi:10.1146/annurev.pa.30.040190.001431.  引文使用过时参数coauthors (帮助)
集成电路设计
集成电路设计（英語：，簡稱IC design），多直稱IC設計，根据当前集成电路的集成规模，亦可称之为超大规模集成电路设计（），是指以集成电路、超大规模集成电路为目标的设计流程。
集成电路设计 概述
集成电路设计涉及对电子器件（例如晶体管、电阻器、电容器等）、器件间互连线模型的建立。所有的器件和互连线都需安置在一块半导体衬底材料之上，这些元件通过半导体器件制造工艺（例如光刻等）安置在单一的硅衬底上，从而形成电路。:7-10目前最常使用的衬底材料是硅。设计人员会使用技术手段将硅衬底上各个器件之间相互电隔离，以控制整个芯片上各个器件之间的导电性能。PN结、金屬氧化物半導體場效電晶體等组成了集成电路器件的基础结构，而由后者构成的互補式金屬氧化物半導體则凭借其低静态功耗、高集成度的优点成为数字集成电路中逻辑门的基础构造。:197-198设计人员需要考虑晶体管、互连线的能量耗散，这一点与以往由分立电子器件开始构建电路不同，这是因为集成电路的所有器件都集成在一块硅片上。金属互连线的电迁移以及静电放电对于微芯片上的器件通常有害，因此也是集成电路设计需要关注的课题。
集成电路设计 概述
随着集成电路的规模不断增大，其集成度已经达到深亚微米级（特征尺寸在130纳米以下），单个芯片集成的晶体管已经接近十亿个。:48-49由于其極為复杂，集成电路设计相较简单电路设计常常需要计算机辅助的设计方法学和技术手段。集成电路设计的研究范围涵盖了数字集成电路中数字逻辑的优化、网表实现，寄存器传输级硬件描述语言代码的书写，逻辑功能的验证、仿真和时序分析，电路在硬件中连线的分布，模拟集成电路中运算放大器、电子滤波器等器件在芯片中的安置和混合信号的处理。相关的研究还包括硬件设计的电子设计自动化（EDA）、计算机辅助设计（CAD）方法学等，是电机工程学和计算机工程的一个子集。
集成电路设计 概述
对于数字集成电路来说，设计人员现在更多的是站在高级抽象层面，即寄存器传输级甚至更高的系统级（有人也称之为行为级），使用硬件描述语言或高级建模语言来描述电路的逻辑、时序功能，而逻辑综合可以自动将寄存器传输级的硬件描述语言转换为逻辑门级的网表。对于简单的电路，设计人员也可以用硬件描述语言直接描述逻辑门和触发器之间的连接情况。网表经过进一步的功能验证、後端設計、布局、布线，可以产生用于工业制造的GDSII文件，工厂根据该文件就可以在晶圆上制造电路。:388-389模拟集成电路设计涉及了更加复杂的信号环境，对工程师的经验有更高的要求，并且其设计的自动化程度远不及数字集成电路。:3
逐步完成功能设计之后，设计规则会指明哪些设计符合制造要求，而哪些设计不符合，而这个规则本身也十分复杂。集成电路设计流程需要符合数百条这样的规则。在一定的设计约束下，集成电路物理版图的布局、布线对于获得理想速度、信号完整性、减少芯片面积、减少芯片能耗来说至关重要。半导体器件制造的不可预测性使得集成电路设计的难度进一步提高。在集成电路设计领域，由于市场竞争的压力，电子设计自动化等相关计算机辅助设计工具得到了广泛的应用，工程师可以在计算机软件的辅助下进行寄存器传输级设计、功能验证、静态时序分析、物理设计等流程。:2-3
集成电路设计 抽象级别
集成电路设计通常是以“模块”作为设计的单位的。例如，对于多位全加器来说，其次级模块是一位的加法器，而加法器又是由下一级的与门、非门模块构成，与、非门最终可以分解为更低抽象级的CMOS器件。
从抽象级别来说，数字集成电路设计可以是自顶向下的，即先定义了系统最高逻辑层次的功能模块，根据顶层模块的需求来定义子模块，然后逐层继续分解；设计也可以是自底向上的，即先分别设计最具体的各个模块，然后如同搭积木一般用这些最底层模块来实现上层模块，最终达到最高层次。:257在许多设计中，自顶向下、自底向上的设计方法学是混合使用的，系统级设计人员对整体体系结构进行规划，并进行子模块的划分，而底层的电路设计人员逐层向上设计、优化单独的模块。最后，两个方向的设计人员在中间某一抽象层次会合，完成整个设计。:9
集成电路设计 硬件实现
对于不同的设计要求，工程师可以选择使用半定制设计途径，例如采用可编程逻辑器件（现场可编程逻辑门阵列等）或基于标准单元库的特殊應用積體電路来实现硬件电路；也可以使用全定制设计，控制晶体管版图到系统结构的全部细节。:2-6
这种设计方式要求设计人员利用版图编辑器来完成版图设计、参数提取、单元表征，然后利用这些自己设计的单元来完成电路的构建。通常，全定制设计是为了最大化优化电路性能。如果标准单元库中缺少某种所需的单元，也需要采取全定制设计的方法完成所需的单元设计。不过，这种设计方式通常需要较长的时间。:3
与全定制设计相对的设计方式为半定制设计。简而言之，半定制集成电路设计是基于预先设计好的某些逻辑单元。例如，设计人员可以在标准元件库（通常可以从第三方购买）的基础上设计专用集成电路，从中选取所需的逻辑单元（例如各种基本逻辑门、触发器等）来搭建所需的电路。:4他们也可以使用可编程逻辑器件来完成设计，这类器件的几乎所有物理结构都已经固定在芯片之中，仅剩下某些连线可以由用户编程决定其连接方式。:9与这些预先设计好的逻辑单元有关的性能参数通常也由其供应商提供，以方便设计人员进行时序、功耗分析。
集成电路设计 硬件实现
可编程逻辑器件通常由半导体厂家提供商品芯片，这些芯片可以通过JTAG等方式和计算机连接，因此设计人员可以用电子设计自动化工具来完成设计，然后将利用设计代码来对逻辑芯片编程。可编程逻辑阵列芯片在出厂前就提前定义了逻辑门构成的阵列，而逻辑门之间的连接线路则可以通过编程来控制连接与断开。:197随着技术的发展，对连接线的编程可以通过EPROM（利用较高压电编程、紫外线照射擦除）、EEPROM（利用电信号来多次编程和擦除）、SRAM、闪存等方式实现。现场可编程逻辑门阵列是一种特殊的可编程逻辑器件，它的物理基础是可配置逻辑单元，由查找表、可编程多路选择器、寄存器等结构组成。查找表可以用来实现逻辑函数，如三个输入端的查找表可以实现所有三变量的逻辑函数。:199
集成电路设计 硬件实现
专用集成电路（ASIC）只能在整个集成电路设计完成之后才能开始制造，而且需要专业的半导体工厂的参与。专用集成电路可以是基于标准单元库，也可以是全定制设计。在后一种途径中，设计人员对于晶圆上元件的位置和连接有更多的控制权，而不像可编程逻辑器件途径，只能选择使用其中部分硬件资源，从而造成部分资源被浪费。专用集成电路的面积、功耗、时序特性通常可以得到更好的优化。然而，专用集成电路的设计会更加复杂，并且需要专门的工艺制造部门（或者外包给晶圆代工厂）才能将GDSII文件制造成电路。一旦专用集成电路芯片制造完成，就不能像可编程逻辑器件那样对电路的逻辑功能进行重新配置。对于单个产品，在专用集成电路上实现集成电路的经济、时间成本都比可编程逻辑器件高，因此在早期的设计与调试过程中，常用可编程逻辑器件，尤其是现场可编程逻辑门阵列；如果所设计的集成电路将要在后期大量投产，那么批量生产专用集成电路将会更经济。:103-106
集成电路设计 设计流程
集成电路设计可以大致分为数字集成电路设计和模拟集成电路设计两大类。不过，实际的集成电路还有可能是混合訊號積體電路，因此不少电路的设计同时用到这两种流程。
集成电路设计的另一个大分支是模拟集成电路设计，这一分支通常关注电源集成电路、射频集成电路等。:7由于现实世界的信号是模拟的，所以，在电子产品中，、相互转换的集成电路也有着广泛的应用。模拟集成电路包括运算放大器、线性整流器、锁相环、振荡电路、有源滤波器等。相较数字集成电路设计，模拟集成电路设计与半导体器件的物理性质有着更大的关联，例如其增益、电路匹配、功率耗散以及阻抗等等。模拟信号的放大和滤波要求电路对信号具备一定的保真度，因此模拟集成电路比数字集成电路使用了更多的大面积器件，集成度亦相对较低。
集成电路设计 设计流程
在微处理器和计算机辅助设计方法出现前，模拟集成电路完全采用人工设计的方法。由于人处理复杂问题的能力有限，因此当时的模拟集成电路通常是较为基本的电路，运算放大器集成电路就是一个典型的例子。在当时的情况下，这样的集成电路可能会涉及十几个晶体管以及它们之间的互连线。为了使模拟集成电路的设计能达到工业生产的级别，工程师需要采取多次迭代的方法以测试、排除故障。重复利用已经设计、验证的设计，可以进一步构成更加复杂的集成电路。1970年代之后，计算机的价格逐渐下降，越来越多的工程师可以利用这种现代的工具来辅助设计，例如，他们使用编好的计算机程序进行仿真，便可获得比之前人工计算、设计更高的精确度。SPICE是第一款针对模拟集成电路仿真的软件（事实上，数字集成电路中标准单元本身的设计，也需要用到SPICE来进行参数测试），其字面意思是“以集成电路为重点的仿真程序（英語：）” 。基于计算机辅助设计的电路仿真工具能够适应更加复杂的现代集成电路，特别是专用集成电路。使用计算机进行仿真，还可以使项目设计中的一些错误在硬件制造之前就被发现，从而减少因为反复测试、排除故障造成的大量成本。此外，计算机往往能够完成一些极端复杂、繁琐，人类无法胜任的任务，使得诸如蒙地卡羅方法等成为可能。实际硬件电路会遇到的与理想情况不一致的偏差，例如温度偏差、器件中半导体掺杂浓度偏差，计算机仿真工具同样可以进行模拟和处理。总之，计算机化的电路设计、仿真能够使电路设计性能更佳，而且其可制造性可以得到更大的保障。尽管如此，相对数字集成电路，模拟集成电路的设计对工程师的经验、权衡矛盾等方面的能力要求更严格。
集成电路设计 设计流程
粗略地说，数字集成电路可以分为以下基本步骤：系统定义、寄存器传输级设计、物理设计。而根据逻辑的抽象级别，设计又分为系统行为级、寄存器传输级、逻辑门级。:29-32:13设计人员需要合理地书写功能代码、设置综合工具、验证逻辑时序性能、规划物理设计策略等等。在设计过程中的特定时间点，还需要多次进行逻辑功能、时序约束、设计规则方面的检查、调试，以确保设计的最终成果合乎最初的设计收敛目标。:3-4
系统定义是进行集成电路设计的最初规划，在此阶段设计人员需要考虑系统的宏观功能。设计人员可能会使用一些高抽象级建模语言和工具来完成硬件的描述，例如C语言、C++、SystemC、SystemVerilog等事务级建模语言，以及Simulink和MATLAB等工具对信号进行建模。尽管目前的主流是以寄存器传输级设计为中心，但已有一些直接从系统级描述向低抽象级描述（如逻辑门级结构描述）转化的高级综合（或称行为级综合）、高级验证工具正处于发展阶段。
系统定义阶段，设计人员还对芯片预期的工艺、功耗、時脈频率、工作温度等性能指标进行规划。
集成电路设计 设计流程
目前的集成电路设计常常在寄存器传输级上进行，利用硬件描述语言来描述数字集成电路的信号储存以及信号在寄存器、存储器、组合逻辑装置和总线等逻辑单元之间传输的情况。在设计寄存器传输级代码时，设计人员会将系统定义转换为寄存器传输级的描述。设计人员在这一抽象层次最常使用的两种硬件描述语言是Verilog、VHDL，二者分别于1995年和1987年由电气电子工程师学会（IEEE）标准化。:110正由于有着硬件描述语言，设计人员可以把更多的精力放在功能的实现上，这比以往直接设计逻辑门级连线的方法学（使用硬件描述语言仍然可以直接设计门级网表，但是少有人如此工作）具有更高的效率。
设计人员完成寄存器传输级设计之后，会利用测试平台、断言等方式来进行功能验证，检验项目设计是否与之前的功能定义相符，如果有误，则需要检测之前设计文件中存在的漏洞。现代超大规模集成电路的整个设计过程中，验证所需的时间和精力越来越多，甚至都超过了寄存器传输级设计本身，人们设置些专门针对验证开发了新的工具和语言。
集成电路设计 设计流程
例如，要实现简单的加法器或者更加复杂的算术逻辑单元，或利用触发器实现有限状态机，设计人员可能会编写不同规模的硬件描述语言代码。功能验证是项复杂的任务，验证人员需要为待测设计建立一个虚拟的外部环境，为待测设计提供输入信号（这种人为添加的信号常用“激励”这个术语来表示），然后观察待测设计输出端口的功能是否合乎设计规范。
当所设计的电路并非简单的几个输入端口、输出端口时，由于验证需要尽可能地考虑到所有的输入情况，因此对于激励信号的定义会变得更加复杂。有时工程师会使用某些脚本语言（如Perl、Tcl）来编写验证程序，借助计算机程序的高速处理来实现更大的测试覆盖率。现代的硬件验证语言可以提供一些专门针对验证的特性，例如带有约束的随机化变量、覆盖等等。作为硬件设计、验证统一语言，SystemVerilog是以Verilog为基础发展而来的，因此它同时具备了设计的特性和测试平台的特性，并引入了面向对象程序设计的思想，因此测试平台的编写更加接近软件测试。诸如通用验证方法学的标准化验证平台开发框架也得到了主流电子设计自动化软件厂商的支持。针对高级综合，关于高级验证的电子设计自动化工具也处于研究中。
集成电路设计 设计流程
工程师设计的硬件描述语言代码一般是寄存器传输级的，在进行物理设计之前，需要使用逻辑综合工具将寄存器传输级代码转换到针对特定工艺的逻辑门级网表，并完成逻辑化简。
和人工进行逻辑优化需要借助卡诺图等类似，电子设计自动化工具来完成逻辑综合也需要特定的算法（如奎因－麦克拉斯基算法等）来化简设计人员定义的逻辑函数。输入到自动综合工具中的文件包括寄存器传输级硬件描述语言代码、工艺库（可以由第三方晶圓代工服务机构提供）、设计约束文件三大类，这些文件在不同的电子设计自动化工具套件系统中的格式可能不尽相同。逻辑综合工具会产生一个优化后的门级网表，但是这个网表仍然是基于硬件描述语言的，这个网表在半导体芯片中的走线将在物理设计中来完成。:201-204
选择不同器件（如专用集成电路或者现场可编程门阵列等）对应的工艺库来进行逻辑综合，或者在综合时设置了不同的约束策略，将产生不同的综合结果。寄存器传输级代码对于设计项目的逻计划分、语言结构风格等因素会影响综合后网表的效率。
目前大多数成熟的综合工具大多数是基于寄存器传输级描述的，而基于系统级描述的高级综合工具还处在发展阶段。
集成电路设计 设计流程
为了比较门级网表和寄存器传输级的等效性，可以通过生成诸如不二可满足性、二元决策图等途径来完成形式等效性检查（形式验证）。实际上，等效性检查还可以检查两个寄存器传输级设计之间，或者两个门级网表之间的逻辑等效性。
现代集成电路的时钟频率已经到达了兆赫兹级别，而大量模块内、模块之间的时序关系极其复杂，:7-8因此，除了需要验证电路的逻辑功能，还需要进行时序分析，即对信号在传输路径上的延迟进行检查，判断其是否符合时序收敛要求。:7时序分析所需的逻辑门标准延迟格式信息可以由标准单元库（或从用户自己设计的单元从提取的时序信息）提供。随着电路特征尺寸不断减小，互连线延迟在实际的总延时中所占的比例愈加显著，因此在物理设计完成之后，把互连线的延迟纳入考虑，才能够精准地进行时序分析。
集成电路设计 设计流程
逻辑综合完成之后，通过引入器件制造公司提供的工艺信息，前面完成的设计将进入布图规划、布局、布线阶段，工程人员需要根据延迟、功耗、面积等方面的约束信息，合理设置物理设计工具的参数，不断调试，以获取最佳的配置，从而决定元件在晶圆上的物理位置。如果是全定制设计，工程师还需要精心绘制单元的集成电路版图，调整晶体管尺寸，从而降低功耗、延时。:8-9
随着现代集成电路的特征尺寸不断下降，超大规模集成电路已经进入深亚微米级阶段，互连线延迟对电路性能的影响已经达到甚至超过逻辑门延迟的影响。这时，需要考虑的因素包括线网的电容效应和线网电感效应，芯片内部电源线上大电流在线网电阻上造成的电压降也会影响集成电路的稳定性。:6-7为了解决这些问题，同时缓解时钟偏移、时钟树寄生参数的负面影响，合理的布局布线和逻辑设计、功能验证等过程同等重要。:49随着移动设备的发展，低功耗设计在集成电路设计中的地位愈加显著。在物理设计阶段，设计可以转化成几何图形的表示方法，工业界有若干标准化的文件格式（如GDSII）予以规范。
集成电路设计 设计流程
值得注意的是，电路实现的功能在之前的寄存器传输级设计中就已经确定。在物理设计阶段，工程师不仅不能够让之前设计好的逻辑、时序功能在该阶段的设计中被损坏，还要进一步优化芯片按照正确运行时的延迟时间、功耗、面积等方面的性能。在物理设计产生了初步版图文件之后，工程师需要再次对集成电路进行功能、时序、设计规则、信号完整性等方面的验证，以确保物理设计产生正确的硬件版图文件。
半导体制造工厂根据物理设计最后完成、已经通过各项检查后生成的标准化GDSII文件，即可制造出实际的物理电路。
这个步骤不再属于集成电路设计和计算机工程的范畴，而是直接进入半导体制造工艺领域，关注的重心亦转向具体的材料、器件制作，例如光刻、刻蚀、物理气相沉积、化学气相沉积等。
传统的集成电路公司能够同时完成集成电路设计和集成电路制造。由于集成电路制造所需的设备、原料耗资巨大，因此一般的公司根本无力承受。一旦发生工艺节点的改变（如从65纳米工艺进步到45纳米工艺），公司可能需要花费相当高的成本来更换现有工艺设备，这给许多公司带来了相当沉重的经济负担）。现在，有些公司逐渐放弃既设计、又制造的模式，业务范围缩小至设计、验证本身，而将具体的半导体工艺流程，委托给专门进行集成电路制造的工厂。上述无制造工艺（fabless），只进行设计、验证公司被称为無廠半導體公司，典型的例子包括高通（Qualcomm）、超微半导体（AMD）、英伟达（NVIDIA）等；而专门负责制造的公司则被称为晶圆代工厂，典型的例子包括台积电（TSMC）、格羅方德（GlobalFoundries，前身为AMD的直属工艺厂）等。某些公司在从事设计的同时，还保留了自己的工艺厂，这样的公司包括英特尔、三星電子等。还有一类特殊的无厂半导体公司，它们把设计项目以IP核的形式封装起来，作为商品销售给其他无厂半导体公司，典型的例子包括ARM公司。
集成电路设计 可测试性设计
随着超大规模集成电路的复杂程度不断提高，电路制造后的测试所需的时间和经济成本也不断增加。以往，人们将绝大多数精力放在设计本身，而并不考虑之后的测试，因为那时的测试相对今天更为简单。近年来，测试本身也逐渐成为一个庞大的课题。
比如，从电路外部控制某些内部信号使得它们呈现特定的逻辑值比较容易，而某些内部信号由于依赖大量其它内部信号，从外部很难直接改变它们的数值。此外，内部信号的改变很多时候不能在主输出端观测（有时主输出端的信号输出看似正确，其实内部状态是错误的，仅观测主输出端的输出不足以判断电路是否正常工作）。以上两类问题，即可控制性和可观测性，是可测试性的两大组成部分。
人们逐渐发现，电路在设计时向电路添加一些特殊的结构（例如扫描链和内建自测试），能够大大方便之后的电路测试。这样的设计被即为可测试性设计，它们使电路更加复杂，但是却能凭借更简捷的测试降低整个项目的成本。
集成电路设计 重用
随着超大规模集成电路的集成難度不断提高，同时市场竞争压力不断增加，集成电路设计逐渐引入了可重用设计方法学。
可重用设计方法学的主要意义在于提供IP核（知识产权核）的供应商可以将一些已预先完成之设计以商品的形式提供给设计方，后者可以将IP核作为一个完整的模块在自己的设计项目中使用。由此，在实现类似功能时，各个公司就不需反复设计类似模块。这样做虽会提高商业成本，但亦显著降低了设计的复杂程度，从而缩短设计大型电路所需的時間周期並提高市场竞争力。
IP核供应商提供的产品可能是已验证的硬件描述语言代码，为了保护供应商的知识产权，这些代码大多是加密的。IP核本身也是作为集成电路进行设计，但是它为了在不同设计项目中能够得到应用，会重点强化其可移植性，因此它的设计代码规范更加严格。有的芯片公司专门从事IP核的开发和销售，ARM就是一个典型的例子，这些公司通过知识产权的授权营利。
集成电路设计 辅助和自动化
由于集成电路系统的复杂性，工程师往往需要借助电子设计自动化工具来进行计算机辅助设计。逻辑综合就是电子设计自动化在数字集成电路设计中最显著的体现。以往在设计小规模、中规模集成电路时，工程师设计数字集成电路需要根据逻辑功能，通过类似卡诺图这样的手工途径来优化逻辑函数，然后确定使用何种逻辑门来实现电路。而在当前超大规模集成电路，乃至更大的甚大规模集成电路的设计中，这样的工作方式不太现实。电子设计自动化工具使得工程师能够从复杂的邏輯閘设计转到功能设计，而底层的转换由自动工具完成，工程师只需要掌握如何设置这些工具工作策略的知识。硬件描述语言是集成电路设计自动化的重要基础。:2-3电子设计自动化发展十分迅速，现在已经成立了诸如设计自动化会议的一些学术论坛，定期讨论业界的发展。
集成电路设计 辅助和自动化
完成整个集成电路设计常常涉及多个电子设计自动化工具的运用。有些公司专门从事集成电路计算机辅助设计工具套件的开发和销售，例如Synopsys、Cadence、Mentor Graphics、Agilent、Altium、Xilinx等。电子设计自动化工具的本身作为一种软件，背后依靠的是各种计算机算法。因此电子设计自动化工具的开发更加接近软件设计的范畴，其开发人员需要重点关注逻辑简化、布局布线等方面的算法实现，但是他们同样需要了解集成电路的硬件知识。:3-30
哈莱因县
哈莱因县（德語：）是奥地利萨尔茨堡州所辖的一个县。总面积668.35平方公里，总人口61660，人口密度92人/平方公里（2023年）。行政中心位于哈萊因。
萨尔茨堡城郊县
萨尔茨堡城郊县（德語：）是奥地利萨尔茨堡州所辖的一个县。总面积1004.47平方公里，总人口157440，人口密度14057人/平方公里（2023年）。行政中心位于萨尔茨堡。
蓬高地区圣约翰县
蓬高地区圣约翰县（德語：）是奥地利萨尔茨堡州所辖的一个县。总面积1755.37平方公里，总人口82,565，人口密度47人/平方公里（2023年）。行政中心位于蓬高地区圣约翰。
塔姆斯韦格县
塔姆斯韦格县（德語：）是奥地利萨尔茨堡州所辖的一个县。总面积1019.7平方公里，总人口21283，人口密度21人/平方公里（2001年）。行政中心位于塔姆斯韦格。
滨湖采尔县
滨湖采尔县（德語：）是奥地利萨尔茨堡州所辖的一个县。总面积2640.9平方公里，总人口84124，人口密度32人/平方公里（2001年）。行政中心位于滨湖采尔。
布劳瑙县
布劳瑙县（）是奥地利上奥地利州所辖的一个县。总面积1040.4平方公里，总人口95189，人口密度91人/平方公里（2001年）。行政中心位于因河畔布劳瑙。
埃弗丁县
埃弗丁县（德語：）是奥地利上奥地利州所辖的一个县。总面积259.5平方公里，总人口30718，人口密度118人/平方公里（2001年）。行政中心位于埃弗丁。
弗赖施塔特县
弗赖施塔特县（德語：）是奥地利上奥地利州所辖的一个县。总面积993.9平方公里，总人口65127，人口密度66人/平方公里（2012年）。行政中心位于弗賴施塔特。
格蒙登县
格蒙登县（德語：）是奥地利上奥地利州所辖的一个县。总面积1432.6平方公里，总人口99640，人口密度70人/平方公里（2001年）。行政中心位于格蒙登。
格里斯基兴县
格里斯基兴县（德語：）是奥地利上奥地利州所辖的一个县。总面积579.0平方公里，总人口42100，人口密度73人/平方公里（2001年）。行政中心位于格里斯基兴。
基希多夫县
基希多夫县（德語：）是奥地利上奥地利州所辖的一个县。总面积1239.8平方公里，总人口55167，人口密度44人/平方公里（2001年）。行政中心位于克雷姆斯河畔基希多夫。
林茨乡村县
林茨乡村县（德語：）是奥地利上奥地利州所辖的一个县。总面积460.3平方公里，总人口138721，人口密度301人/平方公里（2011年）。行政中心位于林茨。
佩尔格县
佩尔格县（德語：）是奥地利上奥地利州所辖的一个县。总面积611.9平方公里，总人口63955，人口密度105人/平方公里（2001年）。行政中心位于佩尔格。
里德县
里德县（德語：）是奥地利上奥地利州所辖的一个县。总面积585.0平方公里，总人口585，人口密度1人/平方公里（2001年）。行政中心位于因河地区里德。
罗尔巴赫县
罗尔巴赫县（德語：）是奥地利上奥地利州所辖的一个县。总面积828.0平方公里，总人口57909，人口密度70人/平方公里（2001年）。行政中心位于罗尔巴赫-贝格。
谢尔丁县
谢尔丁县（德語：）是奥地利上奥地利州所辖的一个县。总面积618.5平方公里，总人口56996，人口密度92人/平方公里（2001年）。行政中心位于谢尔丁。
施泰尔乡村县
施泰尔乡村县（）是奥地利上奥地利州所辖的一个县。总面积971.7平方公里，总人口57611，人口密度59人/平方公里（2001年）。行政中心位于施泰爾。
乌尔法尔城郊县
乌尔法尔城郊县（德語：）是奥地利上奥地利州所辖的一个县。总面积649.3平方公里，总人口77742，人口密度120人/平方公里（2001年）。行政中心位于林茨。
乌尔法尔城郊县 行政区域
乌尔法尔城郊县辖有27个市镇，其中包含3个城市，12个集镇，12个普通市镇。
弗克拉布鲁克县
弗克拉布鲁克县（德語：）是奥地利上奥地利州所辖的一个县。总面积1084.3平方公里，总人口126599，人口密度117人/平方公里（2001年）。行政中心位于弗克拉布鲁克。
韦尔斯乡村县
韦尔斯乡村县（德語：）是奥地利上奥地利州所辖的一个县。总面积457.7平方公里，总人口63004，人口密度138人/平方公里（2001年）。行政中心位于韦尔斯。
阿姆施泰滕县
阿姆施泰滕县（德語：）是奥地利下奥地利州所辖的一个县。总面积1188.0平方公里，总人口112498，人口密度95人/平方公里（2012年）。行政中心位于阿姆施泰滕。
巴登县
巴登县（德語：）是奥地利下奥地利州所辖的一个县。总面积753.4平方公里，总人口138894，人口密度184人/平方公里（2012年）。行政中心位于维也纳巴登。
莱塔河畔布鲁克县
莱塔河畔布鲁克县（德語：）是奥地利下奥地利州所辖的一个县。总面积495.0平方公里，总人口40006，人口密度81人/平方公里（2001年）。行政中心位于莱塔河畔布鲁克。
根瑟恩多夫县
根瑟恩多夫县（德語：）是奥地利下奥地利州所辖的一个县。总面积1271.3平方公里，总人口88475，人口密度70人/平方公里（2012年）。行政中心位于根瑟恩多夫。
格明德县
格明德县（德語：）是奥地利下奥地利州所辖的一个县。总面积786.2平方公里，总人口40050，人口密度51人/平方公里（2001年）。行政中心位于格明德。
霍拉布伦县
霍拉布伦县（）是奥地利下奥地利州所辖的一个县。总面积1010.7平方公里，总人口50070，人口密度50人/平方公里（2001年）。行政中心位于霍拉布伦。
霍恩县
霍恩县（德語：）是奥地利下奥地利州所辖的一个县。总面积784.0平方公里，总人口32400，人口密度41人/平方公里（2001年）。行政中心位于霍恩。
克雷姆斯乡村县
克雷姆斯乡村县（德語：）是奥地利下奥地利州所辖的一个县。总面积924.0平方公里，总人口54407，人口密度59人/平方公里（2001年）。行政中心位于多瑙河畔克雷姆斯。
科尔新堡县
科尔新堡县（德語：）是奥地利下奥地利州所辖的一个县。总面积626.5平方公里，总人口72000，人口密度115人/平方公里（2007年）。行政中心位于科尔新堡。
利林费尔德县
利林费尔德县（德語：）是奥地利下奥地利州所辖的一个县。总面积931.6平方公里，总人口27084，人口密度29人/平方公里（2001年）。行政中心位于利林费尔德。
梅尔克县
梅尔克县（德語：）是奥地利下奥地利州所辖的一个县。总面积1013.6平方公里，总人口75287，人口密度74人/平方公里（2001年）。行政中心位于梅尔克。
米斯特尔巴赫县
米斯特尔巴赫县（德語：）是奥地利下奥地利州所辖的一个县。总面积1291.3平方公里，总人口72726，人口密度56人/平方公里（2001年）。行政中心位于米斯特尔巴赫。
默德灵县
默德灵县（德語：）是奥地利下奥地利州所辖的一个县。总面积277.0平方公里，总人口106374，人口密度384人/平方公里（2001年）。行政中心位于默德灵。
诺因基兴县
诺因基兴县（德語：）是奥地利下奥地利州所辖的一个县。总面积1146.4平方公里，总人口85769，人口密度75人/平方公里（2001年）。行政中心位于诺因基兴。
圣珀尔滕乡村县
圣珀尔滕乡村县（德語：）是奥地利下奥地利州所辖的一个县。总面积1121.6平方公里，总人口93309，人口密度83人/平方公里（2001年）。行政中心位于聖帕爾滕。
沙伊布斯县
沙伊布斯县（德語：）是奥地利下奥地利州所辖的一个县。总面积1023.5平方公里，总人口41329，人口密度40人/平方公里（2001年）。行政中心位于沙伊布斯。
图尔恩县
图尔恩县（德語：）是奥地利下奥地利州所辖的一个县。总面积653.0平方公里，总人口64600，人口密度99人/平方公里（2001年）。行政中心位于多瑙河畔图尔恩。
塔亚河畔魏德霍芬县
塔亚河畔魏德霍芬县（德語：）是奥地利下奥地利州所辖的一个县。总面积669.1平方公里，总人口28197，人口密度42人/平方公里（2001年）。行政中心位于塔亚河畔魏德霍芬。
维也纳新城乡村县
维也纳新城乡村县（德語：）是奥地利下奥地利州所辖的一个县。总面积969.7平方公里，总人口71909，人口密度74人/平方公里（2001年）。行政中心位于维也纳新城。
维也纳城郊县
维也纳城郊县（德語：）是奥地利下奥地利州所辖的一个旧县。总面积484.5平方公里，总人口101998，人口密度211人/平方公里（2001年）。行政中心位于克洛斯特新堡。2017年，该县份被撤销，其辖下市镇被划至图尔恩、科尔新堡、圣珀尔滕乡村和莱塔河畔布鲁克四县。
茨韦特尔县
茨韦特尔县（德語：）是奥地利下奥地利州所辖的一个县。总面积1399.8平方公里，总人口45635，人口密度33人/平方公里（2001年）。行政中心位于茨韦特尔。
穆尔河畔布鲁克县
穆尔河畔布鲁克县（德語：）是奥地利施泰尔马克州所辖的一个旧县。总面积1307.0平方公里，总人口64991，人口密度50人/平方公里（2001年）。行政中心位于穆尔河畔布鲁克。2013年1月1日，穆尔河畔布鲁克县与米尔茨楚施拉格县合并为布鲁克-米尔茨楚施拉格县。
德意志兰茨贝格县
德意志兰茨贝格县（德語：）是奥地利施泰爾馬克州所辖的一个县。总面积863.5平方公里，总人口61498，人口密度71人/平方公里（2001年）。行政中心位于德意志兰茨贝格。
费尔德巴赫县
费尔德巴赫县（德語：）是奥地利施泰爾馬克州所辖的一个旧县。总面积727.3平方公里，总人口67200，人口密度92人/平方公里（2001年）。行政中心位于费尔德巴赫。2013年1月1日，费尔德巴赫县与拉德克斯堡县合并为东南施泰尔马克县。
菲尔斯滕费尔德县
菲尔斯滕费尔德县（德語：）是奥地利施泰爾馬克州所辖的一个旧县。总面积263.8平方公里，总人口23001，人口密度87人/平方公里（2001年）。行政中心位于菲尔斯滕费尔德。2013年1月1日，菲尔斯滕费尔德县与哈特贝格县合并为哈特贝格-菲尔斯滕费尔德县。
格拉茨城郊县
格拉茨城郊县（德語：）是奥地利施泰爾馬克州所辖的一个县。总面积1100.7平方公里，总人口136234，人口密度124人/平方公里（2001年）。行政中心位于格拉茨。
哈特贝格县
哈特贝格县（德語：）是奥地利施泰爾馬克州所辖的一个旧县。总面积955.7平方公里，总人口67778，人口密度71人/平方公里（2001年）。行政中心位于哈特貝格。2013年1月1日，哈特贝格县与菲尔斯滕费尔德县合并为哈特贝格-菲尔斯滕费尔德县。