hotchpotch/wikipedia-multilingual-ir-pairs huggingface dataset:
아타리 SIO 설명
카세트를 작동하도록 설정하면 POKEY의 채널 1과 2의 출력이 클록 핀 대신 DATAOUT으로 전송되었다. 두 채널은 테이프에 안전하게 기록될 수 있는 톤을 생성하도록 설정되었는데, 0의 경우 3995Hz는 POKEY 채널 2에, 1의 경우 5326Hz는 채널 1에 설정되었다. 이 모드에서 POKEY가 SERIN에서 비트를 읽을 때, 1은 채널 1이 데이터 핀으로 재생되고, 0은 채널 2가 재생되었다. 이런 방식으로 데이터 바이트는 테이프의 톤으로 변환되었다. 그러나 읽기는 컴퓨터에 A-D 변환기가 없었기 때문에 다른 시스템을 사용했다. 대신, 카세트 데크에는 두 주파수에 맞춰진 두 개의 협대역 필터가 포함되어 있었다. 읽기 중에 이 필터 중 하나의 출력이 테이프에서 비트가 읽힐 때마다 주장되었다. 이들은 디지털 데이터로 호스트 컴퓨터로 다시 전송되었다.
테이프가 헤드 위를 이동하는 속도를 빠르게 하거나 느리게 할 수 있는 늘어짐 및 기타 기계적 문제에 취약했기 때문에 시스템은 비동기 읽기 및 쓰기를 사용했다. 데이터는 레코드당 132바이트 블록으로 기록되었으며, 처음 두 바이트는 비트 패턴 "01010101 01010101"이었다. 블록 사이에 톤이 없는 레코드 간 간격은 운영 체제가 선행 0을 찾아 새 레코드가 시작되는 시점을 알 수 있도록 했다. 그런 다음 포트를 빠르게 읽고 타이밍 비트가 0에서 1로, 그리고 다시 0으로 전환되는 시간을 측정하여 정확한 데이터 속도를 결정했다. 다음 바이트는 128 데이터 바이트의 일반 레코드인지, 짧은 블록인지, 또는 파일 끝인지를 지정하는 제어 바이트였다. 최대 128바이트의 데이터가 이어졌고, 그 다음에는 체크섬 이전의 모든 것을 포함하는 체크섬 바이트가 왔다.
작동은 SIO 포트의 MOTOR 핀에 의해 추가로 제어되었으며, 이 목적에 전념했다. 이 핀이 낮을 때 데크의 모터는 꺼졌다. 이를 통해 사용자는 테이프가 움직이기 시작하지 않고 재생 또는 재생 및 기록을 누를 수 있었다. 컴퓨터에서 적절한 명령이 입력되면 MOTOR가 주장되고 카세트가 회전하기 시작했다.
또 다른 전용 핀은 AUDIOIN으로, POKEY의 D-to-A 변환기와 최종 출력 사이의 사운드 출력 회로에 직접 연결되어 핀의 모든 신호가 POKEY의 사운드(있는 경우)와 혼합되어 텔레비전 스피커로 전송되었다. 이것은 카세트의 왼쪽 사운드 채널에 연결되었고, 오른쪽 채널은 데이터 핀에 연결되었다. 이를 통해 사용자는 왼쪽 채널에 일반 사운드를 녹음한 다음 텔레비전을 통해 재생할 수 있었다. 이는 종종 직접 모터 제어와 결합되어 대화형 언어 학습 테이프 및 유사한 프로그램을 제작하는 데 사용되었다. 일부 소프트웨어 회사에서는 이 채널에 사운드나 음악을 녹음하여 로딩 과정을 더 즐겁게 만들기도 했다.
CO 스트리핑
CO 스트리핑(CO stripping)은 전기화학(electrochemistry)에서 사용하는 한 종류의 전압전류법(voltammetry) 기법으로, 전기 촉매(electrocatalyst) 표면에 미리 흡착(adsorption)된 일산화 탄소(carbon monoxide, ) 단일층(monolayer)을 전기화학적으로 산화하여 표면에서 제거(stripping)하는 방법을 말한다.
대표적인 예로 탄소 지지 백금 촉매(Pt/C electrocatalyst)에서의 CO 스트리핑을 들 수 있으며, 이 경우 CO의 전기산화 피크는 촉매의 구조적·전기화학적 특성에 따라 대략 0.5~0.9 V 범위에서 관찰된다.
CO 스트리핑 작동 원리
CO 스트리핑의 기본 원리는 백금과 같은 특정 금속이 일산화 탄소를 잘 흡착하는 성질에 기반한다. 일반적으로 일산화 탄소는 촉매의 활성점을 막아 활성 저하를 유발하는 촉매 피독(catalyst poisoning)의 원인으로 간주된다.
그러나 CO가 촉매 표면과 강하게 상호작용한다는 점은 역으로 활용될 수 있다. CO 분자는 작고 촉매 표면에 대한 친화도가 커서, 충분한 양의 CO를 주입하면 전기화학적으로 이용 가능한 표면 대부분을 덮는 단일층이 형성된다. 이때 전극에 흡착된 CO를 전기화학적으로 산화하여 제거하면서 발생하는 전하량을 측정하면, 간접적으로 촉매의 표면적 및 전기화학 활성 표면적(electrochemically active surface area, ECSA)을 평가할 수 있다. 또한 CO 스트리핑 곡선의 형태와 피크 위치는 전극 구조, 입자 크기, 표면 상태 등에 대한 정보를 제공한다.
CO 스트리핑 작동 원리
CO 스트리핑 측정은 보통 사이클릭 전압전류법(cyclic voltammetry, CV)을 이용한다. 이는 일정한 주사 속도(scan rate)로 작동 전극의 전위를 증가·감소시키면서 기준 전극에 대한 전류–전압 곡선을 측정하는 기법으로, 표면 흡착에 의해 지배되는 전하 이동 반응이 일어나는 전위 범위에서 여러 개의 전류 피크가 관찰된다. 이 가운데 CO에 해당하는 전류 피크는 촉매 표면에서 CO가 산화·탈착될 때 방출되는 전하에 대응한다.
CO 스트리핑에서 CO의 전기화학적 산화는 산소화된 종(예: ,  등)과의 반응으로 표현할 수 있으며, 전형적인 총괄 반응은 다음과 같다.
여기서 은 금속 촉매 표면을, 는 CO가 흡착된 상태를 나타낸다.
CO 스트리핑 측정 절차
일반적인 CO 스트리핑 측정은 다음과 같은 단계로 진행된다.
CO 스트리핑 응용
CO 스트리핑의 가장 널리 알려진 응용은 전기화학 활성 표면적(ECSA, electrochemically active surface area)의 정량이다. 수소 흡·탈착을 이용한 방법과 비교했을 때, 특히 합금 촉매나 복잡한 표면 상태를 가진 촉매에서는 CO 스트리핑이 보다 신뢰성 있는 표면적 평가 방법으로 보고된다.
CO 탈착 피크에 해당하는 전하()는 CO가 제거되는 전위 구간에서 측정된 전류에서 기준 전류(이중층 전류 등)를 보정해 적분함으로써 구한다. 전하량은 다음과 같이 표현된다.
여기서
전기화학 활성 표면적은 이 전하량을 이상적인 평활 백금 표면에서의 CO 단일층 흡착에 필요한 이론 전하()로 나누어 얻는다. 백금의 경우 보통 으로 가정한다.
고분자 전해질막 연료전지(PEMFC) 등 고체 전해질 기반 전기화학 셀에서 전극은 보통 이온 전도성 이오노머(ionomer) 박막으로 덮인 촉매층으로 구성된다. 이오노머는 이온 전달 경로를 제공하는 동시에, 특정 이온 종의 흡착에 의해 촉매 표면을 부분적으로 피독시켜 반응물 전달을 방해하기도 한다.
CO 스트리핑 응용
CO 스트리핑 측정에서 초기 단계에 관찰되는 전하 변화를 분석하면, 표면에 흡착된 이온 종이 CO에 의해 치환될 때 발생하는 전하(치환 전하, displacement charge)를 통해 이오노머–금속 계면 특성을 추정할 수 있다.
흡착되어 있던 종이 양이온()인지 음이온()인지에 따라 산화 또는 환원 방향의 치환 전류가 측정되며, 반응은 다음과 같이 나타낼 수 있다.
CO 산화 반응이 전자 2개를 수반한다는 점을 이용하면, 치환 전하 와 CO 스트리핑 전하 의 비로 이온 피복도(coverage)를 다음과 같이 정의할 수 있다.
CO 스트리핑 기반 기법은 이오노머 피복 정도와 분포를 정량·정성적으로 평가하는 데도 활용된다.
특히 반응물 공급이 제한된 조건(reactant-limited conditions)에서, 이오노머 박막을 통한 확산 저항은 전극의 활성 면적과 선형적인 관계를 보이며, 이오노머 층을 통과하는 확산 저항이 증가하면 CO 스트리핑으로 측정된 활성 면적은 감소하는 경향이 보고되어 있다.
CO 스트리핑 응용
또한 CO로 촉매 표면의 일부를 인위적으로 피독시킨 상태에서 수소 제한 전류(hydrogen limiting current) 등을 측정하면, 이오노머 배치에 따른 기체 수송 저항 변화를 정량화할 수 있다. 이와 같이 CO 스트리핑과 다른 전기화학 측정을 조합하면, 이오노머 피복과 전극 구조 사이의 상관관계를 도출할 수 있다.
수소를 연료로 사용하는 연료전지나 기타 전기화학 시스템에서는, 수소 생산 과정에서 유입되는 미량의 CO에 의해 촉매가 피독되는 문제가 발생한다. 상업적으로 널리 사용되는 수소는 주로 메탄의 수증기 개질(steam reforming)로 생산되며,
이어지는 수성 가스 전환 반응(water–gas shift reaction)을 통해 CO는 로 산화되고, 수소가 추가로 생성된다.
그러나 불완전한 정제 때문에 연료 중에 ppm 수준의 CO가 잔류할 수 있어, CO에 대한 내성이 높은 촉매 개발이 중요하다. 이때 CO 스트리핑은 촉매 표면에서 CO 산화가 시작되는 기전력(onset potential)을 평가하는 도구로 활용되며, 일반적으로 CO 산화 개시 전위가 낮을수록 CO 내성이 우수한 촉매로 간주된다.
소켓 495
소켓 495(Socket 495), 다른 이름으로 μPGA2는 인텔 펜티엄 III와 셀러론 모바일 프로세서에 사용되는 CPU 소켓이다. 이 소켓은 마이크로소프트의 엑스박스 콘솔에 엑스박스 CPU용으로 사용되었으나, BGA (볼 그리드 배열) 형식이었다. 이것은 펜티엄 II와 초기 셀러론 모바일 프로세서에 사용되었던 소켓 615 (μPGA1)를 대체한다.
소켓 495 기술 사양
이 소켓은 소켓 495 패키지의 모든 프로세서를 장착하도록 설계된 495핀 CPU 소켓이다. 소켓은 1.27mm 피치를 가지며 히트싱크를 지원하도록 설계되었다.
애로우레이크
애로우레이크(Arrow Lake)는 인텔이 설계한 코어 울트라 (시리즈 2) 프로세서의 코드명으로, 2024년 10월 24일에 출시되었다. 이는 인텔이 모놀리식 실리콘에서 분리형 MCM 설계로 전환한 메테오레이크의 후속작이다. 메테오레이크는 모바일 출시에 한정되었지만, 애로우레이크는 소켓형 데스크톱 프로세서와 주류 및 매니아층 모바일 프로세서를 모두 포함한다. 코어 울트라 200H 및 200HX 시리즈 모바일 프로세서는 2025년 초에 출시되었다. 애로우레이크 데스크톱 CPU는 선더볼트 4 및 USB4 지원을 CPU에 통합하여 PCIe 3.0 속도에 제한받지 않고 간단한 리타이머를 사용할 수 있도록 했다. 칩셋은 최대 5개의 통합 USB 3.2 2×2를 동일하게 지원하며, 별도의 보드를 사용하는 경우 선더볼트 5를 지원할 준비가 되어 있다. 통합 GPU는 HDMI 2.1 FRL 48 Gbit/s (메테오레이크에서도 지원) 및 가변 주사율(VRR) 지원을 추가했다. CU-DIMM DDR5 메모리 지원이 추가되었으며 최적의 성능을 위해 필요하다.
애로우레이크 배경
애로우레이크에 대한 첫 공식 언급은 2022년 2월 17일 인텔 투자자 회의에서 있었으며, 애로우레이크가 메테오레이크의 후속작이 될 것이라고 확인되었다. 애로우레이크는 분리형 구조를 사용하며 인텔의 20A 노드 및 외부 노드에서 제조될 것이 확인되었다.
2023년 9월, 인텔 CEO 팻 겔싱어는 인텔 혁신 행사에서 20A 웨이퍼를 선보였으며, 애로우레이크 테스트 다이가 포함되어 애로우레이크 제품이 예정대로 진행 중임을 재확인했다. 2023년 12월 14일, 메테오레이크는 프리미엄 노트북용 9 W 및 15 W 폼 팩터로 출시되었고, 2024년 1월 9일 CES에서 엔트리 레벨 노트북용 15 W 랩터레이크-U 리프레시가 출시되었다.
애로우레이크 배경
또한 CES 2024에서 인텔은 애로우레이크가 2024년 하반기에 데스크톱용으로 출시될 것이라고 밝혔다. 인텔은 애로우레이크가 "AI 가속기가 탑재된 세계 최초의 게이밍 프로세서"가 될 것이라고 주장했지만, AMD의 라이젠 8000G 데스크톱 APU(코드명 "피닉스-G")는 전용 XDNA AI 엔진을 탑재하고 2024년 1월에 먼저 출시되었다. 2024년 5월 20일, 인텔은 애로우레이크가 2024년 4분기 출시를 예정하고 있으며, 몇 주 후 컴퓨텍스에서 업데이트가 있을 것이라고 재확인했다. 2024년 6월 4일, 인텔은 애로우레이크와 루나레이크에 공통으로 사용되는 라이언 코브 P-코어 및 Skymont E-코어 아키텍처에 대한 세부 정보를 공개했다.
애로우레이크-S 데스크톱 프로세서는 2024년 10월 10일에 발표되었으며, 10월 24일에 출시되었다.
애로우레이크 아키텍처
애로우레이크는 28W 모바일 폼 팩터부터 125 W 매니아층 데스크톱 부문까지 확장 가능하도록 설계된 양방향 X86 아키텍처이다. 애로우레이크의 아키텍처 구조는 메테오레이크의 직접적인 요소를 많이 유지한다. 이는 TSMC의 다양한 노드에서 제조된 분리형 MCM 설계이다. 애로우레이크는 메테오레이크의 동일한 SoC 및 I/O 확장 타일을 재사용하면서 새로운 컴퓨트 타일과 데스크톱용으로 더 작은 그래픽 타일을 추가했다.
애로우레이크 아키텍처
이전 세대 메테오레이크는 컴퓨트 타일에 인텔 4 공정을 사용했으며, 애로우레이크는 원래 인텔의 20A 노드로 전환할 계획이었다. 2024년 9월, 인텔은 18A 개발에 집중하기 위해 20A 노드 취소를 발표했다. 인텔의 20A 노드는 인텔이 RibbonFET이라고 부르는 GAA(gate-all-around) 트랜지스터를 도입하고, 이 트랜지스터는 인텔이 PowerVia라고 부르는 후면 전력 공급을 받을 예정이었다. RibbonFET은 2011년 FinFET 도입 이후 인텔의 첫 번째 새로운 트랜지스터 설계이다. 애로우레이크의 컴퓨트 타일은 20A 대신 TSMC의 N3B 노드에서 제조된다. 이전 세대 메테오레이크와 유사하게, 애로우레이크의 컴퓨트 타일은 새로운 라이언 코브 P-코어와 새로운 스카이몬트 E-코어를 모두 도입한다. 애로우레이크의 라이언 코브 및 스카이몬트 코어 아키텍처는 루나레이크와도 공유된다.
애로우레이크 아키텍처
라이언 코브 P-코어는 더 넓은 디코더 및 디스패치 엔진, 더 많은 ALU 정수, 더 큰 L2 캐시, 그리고 재설계된 캐시 계층을 특징으로 한다. 인텔은 애로우레이크의 라이언 코어 코어가 IPC(클럭당 명령어 처리 횟수) 성능에서 9% 향상되었다고 주장한다. 애로우레이크의 라이언 코브는 루나레이크의 라이언 코브 구현에서 2.5 MB였던 L2 캐시가 3 MB로 증가했다. 라이언 코브의 L2 캐시는 이전 세대 랩터 코브 코어의 2 MB L2 캐시보다 50% 더 크다. 라이언 코브는 사이클당 32바이트의 L2 대역폭을 가진다. 라이언 코브 P-코어는 AVX-512 명령어 지원을 포함하지만, 이기종 아키텍처로 인해 애로우레이크 프로세서에서는 AVX-512가 비활성화되었다. 스카이몬트 E-코어는 AVX-512 명령어를 지원하지 않으므로, 두 코어 유형이 동일한 기능을 가지도록 AVX-512가 비활성화된다.
애로우레이크 아키텍처
애로우레이크-S 데스크톱 프로세서의 라이언 코브 P-코어 클럭 속도는 퇴보했다. 코어 울트라 9 285K의 최대 클럭 속도는 5.7 GHz인 반면, 랩터레이크 코어 i9-14900KS는 6.2 GHz로 더 높다. 라이언 코브에 도입된 주요 기능 중 하나는 사이클당 3개의 곱셈을 수행할 수 있는 기능이다(물론 독립적인 경우).
애로우레이크 아키텍처
애로우레이크의 라이언 코브 P-코어에서는 동시 멀티스레딩 (SMT)이 제거되었다. SMT는 2002년 11월 노스우드 기반 펜티엄 4와 함께 인텔 데스크톱 프로세서에 처음 도입되었다. 애로우레이크에서 SMT가 제거된 것은 이후로 X86-64 인텔 성능 지향 코어 아키텍처에서 SMT가 단순히 일부 하위 셀러론 및 펜티엄 SKU에서 비활성화된 것이 아니라 완전히 제거된 두 번째 사례이다. SMT, 또는 인텔의 마케팅 용어인 하이퍼스레딩,은 두 개의 스레드를 가진 단일 물리적 CPU 코어가 두 가지 작업을 동시에 실행할 수 있도록 한다. 2000년대 초반 SMT는 다이 공간을 너무 많이 사용하지 않으면서 듀얼 및 쿼드 코어 CPU에 더 많은 처리 스레드를 추가하는 방법이었다. SMT 제거는 물리적 코어 다이 면적을 줄일 수 있게 한다. 더 많은 물리적 코어로 처리 스레드 수를 늘리면 코어당 두 개의 스레드를 제공하는 SMT 제거를 보완할 수 있다. 애플 M 시리즈 SoC와 같은 많은 ARM 기반 프로세서는 프로세서 파이프라인이 짧은 프로세서에서는 SMT의 이점이 적고, 이를 포함하면 물리적 코어 면적이 증가하기 때문에 SMT를 사용하지 않는다. 인텔이 사용하는 것과 같이 더 긴 프로세서 파이프라인을 사용하면 워크로드에서 CPU 코어에 유용한 데이터를 계속 공급하기가 더 어렵다. 파이프라인이 긴 코어는 높은 클럭 속도를 지원할 수 있지만 클럭당 명령어 처리 횟수(IPC)는 더 적다.
애로우레이크 아키텍처
스카이몬트 E-코어는 향상된 분기 예측 및 명령어 페치, 128비트 부동소수점 및 SIMD 벡터 데이터 유형에 대한 처리량 증가, 그리고 L2 캐시 대역폭이 두 배로 증가하는 데 중점을 둔다. 인텔은 그레이스몬트와 비교하여 멀티스레드 정수 워크로드에서 32%, 멀티스레드 부동소수점에서 55%의 IPC 향상을 주장한다.
P-코어와 E-코어의 물리적 레이아웃은 애로우레이크에서 변경되어, 두 개의 P-코어 사이에 4개의 E-코어 클러스터가 배치되었다. 대조적으로 앨더레이크, 랩터레이크 및 메테오레이크는 모든 P-코어를 한 그룹으로, 모든 E-코어를 다른 그룹으로 배치하여 P-코어와 E-코어 간에 명령어 또는 데이터를 이동할 때 코어 간 지연 시간을 줄였다. 이전 접근 방식에서는 두 코어 유형 간의 링 버스를 따라 데이터가 더 긴 거리를 이동해야 했다.
애로우레이크 아키텍처
애로우레이크의 그래픽 타일은 메테오레이크에서 아키텍처적으로 크게 변하지 않았다. 메테오레이크와 마찬가지로 애로우레이크의 그래픽 타일은 TSMC의 N5P 노드에서 제조된다. 애로우레이크-S 데스크톱 프로세서는 알케미스트 그래픽 아키텍처를 기반으로 하는 4개의 Xe-LPG 코어를 특징으로 한다. 그러나 애로우레이크 모바일 프로세서는 최대 8개의 약간 수정된 Xe-LPG+ (Gen12.74) 코어를 특징으로 하며, 이는 Dot Product Accumulate Systolic (DPAS) 명령어 지원을 추가한다. DPAS 명령어는 개별 아크 그래픽용 Xe-HPG 코어에 포함되었지만, 저전력 Xe-LPG 변형에서는 비활성화되었다. DPAS 명령어는 FP16, BF16 및 INT4 데이터 유형을 곱할 수 있도록 하여 GPU가 사이클당 더 많은 작업을 수행할 수 있도록 한다.
애로우레이크는 메테오레이크의 동일한 SoC 타일 설계를 재사용하며, TSMC의 N6 노드에서 제조된다. 애로우레이크-S 데스크톱 프로세서에 사용된 SoC 타일은 원래 데스크톱용으로 취소된 메테오레이크-S 프로세서용으로 설계되었다. 여기에는 저전력 E-코어가 포함되어 있지 않다. 애로우레이크의 모바일 변형은 두 개의 크레스트몬트 저전력 E-코어를 포함하는 메테오레이크의 SoC 타일을 재사용하는데, 이들은 CPU 컴퓨트 타일의 스카이몬트 E-코어와는 다르다. 크레스트몬트 저전력 E-코어는 CPU 타일의 스카이몬트 E-코어처럼 L3 캐시를 가지고 있지 않다.
애로우레이크는 메테오레이크에 탑재된 것과 동일한 신경망 처리 장치(NPU)를 사용하며, 루나레이크에 탑재된 45 TOPS NPU 4가 아닌 13 TOPS의 INT8을 제공한다. 비교를 위해 라이젠 8000G 데스크톱 APU는 16 TOPS의 XDNA 기반 NPU를 탑재하고 있다. 인텔은 NPU, CPU, 통합 GPU를 합쳐 코어 울트라 200S CPU가 총 36 TOPS를 달성한다고 광고한다. 반면 AMD의 라이젠 8000G 데스크톱 APU는 이론적으로 39 TOPS의 AI 성능을 제공할 수 있다.
애로우레이크는 DDR5 메모리만을 지원하고 DDR4 지원이 제거된 인텔의 첫 데스크톱 아키텍처이다. 앨더레이크와 랩터레이크는 DDR4와 DDR5 메모리를 모두 지원했다. 애로우레이크-S 데스크톱 프로세서는 랩터레이크와 동일한 DDR5-5600 UDIMM 속도를 지원하지만, 애로우레이크는 Clock Unbuffered DIMM (CUDIMM) 및 Clock Small Outline DIMM (CSODIMM) 메모리 지원을 추가했다. CUDIMM은 기존의 언버퍼드 DIMM에 클럭 드라이버를 추가하여 높은 메모리 속도에서 더 나은 안정성을 위해 DIMM 내부에서 클럭 신호를 재생성할 수 있다. CUDIMM과 마더보드 지원을 통해 애로우레이크는 오버클럭된 DDR5-10000을 실행할 수 있다. 2024년 6월 컴퓨텍스에서 애즈락은 LGA 1851 소켓 마더보드에 CAMM2 메모리 슬롯을 선보였다.
애로우레이크 애로우레이크 프로세서 목록
통합 GPU의 각 Xe 코어는 16개의 벡터 엔진(VE)과 1개의 레이 트레이싱 유닛을 포함한다.
밑줄이 그어진 CPU는 Q870(기업용) 및 W880(엔트리 레벨 워크스테이션) 칩셋에서 인텔 vPro를 지원하며, W880 칩셋에서만 ECC 메모리를 지원한다.
애로우레이크-U는 인텔 3 노드에서 제조된 새로워진 메테오레이크 실리콘을 사용한다.
밑줄이 그어진 CPU는 인텔 vPro를 지원한다.
밑줄이 그어진 CPU는 인텔 vPro 및 WM880 칩셋을 통한 ECC 메모리를 지원하며, 모바일 워크스테이션용으로 고안되었다.
밑줄이 그어진 CPU는 인텔 vPro와 WM880 칩셋을 통한 ECC 메모리를 지원하며, 모바일 워크스테이션용으로 고안되었다.
애로우레이크 평가
애로우레이크-S 데스크톱 프로세서는 출시 초기에 세대별 성능 향상이 없거나 일부 경우 성능이 저하되는 문제로 인해 엇갈린 평가를 받았다. 탐스 하드웨어의 폴 앨콘(Paul Alcorn)은 코어 울트라 9 285K에 대해 별 3개(5개 만점)를 주었다. 앨콘은 게임에서 "이전 세대 제품에 비해 뒤처지는" 문제로 인해 "경쟁 프로세서보다 코어 울트라 9 285K를 추천하기 어렵다"고 결론지었다. 평균적으로 285K는 AMD의 젠 5 기반 라이젠 7 9700X에 뒤처졌으며, 코어 울트라 5 245K는 젠 3 기반 라이젠 7 5700X3D에 비해 성능이 낮았다.
애로우레이크 평가
테크스팟(TechSpot)의 스티븐 월튼(Stephen Walton)은 별 3개 평가에서 285K의 게임 성능이 부족하다고 지적했다. 특히 사이버펑크 2077: 팬텀 리버티에서 14900K보다 20% 뒤처졌고, 플래그 테일: 레퀴엠에서는 14900K보다 17% 낮은 성능을 보였다. 히트맨 3와 같은 일부 게임에서는 14900K보다 2% 느린 수준으로, 월튼은 이를 "14700K와 유사한 성능"이라고 언급했다. 생산성 측면에서 테크스팟은 285K가 어도비 프리미어 프로 2024에서 14700K 및 14900K보다 약하며, 포토샵 2025에서는 12600K에 미치지 못하는 성능을 보였다. 애로우레이크의 또 다른 문제는 비슷한 성능을 가진 14900K의 실제 판매 가격보다 높은 가격이었다. 이와 더불어 새로운 LGA 1851 소켓으로 인해 새 마더보드가 필요하다는 점도 문제로 지적되었다.
애로우레이크 평가
애로우레이크는 랩터레이크에 비해 전력 효율성 개선 측면에서 호평을 받았다. 테크스팟은 게임에서 애로우레이크의 전력 소비가 "14900K보다 훨씬 개선되었지만", "라이젠 프로세서와 비교하면 여전히 부족하다"고 언급했다. PCWorld는 핸드브레이크 AV1 인코딩 시 전력 소비가 17%(65와트) 감소하고, 시네벤치 2024 단일 코어 벤치마크에서는 16%(22와트) 감소했다고 밝혔다. 애로우레이크의 스카이몬트 E-코어는 PC 게이머의 닉 에번슨(Nick Evanson)으로부터 칭찬을 받았다. 에번슨은 사이버펑크 2077 및 발더스 게이트 3와 같은 최신 멀티스레드 게임이 P-코어와 함께 E-코어를 활용하여 성능을 향상시킬 수 있으며, 더 강력한 P-코어가 제공하는 8개의 스레드에만 제한되지 않는다는 것을 발견했다. 게임이 E-코어에 점차 더 의존하게 된 것은 P-코어에서 SMT가 제거되어 랩터레이크에 비해 P-코어 스레드가 8개 줄었기 때문일 수 있다.
미국과 일본에서 코어 울트라 9 285K는 주요 소매점에서 매진되었지만, 출시 당시 매니아층으로 인해 소매점 공급이 제한적이었다는 보고가 있었다.
2024년 11월, 인텔의 클라이언트 AI 및 기술 마케팅 부사장 겸 총괄 책임자인 로버트 핼록(Robert Hallock)은 애로우레이크 출시가 "계획대로 진행되지 않았다"고 인정했으며, 게임 성능 저하가 리뷰에서 관찰되었다고 언급했다. 핼록은 애로우레이크 프로세서가 운영체제 및 BIOS 수준에서 "일련의 문제"를 겪고 있다고 주장했다. 핼록에 따르면 서드파티 리뷰는 인텔 자체 내부 테스트를 반영하지 않았다. 한 리뷰어는 애로우레이크의 메모리 지연 시간이 최대 180 ns로, 예상 메모리 지연 시간인 70~80 ns의 두 배 이상이라고 기록했다. 핼록은 2024년 12월 초까지 애로우레이크에 대한 업데이트와 수정 사항이 나올 것이라고 약속했다. 인텔은 이어서 좋지 않은 게임 성능에 대한 보고서를 발표했다.
소켓 P
인텔 소켓 P(Socket P, mPGA478MN)는 코어 마이크로아키텍처 칩(예: 코어 2 듀오)의 모바일 CPU 소켓 대체품이다. 2007년 5월 9일, 메롬 및 펜린 프로세서와 함께 산타로사 플랫폼의 일부로 출시되었다.
소켓 P 기술 사양
소켓 P에 설치되는 CPU의 프론트 사이드 버스(FSB)는 400, 533, 667, 800 또는 1066 MT/s로 실행될 수 있다. 승수를 조정하여 CPU 주파수를 조절하여 전력을 절약할 수 있으며, 모든 소켓 P CPU는 Celeron을 제외하고 EIST를 지원하지 않는다. 소켓 P는 478핀을 가지고 있지만, 소켓 M 또는 소켓 478과는 전기적으로 핀 호환되지 않는다. 소켓 P는 478핀 마이크로 FCPGA 또는 μFCPGA-478로도 알려져 있다. 플라스틱 그리드에는 mPGA478MN이 인쇄되어 있다.
소켓 G1
소켓 G1(Socket G1)은 rPGA 988A로도 알려져 있으며, 2009년 인텔이 1세대 인텔 코어 프로세서의 모바일 버전을 위해 선보인 CPU 소켓이다. 소켓 P의 후속작이자 LGA 1156 및 LGA 1366의 모바일 버전이다.
소켓 G1 역사
소켓 G1 플랫폼용 첫 CPU는 2009년 9월 23일 i7-720QM, 820QM, 920XM 형태로 출시되었다. 이들 CPU는 데스크톱 네할렘 아키텍처와 동일한 45 nm 제조 공정을 유지한 클락스필드 코어를 사용한다. 2010년 1월 4일, 32 nm 아란데일 코어를 사용하고 웨스트미어 아키텍처를 기반으로 하는 코어 i3, i5, i7 프로세서로 라인업이 확장되었다. 2010년 3월 28일, 저가형 아란데일 기반 CPU가 펜티엄 P6x00 시리즈 및 셀러론 P4x00 시리즈로 출시되었다. 추가적인 클락스필드 기반 프로세서는 2010년 6월 21일 i7-740QM, 840QM, 940XM으로 출시되었다. 쿼드 코어 i7 CPU를 제외한 모든 소켓 G1 프로세서에는 인텔 HD 그래픽스 아이언레이크 코어가 CPU 기판에 패키징되어 있다.
소켓 G1 지원 프로세서
인텔 코어 i7 쿼드 코어
i7-720QM, i7-740QM, i7-820QM, i7-840QM, i7-920XM, i7-940XM
인텔 코어 i7 듀얼 코어
i7-620M, i7-640M
인텔 코어 i5 듀얼 코어
i5-430M, i5-450M, i5-460M, i5-480M, i5-520M, i5-540M, i5-560M, i5-580M
인텔 코어 i3 듀얼 코어
i3-330M, i3-350M, i3-370M, i3-380M, i3-390M
인텔 펜티엄
P6000, P6100, P6200, P6300
인텔 셀러론
P4500, P4600
소켓 FS1
소켓 FS1(Socket FS1)은 코드명 Llano, Trinity 및 Richland (소켓 FS1r2)의 AMD APU 프로세서를 사용하는 노트북용이다.
"Llano" 브랜드 제품은 K10과 시더 (VLIW5), UVD 3 비디오 가속, 그리고 AMD 아이피니티 기반의 최대 3개 디스플레이포트 모니터를 지원하는 다중 모니터를 결합한다.
"Trinity" 및 "Richland" 브랜드 제품은 파일드라이버와 노던 아일랜드 (VLIW4), UVD 3 및 VCE 1 비디오 가속, 그리고 AMD 아이피니티 기반의 최대 4개 디스플레이포트 모니터를 지원하는 다중 모니터를 결합한다.
AMD 데스크톱 CPU는 722핀 패키지 소켓 AM1 (FS1b)로 제공되지만, 이 데스크톱 CPU가 소켓 FS1과 호환되는지 또는 그 반대인지는 불분명하다.
이것은 AMD 모바일 프로세서의 마지막 핀 그리드 배열 소켓이다. 파일드라이버 이후의 마이크로아키텍처를 사용하는 모든 모바일 프로세서는 독점적으로 BGA 패키징으로 제공된다. 예를 들어, 스팀롤러 기반 모바일 프로세서는 μBGA 소켓인 소켓 FP3 소켓을 사용한다. 인텔 또한 브로드웰 마이크로아키텍처부터 동일한 방식을 채택했다.
소켓 G3
소켓 G3(Socket G3)는 다음 뜻이 있다.
인텔 소켓 G3
소켓 G3(Socket G3)는 rPGA 946B/947 또는 FCPGA 946으로도 알려져 있으며, 인텔 마이크로프로세서용 CPU 소켓으로 하스웰 기반 모바일 CPU를 지원한다. 호환되는 SKU는 모델 번호에 'M' 접미사가 붙는다.
소켓 G3는 rPGA 988B로도 알려진 소켓 G2를 대체하도록 설계되었다. 소켓 G3는 프로세서의 핀 그리드 배열(PGA) 946개 또는 947개의 핀과 접촉하기 위한 구멍을 가지고 있다.
링크스 포인트는 소켓 G3와 관련된 플랫폼 컨트롤러 허브(PCH)이다.
소켓 rPGA 947은 핀 구멍이 하나 더 있다는 점을 제외하고는 소켓 G3와 동일하다. 이는 인텔 모바일 프로세서의 마지막 핀 그리드 배열 소켓으로, 하스웰 이후의 마이크로아키텍처를 사용하는 모든 모바일 프로세서는 BGA 패키징으로만 제공된다. AMD 또한 스팀롤러 마이크로아키텍처부터 동일한 방식을 채택했다.
AMD 소켓 G3
소켓 G3(Socket G3)는 원래 코드명 피라냐 서버 플랫폼의 일부로, 2009년 출시 예정이었던 듀얼 프로세서(2P) 이상 서버 플랫폼용 AMD 옵테론 프로세서에 사용될 소켓 F 및 소켓 F+의 중간 후속 소켓으로 예정되어 있었다. 소켓 G3는 G3MX 칩이 마더보드에 장착되어 단일 마이크로프로세서에 많은 양의 메모리를 연결하는 소켓 G3 메모리 확장기 (Socket G3MX)와 함께 사용될 예정이었다.
AMD는 이전에 계획했던 8코어 MCM 칩인 몬트리올의 등장과 함께 소켓 G3를 출시할 계획이었다. 2008년 1분기 이후, 45nm K10.5 설계를 기반으로 한 8코어 MCM 서버 칩에 대한 계획은 폐기되었고, 대신 6코어 완전 통합형 MPU 설계인 코드명 이스탄불이 채택되었다. 이스탄불은 엔비디아, 브로드컴 및 2009년 AMD에서 도입될 피오라노에서 생산되는 기존 소켓 F/F+ 플랫폼을 사용할 예정이었다.
그러나 소켓 G3는 2008년 3월에 공식적으로 단종되었다. 소켓 F의 후속 소켓은 LGA 1974핀 소켓 G34이다.
한국요가연합회
사단법인 한국요가연합회(영어: Korea Yoga Association, 약칭: 한국요가연합회)는 대한민국의 요가 관련 비영리 사단법인이다. 1990년대 초 요가 수행자들의 모임에서 출발해 2004년에 사단법인으로 설립되었다. 연합회는 요가 지도자 양성, 교육 과정 운영, 자격 검정 및 보급 사업, 요가 교재 및 간행물 발간 등을 통해 요가 교육과 관련한 조직적 활동을 수행하고 있다.
한국요가연합회 설립 배경
(사) 한국요가연합회는 1990년대 초 요가 수행자들의 자발적인 교류 모임에서 출발하였다. 요가의 철학과 실천을 체계적으로 전파하기 위한 필요성이 제기되면서 2004년에 비영리 사단법인으로 설립되었으며, 이후 전국 각지의 요가 지도자 및 교육 기관이 참여하는 조직으로 확대되었다.
한국요가연합회 자격 제도
(사) 한국요가연합회는 요가 지도자 양성을 위해 3급, 2급, 1급의 단계별 자격 제도를 운영한다. 정기적으로 연 4회의 자격 검정시험을 실시하여 지도자의 실기 및 이론 능력을 평가하며, 자격 취득 이후에도 보수교육과 심화교육을 통해 자격 유지와 전문성 향상을 지원한다. 이 밖에도 명상지도자, 비니요가지도자, 시니어요가지도자, 어린이·청소년요가지도자, 임산부·베이비요가지도자, 플라잉요가지도자, 필라테스 3STEP(매트·소도구·대기구), KYF 싱잉볼 힐러, KYF 아로망요가지도자 등의 특수 자격 과정을 운영하고 있다.
한국요가연합회 회장
제10대(2025~2027) 회장은 김성홍이다. 그는 1980년대 초부터 요가 활동을 해 왔으며, 설립 초기부터 연합회에서 실무를 담당해 온 인물이다. 연합회 인사말에서 김성홍은 연합회의 주요 가치를 “수행과 교육 중심”으로 제시하고, 회원 간의 교류와 요가 교육의 학문적·사회적 위상 제고를 목표로 밝히고 있다.
한국요가연합회 조직 및 구성
(사) 한국요가연합회는 회장을 중심으로 한 이사회와 산하 분과위원회로 구성되며, 전국 13개 권역 조직을 두고 있다. 정회원은 교육 및 자격 과정 참여를 통해 가입하며, 각 지역에서 요가 지도 및 교육 활동을 수행한다.
소켓 sTRX4
소켓 sTRX4(Socket sTRX4)는 소켓 SP3r3로도 알려져 있으며, AMD가 젠 2 기반의 3세대 라이젠 스레드리퍼 데스크톱 프로세서를 지원하기 위해 설계한 랜드 그리드 배열(LGA) CPU 소켓이다. 2019년 11월 25일에 하이엔드 데스크톱 및 워크스테이션 플랫폼용으로 출시되었다.
소켓 sTRX4는 1세대 및 2세대 라이젠 스레드리퍼 제품에 사용된 소켓 TR4의 직접적인 후속작이다. 물리적으로는 TR4와 AMD의 서버 소켓 SP3 모두와 동일하지만, 전기적으로는 호환되지 않는다.
소켓 sTRX4
소켓 SP3는 칩셋을 필요로 하지 않고 시스템 온 칩 설계를 활용하지만, 소켓 sTRX4와 그 전신은 향상된 연결성과 기능을 제공하기 위해 칩셋을 필요로 한다. 소켓 sTRX4를 위해 TRX40 칩셋이 개발되었으며, 이는 총 88개의 PCIe 4.0 레인을 제공한다. 이는 이전 플랫폼의 66개 PCIe 3.0 레인보다 증가한 수치이다. 또한, 내장된 고선명 오디오 인터페이스가 더 이상 없으며, 대신 마더보드 제조사들은 오디오 기능을 제공하기 위해 별도의 온보드 오디오 컨트롤러를 포함하고 있다. AMD는 소켓 sTRX4에 대한 장기 지원을 약속했다. 그럼에도 불구하고 AMD는 일반 라이젠 스레드리퍼 라인업(sTRX4를 사용한 유일한 제품)을 중단하고 소켓 sWRX8에서 스레드리퍼 프로 CPU만 생산하기 전에 단 한 세대의 CPU만을 제공했다.
LGA 4189
LGA 4189는 인텔 마이크로프로세서 호환 소켓으로, 쿠퍼레이크 및 아이스레이크-SP 마이크로프로세서에 사용된다.
서로 호환되지 않는 두 가지 버전이 존재한다: 시더 아일랜드 플랫폼과 쿠퍼레이크를 위한 소켓 P5, 휘틀리 플랫폼과 아이스레이크-SP를 위한 소켓 P4.
소켓 sWRX8
소켓 sWRX8(Socket sWRX8)은 소켓 SP3r4라고도 불리며, AMD가 젠 2 및 젠 3 플랫폼을 기반으로 하는 라이젠 스레드리퍼 프로 3000 및 5000 시리즈 워크스테이션 프로세서를 지원하기 위해 설계한 랜드 그리드 배열(LGA) CPU 소켓이다. 이 소켓은 2020년 7월에 처음으로 OEM 전용으로 출시되었으며, 이후 2021년 3월에 소매 시장에 출시되었다.
소켓 sWRX8은 이전 소켓을 계승하지 않으며, 대신 소켓 sTRX4와 함께 전문가용 워크스테이션 컴퓨터용 소켓으로 자리 잡았고, sTRX4는 소비자용 하이엔드 데스크톱(HEDT) 컴퓨터용이다. sWRX8은 옥타 채널 DDR4 메모리와 CPU에서 128개의 PCIe 4.0 레인을 지원하는 반면, sTRX4는 쿼드 채널 DDR4와 64개의 PCIe 4.0 레인만 지원한다. 또한 sTRX4와 달리 RDIMM, LRDIMM 및 3DS RDIMM 메모리 유형을 지원하여 최대 2TB의 RAM을 설치할 수 있다(sTRX4의 최대 256GB와 비교).
소켓 sWRX8
이것은 물리적으로 sTRX4 및 AMD의 서버 소켓 SP3와 동일하지만, 전기적으로는 호환되지 않는다.
소켓 SP3는 칩셋이 필요하지 않고, 대신 시스템 온 칩 설계를 활용하는 반면, 소켓 sWRX8은 향상된 연결성과 기능을 제공하기 위해 칩셋을 필요로 한다. 소켓 sWRX8용으로는 WRX80 칩셋이 개발되었으며, 이 칩셋은 CPU와 함께 총 152개의 PCIe 4.0 레인을 제공한다. 또한 TRX40 칩셋과 마찬가지로 내장된 고선명 오디오 인터페이스가 없으며, 대신 마더보드 제조사는 오디오 기능을 제공하기 위해 별도의 오디오 컨트롤러를 온보드에 포함하고 있다.
LGA 4677
LGA 4677(소켓 E)는 인텔이 설계한 제로 삽입력 플립칩 랜드 그리드 배열(LGA) CPU 소켓으로, 2023년 1월에 출시된 사파이어 래피즈 서버 및 워크스테이션 프로세서와 호환된다.
인텔 울트라 패스 인터커넥트
인텔 울트라 패스 인터커넥트(Intel Ultra Path Interconnect, UPI)는 인텔이 개발한 확장 가능한 마이크로프로세서 상호 연결 방식으로, 2017년부터 제온 Skylake-SP 플랫폼에서 인텔 퀵패스 인터커넥트 (QPI)를 대체했다.
인텔 울트라 패스 인터커넥트 상호 연결
UPI는 공유 주소 공간을 갖는 확장 가능한 다중 프로세서 시스템을 위한 저지연 일관적인 상호 연결이다. 디렉터리 기반 홈 스누프 일관성 프로토콜을 사용한다. UPI 버스의 데이터는 양방향으로 동시에 전송될 수 있다. UPI 2.0 링크의 전송 속도는 24 GT/s (링크당 방향당 48 GB/s)에 도달한다. 지원하는 프로세서는 일반적으로 두 개 또는 세 개의 UPI 링크를 가지고 있다.
QPI와 비교하여 새로운 저전력 상태로 전력 효율성을 향상시키고, 새로운 패키지 형식으로 전송 효율성을 향상시키며, 리소스 사전 할당을 필요로 하지 않는 프로토콜 계층으로 확장성을 향상시킨다.
인텔 울트라 패스 인터커넥트 상호 연결
UPI는 이전 QPI 프로세서가 여러 스누프 모드(스누프 없음, 조기 스누프, 홈 스누프, 디렉터리)를 지원했던 것과 달리 디렉터리 기반 일관성만 지원한다.
결합된 캐싱 및 홈 에이전트(CHA)는 여러 프로세서 간의 일관성 해결과 프로세서 코어 및 로컬 및 원격 에이전트의 스누프 요청을 처리한다. 별도의 물리적 CHA는 각 프로세서 코어 및 최종 레벨 캐시 (LLC) 뱅크 내에 배치되어 코어 수, 메모리 컨트롤러 또는 하위-NUMA 클러스터링 모드에 따라 확장성을 향상시킨다. 주소 공간은 다른 CHA에 걸쳐 인터리브되며, 이는 단일 논리적 에이전트처럼 작동한다.
UPI
UPI는 다음 뜻이 있다.
UPI(United Press International): 미국의 통신사
인텔 울트라 패스 인터커넥트(Intel Ultra Path Interconnect)
유니온페이(UnionPay)
유니버설 픽처스 인터내셔널(Universal Pictures International)
LGA 4710
LGA 4710은 인텔이 설계한 ZIF 플립 칩 랜드 그리드 배열 (LGA) 소켓으로, 고도로 다중 스레드화된 클라우드 워크로드용으로 설계된 E-코어 전용 제온 프로세서 라인인 시에라 포레스트에서 사용된다. 이 소켓은 또한 곧 출시될 주류 서버 프로세서 라인인 그래나이트 래피즈도 지원할 것으로 예상된다.
LGA 4710의 첫 번째 사진은 2023년 12월 Yuuki_Ans가 트위터에 게시했다.
LGA 4710은 인텔의 더 큰 LGA 7529 소켓의 대응 제품으로, 이 역시 시에라 포레스트 CPU를 지원한다. LGA 4710 플랫폼은 TDP가 더 낮고 DDR5 메모리 채널 8개만 지원하는 반면, LGA 7529는 12개의 DDR5 메모리 채널을 지원한다.
2024년 6월 4일, 인텔은 LGA 4710 소켓을 사용하는 시에라 포레스트 SP 프로세서 라인을 출시했다. 시에라 포레스트 AP 프로세서 라인은 더 크고 유능한 LGA 7529 플랫폼을 사용한다.
인텔의 그래나이트 래피즈 서버 CPU 라인은 2024년 3분기에 출시될 예정이며, 이 역시 LGA 4710 및 LGA 7529 소켓을 모두 활용할 것이다.
LGA 1851
LGA 1851 (코드명 소켓 V1)은 2024년 10월 24일에 출시된 메테오레이크-PS 및 애로우레이크-S 데스크톱 프로세서를 위해 인텔이 설계한 랜드 그리드 배열 CPU 소켓이다.
접점 수는 1700개(LGA 1700의 경우)에서 1851개로 늘었다. LGA 1700과 동일한 크기와 쿨러 장착 구멍 간격을 사용하여 CPU 쿨러 호환성을 유지한다.
LGA 1851은 20개의 PCIe 5.0 레인(확장 카드용 x16, 스토리지용 x4)과 스토리지용 추가 4개의 PCIe 4.0 레인을 제공한다. 확장 카드에 사용 가능한 PCIe 레인은 LGA 1700의 경우 두 개의 장치가 아닌 세 개의 장치(x8, x4, x4)로 분기될 수 있다. AMD의 AM5 소켓과 유사하게, LGA 1851은 DDR5 SDRAM만 사용하며 DDR4 지원을 중단한다. 이는 이전 버전(LGA 1700)과 달리 10년 만에 주류 DDR4 시대가 막을 내리는 것을 의미한다.
LGA 7529
LGA 7529는 인텔이 설계한 제로 인서션 포스 플립칩 랜드 그리드 배열(LGA) 소켓으로, 대규모 다중 스레드 클라우드 워크로드용으로 설계된 E-코어 제온 프로세서의 시에라 포레스트 라인과 주류 용도로 설계된 P-코어 제온 마이크로프로세서의 그래니트 래피즈 라인을 지원한다.
이 소켓은 그래니트 래피즈의 주류 후속 제품인 다이아몬드 래피즈도 지원할 것으로 예상된다. 인텔 버치 스트림 플랫폼의 첫 사진은 2023년 1월 31일 Yuuki_Ans에 의해 게시되었다. 이 사진들은 듀얼 LGA 7529 소켓 엔지니어링 샘플 메인보드를 보여주었다. 버치 스트림 플랫폼은 소켓당 12채널의 DDR5 메모리를 지원하여 듀얼 소켓 시스템에서는 총 24채널의 DDR5 메모리를 지원할 것으로 예상된다.
인텔은 2024년 9월 24일 그래니트 래피즈 CPU 라인업 출시와 함께 LGA 7529 소켓을 사용하는 첫 프로세서를 출시했다. 이 제품 라인은 두 가지 CPU 등급을 가지고 있다. 하나는 12채널 LGA 7529 소켓을 사용하는 제온 6900P 시리즈이고, 다른 하나는 더 작은 8채널 LGA 4710 소켓을 사용하는 제온 6700P 시리즈이다.
PAC418
소켓 PAC418은 인텔 아이테니엄 프로세서를 컴퓨터의 나머지 부분(일반적으로 마더보드를 통해)에 연결하도록 설계된 418핀 마이크로프로세서 소켓이다. 전기적 인터페이스와 물리적 지원을 모두 제공한다. 이 소켓은 마이크로프로세서 모듈을 지원하도록 설계되었다.
PAC418 기술 사양
소켓 PAC418은 2001년 인텔의 1세대 아이테니엄과 함께 도입되었다. 최대 133MHz의 더블 펌프 버스 속도를 지원했다.
소켓 PAC418 프로세서는 800MHz의 속도에 도달한다.
저삽입력
저삽입력(低揷入力, low insertion force, LIF)은 패키지를 삽입하거나 제거하는 데 필요한 힘이 낮도록 설계된 집적 회로 소켓에 사용되는 기술이다.
초기에 LIF 커넥터는 장비의 프로그래밍 및 테스트를 용이하게 하기 위해 ZIF 커넥터에 비해 저렴한 대안으로 설계되었다. 표준 IC 소켓과 비교할 때 장치와 소켓의 접점 사이의 마찰력을 낮추어 장치 삽입 및 제거를 더 쉽게 하는 동시에 ZIF 소켓에 사용되는 복잡한 메커니즘의 필요성을 없앤다.
LIF 커넥터의 단점은 접점 사이의 그립력이 낮고 접점이 더 빨리 산화되어 커넥터의 수명을 단축시킬 수 있다는 것이다. PC 프로세서의 잦은 변경과 함께 이러한 시스템에 대한 필요성이 대두되었다. 인텔은 레버로 고정하는 대신 프로세서를 소켓에 삽입하는 LIF 소켓 시스템을 도입했다. 이 유형의 소켓은 일부 386 및 초기 486 유형에 사용되었다. 이 유형의 소켓은 ZIF 소켓으로 대체되었지만, LIF 소켓은 현재 최신 1.8인치 하드 디스크에 사용되고 있다.
PAC611
소켓 PAC611은 인텔 아이테니엄 2 프로세서를 컴퓨터의 나머지 부분(일반적으로 마더보드를 통해)과 연결하도록 설계된 611핀 마이크로프로세서 소켓이다. 이는 전기적 인터페이스와 물리적 지원을 모두 제공한다. 이 소켓은 마이크로프로세서 모듈을 지원하도록 설계되었다.
PAC611 기술 사양
소켓 PAC611은 2002년 인텔의 2세대 아이테니엄과 함께 도입되었다. 최대 200MHz의 더블 펌프 버스 속도를 지원했다.
소켓 PAC611 프로세서는 최대 1.66GHz의 속도에 도달한다.
알파 21164
알파 21164(Alpha 21164)는 코드명 EV5로도 알려져 있으며, 디지털 이큅먼트 코퍼레이션이 개발하고 제조한 알파 명령어 집합 (ISA)을 구현한 마이크로프로세서이다. 1995년 1월에 출시되었으며, 알파 21064A의 뒤를 이어 디지털의 주력 마이크로프로세서가 되었다. 1998년에는 알파 21264로 계승되었다.
알파 21164 역사
알파 21164의 첫 번째 실리콘은 1994년 2월에 생산되었으며, OpenVMS, 디지털 유닉스, 윈도우 NT 운영체제가 성공적으로 부팅되었다. 1994년 후반에 샘플이 제공되었고, 1995년 1월에 266 MHz 버전이 출시되었다. 300 MHz 버전은 1995년 3월에 출시되었다. 마지막 알파 21164인 333 MHz 버전은 1995년 10월 2일에 발표되었으며, 샘플 물량으로 제공되었다. 알파 21164는 1996년에 400 MHz 버전이 대량 생산되면서 알파 21164A로 대체되어 디지털의 주력 마이크로프로세서가 되었다.
디지털은 다양한 클럭 주파수에서 작동하는 알파 21164를 알파서버 서버와 알파스테이션 워크스테이션에 사용했다. 또한 디지털은 알파 VME 5/352 및 알파 VME 5/480 단일 보드 컴퓨터와 AlphaPC 164 및 AlphaPC 164LX 메인보드에도 알파 21164를 사용했다. 알파 파트너인 크레이 리서치는 300 MHz 알파 21164를 T3E-600 슈퍼컴퓨터에 사용했다. 데스크스테이션과 같은 타사 업체들도 알파 21164를 사용하여 워크스테이션을 구축했다.
알파 21164 역사
21164는 275 MHz 알파 21064A의 성능 우위를 1995년 11월 인텔 펜티엄 프로가 출시될 때까지 유지했다. 이때 200 MHz 버전은 300 MHz 21164를 SPECint95_base 벤치마크 스위트에서 능가했다. 21164는 부동소수점 성능 우위를 유지했다. 이듬해 출시된 333 MHz 21164는 펜티엄 프로를 능가했지만, 같은 해에 MIPS 테크놀로지스의 R10000과 휴렛 팩커드의 PA-8000에 의해 추월되었다.
알파 21164 설명
알파 21164는 최대 4개의 실행 장치(2개의 정수 및 2개의 부동소수점)에 클럭 주기당 최대 4개의 명령어를 발행할 수 있는 4-이슈 슈퍼스칼라 마이크로프로세서이다. 정수 파이프라인은 7단계이며, 부동소수점 파이프라인은 10단계이다. 21164는 43비트 가상 주소와 40비트 물리 주소를 구현했다. 따라서 8 TB의 가상 메모리와 1 TB의 물리 메모리를 처리할 수 있었다.
정수 장치는 두 개의 정수 파이프라인과 정수 레지스터 파일로 구성되었다. 두 파이프라인(더하기 파이프라인과 곱하기 파이프라인)은 동일하지 않으며, 각각 다른 명령어를 실행한다. 그러나 둘 다 일반적인 더하기, 논리, 로드, 비교 및 조건부 이동 명령어를 실행할 수 있다. 곱하기 파이프라인은 쉬프트, 스토어 및 곱하기 명령어(파이프라인화되지 않은 승수에서)만 실행한다. 더하기 파이프라인은 분기 명령어만 실행한다.
분기, 조건부 이동 및 곱하기 명령어를 제외한 모든 다른 명령어는 5단계에서 시작하여 한 주기 지연으로 실행을 완료한다. 분기 및 조건부 이동 명령어는 6단계에서 실행되므로 결과가 의존하는 비교 명령어와 함께 발행될 수 있다.
알파 21164 설명
정수 레지스터 파일에는 40개의 64비트 레지스터가 포함되어 있으며, 이 중 32개는 알파 아키텍처에서 지정하고 8개는 PALcode가 스크래치패드 메모리로 사용한다. 레지스터 파일에는 두 정수 파이프라인 사이에 균등하게 분할된 4개의 읽기 포트와 2개의 쓰기 포트가 있다.
부동소수점 장치는 두 개의 부동소수점 파이프라인과 부동소수점 레지스터 파일로 구성되었다. 두 파이프라인은 동일하지 않으며, 하나는 곱셈을 제외한 모든 부동소수점 명령어를 실행하고, 다른 하나는 곱셈 명령어만 실행했다. 두 파이프라인 모두 4단계이다. 파이프라인화되지 않은 부동소수점 제산기는 더하기 파이프라인에 연결되어 있다. 제산 명령어를 제외한 모든 부동소수점 명령어는 4주기 지연 시간을 갖는다. 제산은 단정밀도 또는 배정밀도 부동소수점 숫자에 대해 수행되는지 여부에 따라 가변적인 지연 시간을 갖는다. 오버헤드를 포함하여 단정밀도 제산은 15~31주기 지연 시간을 갖는 반면, 배정밀도 제산은 22~60주기 지연 시간을 갖는다.
21164에는 세 가지 수준의 캐시가 있으며, 두 개는 온다이이고 하나는 외부 및 선택 사항이다. 캐시 및 관련 로직은 720만 개의 트랜지스터로 구성되었다.