hotchpotch/wikipedia-multilingual-ir-pairs huggingface dataset:
트랜스포트 트리거드 아키텍처
컴퓨터 구조에서 트랜스포트 트리거드 아키텍처(Transport triggered architecture, TTA)는 프로그램이 프로세서의 내부 전송 버스를 직접 제어하는 프로세서 설계의 한 종류이다. 계산은 데이터 전송의 부작용으로 발생한다. 즉, 기능 장치의 트리거 포트에 데이터를 기록하면 기능 장치가 계산을 시작하도록 트리거된다. 이는 순환 배열에서 일어나는 것과 유사하다. 모듈식 구조로 인해 TTA는 맞춤형 데이터패스를 갖지만 고정 기능 하드웨어 가속기의 유연성 부족과 설계 비용이 없는 응용 분야별 명령어 집합 프로세서(ASIP)에 이상적인 프로세서 템플릿이다.
트랜스포트 트리거드 아키텍처
일반적으로 트랜스포트 트리거드 프로세서는 여러 전송 버스와 버스에 연결된 여러 기능 장치를 가지며, 이는 명령어 수준 병렬성을 위한 기회를 제공한다. 병렬성은 프로그래머가 정적으로 정의한다. 이러한 측면(그리고 분명히 큰 명령어 워드 폭으로 인해)에서 TTA 아키텍처는 매우 긴 명령어 워드(VLIW) 아키텍처와 유사하다. TTA 명령어 워드는 여러 슬롯(버스당 한 슬롯)으로 구성되며, 각 슬롯은 해당 버스에서 발생하는 데이터 전송을 결정한다. 세분화된 제어는 기존 프로세서에서는 불가능한 일부 최적화를 허용한다. 예를 들어, 소프트웨어는 레지스터를 사용하지 않고 기능 장치 간에 데이터를 직접 전송할 수 있다.
트랜스포트 트리거링은 일반적으로 프로그래머에게 숨겨진 일부 마이크로아키텍처 세부 사항을 노출한다. 이는 프로세서의 제어 논리를 크게 단순화한다. 일반적으로 런타임에 수행되는 많은 결정이 컴파일 타임에 고정되기 때문이다. 그러나 이는 한 TTA 프로세서용으로 컴파일된 바이너리가 아키텍처에 작은 차이라도 있다면 재컴파일 없이는 다른 프로세서에서 실행되지 않는다는 것을 의미하기도 한다. 바이너리 비호환성 문제는 전체 문맥 전환을 구현하는 복잡성 외에도 TTA를 일반 목적 컴퓨팅보다 임베디드 시스템에 더 적합하게 만든다.
모든 단일 명령어 집합 컴퓨터 아키텍처 중 TTA 아키텍처는 이를 기반으로 프로세서가 구축된 몇 안 되는 아키텍처 중 하나이며, 이를 기반으로 프로세서가 상업적으로 판매된 유일한 아키텍처이다.
트랜스포트 트리거드 아키텍처 VLIW 아키텍처와 비교한 이점
TTA는 "노출된 데이터패스" VLIW 아키텍처로 볼 수 있다. VLIW는 연산을 사용하여 프로그래밍되는 반면, TTA는 연산 실행을 여러 이동 연산으로 분할한다. 낮은 수준의 프로그래밍 모델은 표준 VLIW에 비해 여러 가지 이점을 제공한다. 예를 들어, TTA 아키텍처는 VLIW보다 간단한 레지스터 파일을 사용하여 더 많은 병렬성을 제공할 수 있다. 프로그래머가 피연산자와 결과 데이터 전송의 타이밍을 제어하므로 레지스터 파일(RF)의 복잡성(입력 및 출력 포트 수)은 여러 병렬 명령어의 최악의 발행/완료 시나리오에 따라 확장될 필요가 없다.
트랜스포트 트리거드 아키텍처 VLIW 아키텍처와 비교한 이점
전송 프로그래밍을 통해 가능한 중요한 고유 소프트웨어 최적화는 소프트웨어 바이패스라고 불린다. 소프트웨어 바이패스의 경우, 프로그래머는 데이터를 다음 기능 장치의 피연산자 포트로 직접 이동하여 레지스터 파일 쓰기 백을 바이패스한다. 이 최적화를 적극적으로 적용하면 결과를 레지스터 파일로 전송하는 원래 이동을 완전히 제거하여 레지스터 파일 포트 압력을 줄이고 범용 레지스터를 다른 임시 변수에 사용할 수 있다. RF 하드웨어의 필요한 복잡성을 단순화하는 것 외에도 감소된 레지스터 압력은 상당한 CPU 에너지 절약으로 이어질 수 있으며, 특히 모바일 임베디드 시스템에서 중요한 이점이다.
트랜스포트 트리거드 아키텍처 구조
TTA 프로세서는 독립적인 기능 장치와 레지스터 파일로 구축되며, 이들은 전송 버스와 소켓으로 연결된다.
각 기능 장치는 하나 이상의 연산을 구현하며, 이는 간단한 정수 덧셈에서 복잡하고 임의의 사용자 정의 응용 분야별 계산에 이르는 기능을 구현한다. 연산의 피연산자는 기능 장치 포트를 통해 전송된다.
각 기능 장치는 독립적인 파이프라인을 가질 수 있다. 기능 장치가 완전히 파이프라인화된 경우, 완료하는 데 여러 클럭 사이클이 걸리는 새로운 연산은 매 클럭 사이클마다 시작될 수 있다. 반면에 파이프라인은 이전 연산이 아직 실행 중인 동안 항상 새로운 연산 시작 요청을 수락하지 않을 수도 있다.
데이터 메모리 접근 및 프로세서 외부와의 통신은 특수 기능 장치를 사용하여 처리된다. 메모리 접근 연산을 구현하고 메모리 모듈에 연결되는 기능 장치는 종종 로드/스토어 유닛이라고 불린다.
트랜스포트 트리거드 아키텍처 구조
제어 장치는 프로그램 실행을 제어하는 특수한 기능 장치이다. 제어 장치는 실행할 명령어를 가져오기 위해 명령어 메모리에 접근할 수 있다. 실행 중인 프로그램이 실행(점프)을 프로그램의 임의의 위치로 전송할 수 있도록, 제어 장치는 제어 흐름 연산을 제공한다. 제어 장치는 일반적으로 명령어를 가져오고, 디코딩하고, 실행하는 단계를 포함하는 명령어 파이프라인을 가지고 있다.
레지스터 파일에는 프로그램에서 변수를 저장하는 데 사용되는 범용 레지스터가 포함되어 있다. 기능 장치와 마찬가지로 레지스터 파일에도 입출력 포트가 있다. 읽기 및 쓰기 포트의 수, 즉 동일한 클럭 사이클에 여러 레지스터를 읽고 쓸 수 있는 기능은 각 레지스터 파일마다 다를 수 있다.
상호 연결 아키텍처는 소켓을 통해 기능 장치 포트에 연결되는 전송 버스로 구성된다. 연결 비용 때문에 장치(기능 장치 및 레지스터 파일) 간 연결 수를 줄이는 것이 일반적이다. TTA는 각 장치 출력 포트에서 모든 장치 입력 포트로 가는 경로가 있는 경우 완전히 연결되었다고 말한다.
트랜스포트 트리거드 아키텍처 구조
소켓은 소켓의 버스-포트 연결 중 어느 것이 언제든지 활성화될지 선택하여 TTA 프로세서를 프로그래밍하는 수단을 제공한다. 따라서 클럭 사이클에 발생하는 데이터 전송은 각 버스에 대해 활성화될 소스 및 대상 소켓/포트 연결을 정의하여 프로그래밍할 수 있다.
일부 TTA 구현은 조건부 실행을 지원한다.
조건부 실행은 가드의 도움으로 구현된다. 각 데이터 전송은 레지스터(종종 1비트 조건부 레지스터)와 버스에 연결된 가드에 의해 조건부로 설정될 수 있다. 가드된 레지스터의 값이 거짓(0)으로 평가되는 경우, 가드가 연결된 버스에 대해 프로그래밍된 데이터 전송은 스쿼시된다. 즉, 대상에 기록되지 않는다. 무조건적인 데이터 전송은 어떤 가드에도 연결되지 않으며 항상 실행된다.
트랜스포트 트리거드 아키텍처 구조
TTA 프로세서를 포함한 모든 프로세서는 프로그램 카운터를 변경하는 제어 흐름 명령어를 포함하며, 이는 서브루틴, if-then-else, for-loop 등을 구현하는 데 사용된다. TTA 프로세서의 어셈블리어는 일반적으로 무조건 분기(JUMP), 조건부 상대 분기(BNZ), 서브루틴 호출(CALL), 조건부 반환(RETNZ) 등 다른 프로세서의 해당 어셈블리어 명령어와 동일하게 보이는 제어 흐름 명령어를 포함한다.
TTA 머신의 다른 모든 연산과 마찬가지로 이러한 명령어는 특수 기능 장치에 대한 "이동" 명령어로 구현된다.
sTTAck 및 첫 번째 MOVE 프로토타입과 같이 조건부 실행을 지원하는 TTA 구현은 이러한 제어 흐름 명령어 대부분을 프로그램 카운터에 대한 조건부 이동으로 구현할 수 있다.
맥심 인터그레이티드 MAXQ와 같이 무조건적인 데이터 전송만 지원하는 TTA 구현은 일반적으로 프로그램 카운터에 단단히 연결되어 다양한 대상 주소에 응답하는 특수 기능 장치를 가지고 있다. 각 주소는 "이동"의 대상으로 사용될 때 프로그램 카운터에 다른 영향을 미친다. 각 "상대 분기 <조건>" 명령어는 각 조건에 대해 다른 대상 주소를 가지며, 다른 대상 주소는 CALL, RETNZ 등에 사용된다.
트랜스포트 트리거드 아키텍처 프로그래밍
더 전통적인 프로세서 아키텍처에서는 프로세서가 일반적으로 실행되는 연산과 그 피연산자를 정의함으로써 프로그래밍된다. 예를 들어, RISC 아키텍처의 덧셈 명령어는 다음과 같을 수 있다.
이 예제 연산은 범용 레지스터 r1과 r2의 값을 더하고 그 결과를 레지스터 r3에 저장한다. 대략적으로, 프로세서에서 명령어의 실행은 아마도 명령어를 제어 신호로 변환하여 상호 연결 네트워크 연결과 기능 장치를 제어하는 결과를 낳을 것이다. 상호 연결 네트워크는 레지스터 r1과 r2의 현재 값을 덧셈 연산을 실행할 수 있는 기능 장치(종종 산술 논리 장치인 ALU라고 불림)로 전송하는 데 사용된다. 마지막으로, 제어 신호가 ALU에서 덧셈 연산을 선택하고 트리거하며, 그 결과는 레지스터 r3으로 다시 전송된다.
트랜스포트 트리거드 아키텍처 프로그래밍
TTA 프로그램은 연산을 정의하지 않고, 피연산자 값을 읽고 쓰는 데 필요한 데이터 전송만 정의한다. 연산 자체는 연산의 트리거링 피연산자에 데이터를 기록함으로써 트리거된다. 따라서 연산은 트리거링 데이터 전송의 부작용으로 실행된다. 그러므로 TTA에서 덧셈 연산을 실행하려면 세 가지 데이터 전송 정의(이동이라고도 함)가 필요하다. 이동은 전송 버스에서 발생하는 데이터 전송의 종점을 정의한다. 예를 들어, 이동은 기능 장치 F의 포트 1에서 레지스터 파일 R의 레지스터 인덱스 2로의 데이터 전송이 버스 B1에서 발생해야 한다고 명시할 수 있다. 대상 프로세서에 여러 버스가 있는 경우, 각 버스는 동일한 클럭 사이클에 병렬로 활용될 수 있다. 따라서 동일한 명령어에 여러 데이터 전송을 스케줄링하여 데이터 전송 수준 병렬성을 활용할 수 있다.
덧셈 연산은 TTA 프로세서에서 다음과 같이 실행될 수 있다.
두 번째 이동은 ALU라고 불리는 기능 장치의 두 번째 피연산자에 쓰는 것으로, 덧셈 연산을 트리거한다. 이는 'add'의 실행 지연 시간 후에 'result' 출력 포트에서 덧셈의 결과를 사용할 수 있게 한다.
ALU와 관련된 포트는 누산기 역할을 하여 기본 TTA를 추상화하는 매크로 명령어를 생성할 수 있다s:
트랜스포트 트리거드 아키텍처 프로그래머에게 보이는 연산 지연 시간
TTA의 주요 철학은 복잡성을 하드웨어에서 소프트웨어로 옮기는 것이다. 이로 인해 프로그래머에게 여러 추가적인 위험이 발생한다. 그 중 하나는 지연 슬롯이며, 이는 기능 장치의 프로그래머에게 보이는 연산 지연 시간이다. 타이밍은 전적으로 프로그래머의 책임이다. 프로그래머는 결과가 너무 일찍 읽히거나 너무 늦게 읽히지 않도록 명령어를 스케줄링해야 한다. 결과가 너무 일찍 읽히는 경우 프로세서를 잠그는 하드웨어 감지 기능은 없다. 예를 들어, 지연 시간이 1인 add 연산과 지연 시간이 3인 mul 연산을 가진 아키텍처를 생각해보자. add 연산을 트리거할 때 다음 명령어(다음 클럭 사이클)에서 결과를 읽을 수 있지만, mul의 경우 결과를 읽기 전에 두 명령어를 기다려야 한다. 결과는 트리거링 명령어 이후 세 번째 명령어에 사용할 준비가 된다.
트랜스포트 트리거드 아키텍처 프로그래머에게 보이는 연산 지연 시간
결과를 너무 일찍 읽으면 이전에 트리거된 연산의 결과를 읽게 되거나, 기능 장치에서 이전에 트리거된 연산이 없는 경우 읽은 값이 정의되지 않는다. 반면에, 다음 연산 결과가 아직 읽히지 않은 출력 포트의 결과를 덮어쓰지 않도록 결과를 충분히 일찍 읽어야 한다.
레지스터 파일 내용 외에도 기능 장치 파이프라인 레지스터 내용 및 기능 장치 입출력 포트를 포함하는 프로그래머에게 보이는 프로세서 컨텍스트가 풍부하기 때문에 외부 인터럽트 지원에 필요한 컨텍스트 저장은 TTA 프로세서에서 구현하기 복잡하고 비용이 많이 들 수 있다. 따라서 인터럽트는 일반적으로 TTA 프로세서에서 지원되지 않고, 그들의 작업은 외부 하드웨어(예: I/O 프로세서)에 위임되거나 폴링과 같은 대체 동기화/통신 메커니즘을 사용하여 그 필요성이 회피된다.
TLS 가속
TLS 가속(TLS acceleration, 구 명칭: SSL 가속, SSL acceleration)은 전송 계층 보안(TLS) 및 그 전신인 보안 소켓 계층(SSL)을 위한 프로세서 집약적인 공개 키 암호화를 하드웨어 가속기로 오프로드하는 방식이다.
일반적으로 이는 컴퓨터의 PCI 슬롯에 연결되어 SSL 처리의 많은 부분을 처리할 수 있는 하나 이상의 코프로세서를 포함하는 별도의 카드를 갖는 것을 의미한다.
TLS 가속기는 상용 CPU를 사용할 수도 있지만, 대부분은 맞춤형 ASIC 및 RISC 칩을 사용하여 대부분의 어려운 계산 작업을 수행한다.
TLS 가속 TLS 가속의 원리
TLS 세션에서 가장 계산 비용이 많이 드는 부분은 TLS 핸드셰이크이다. 여기서 TLS 서버(일반적으로 웹 서버)와 TLS 클라이언트(일반적으로 웹 브라우저)는 연결의 보안을 설정하는 여러 매개변수에 동의한다. TLS 핸드셰이크 동안 서버와 클라이언트는 세션 키(주어진 세션 기간 동안 사용되는 대칭 키)를 설정하지만, TLS 핸드셰이크 메시지 자체의 암호화 및 서명은 비대칭 키를 사용하여 수행되며, 이는 세션 데이터의 암호화/복호화에 사용되는 대칭 암호화보다 더 많은 계산 능력을 요구한다.
일반적으로 하드웨어 TLS 가속기는 TLS 핸드셰이크 처리를 오프로드하고, 실제 TLS 데이터 교환의 덜 집약적인 대칭 키 암호는 서버 소프트웨어에 맡기지만, 일부 가속기는 모든 TLS 작업을 처리하고 TLS 연결을 종료하여 서버가 해독된 연결만 보게 한다. 때로는 데이터 센터에서 리버스 프록시 구성으로 TLS 가속을 위한 전용 서버를 사용하기도 한다.
TLS 가속 TLS 가속의 원리
최신 X86 CPU는 2008년 3월 인텔이 제안한 AES-NI를 사용하여 하드웨어에서 고급 암호화 표준(AES) 인코딩 및 디코딩을 지원한다.
올위너 테크놀로지는 자사의 A10, A20, A30 및 A80 ARM 시스템 온 칩 시리즈에 하드웨어 암호화 가속기를 제공하며, 모든 ARM CPU는 이후의 ARMv8 아키텍처에서 가속 기능을 갖는다. 이 가속기는 RSA 공개 키 알고리즘, 여러 널리 사용되는 대칭 키 암호, 암호화 해시 함수, 그리고 암호학적으로 안전한 의사 난수 생성기를 제공한다.
하드웨어 에뮬레이션
집적 회로 설계에서 하드웨어 에뮬레이션(Hardware emulation)은 하나 이상의 하드웨어(일반적으로 설계 중인 시스템)의 동작을 다른 하드웨어, 일반적으로 특수 목적 에뮬레이션 시스템으로 모방하는 과정이다. 에뮬레이션 모델은 일반적으로 하드웨어 기술 언어(예: 베릴로그) 소스 코드를 기반으로 하며, 이는 에뮬레이션 시스템에서 사용되는 형식으로 컴파일된다. 목표는 일반적으로 설계 중인 시스템의 디버깅 및 기능 검증이다. 종종 에뮬레이터는 아직 구축되지 않은 칩 대신 작동하는 대상 시스템에 연결할 수 있을 만큼 충분히 빠르므로 전체 시스템을 실제 데이터로 디버깅할 수 있다. 이것은 인 서킷 에뮬레이션의 특정 사례이다.
때로는 하드웨어 에뮬레이션이 소프트웨어 에뮬레이션의 기능을 지원하는 하드웨어 프로세서가 있는 확장 카드와 같은 하드웨어 장치와 혼동될 수 있다. 예를 들어, x86 칩이 있는 오래된 도터보드를 사용하여 x86 운영 체제가 다른 프로세서 제품군의 마더보드에서 실행될 수 있도록 하는 경우가 있다.
하드웨어 에뮬레이션 서론
실리콘 집적 회로의 재설계 및 스테핑의 가장 큰 부분은 설계 과정의 RTL 단계에서 의도치 않게 도입된 기능 오류 및 버그로 인한 것이다. 따라서 포괄적인 기능 검증은 개발 비용을 줄이고 제품을 적시에 출시하는 데 중요하다. 설계의 기능 검증은 대부분 논리 시뮬레이션 및 필드 프로그래머블 게이트 어레이(FPGA) 프로토타이핑을 사용하여 수행된다. 각각 장단점이 있으며 종종 둘 다 사용된다. 논리 시뮬레이션은 쉽고, 정확하며, 유연하고, 저렴하다. 그러나 시뮬레이션은 종종 대규모 설계에 충분히 빠르지 않으며, 하드웨어 설계를 대상으로 애플리케이션 소프트웨어를 실행하기에는 거의 항상 너무 느리다. FPGA 기반 프로토타입은 빠르고 저렴하지만, 대규모 설계를 여러 FPGA에 구현하는 데 필요한 시간은 매우 길 수 있으며 오류가 발생하기 쉽다. 설계 결함을 수정하기 위한 변경 사항도 구현하는 데 오랜 시간이 걸리며 보드 배선 변경이 필요할 수 있다. 전통적인 공급업체 도구를 사용하면 FPGA 프로토타입은 디버깅 기능이 거의 없으며, FPGA 내부의 신호를 실시간으로 탐색하는 것은 매우 어렵고, 프로브를 이동하기 위해 FPGA를 다시 컴파일하는 데 너무 오랜 시간이 걸린다. 이는 신호 가시성 제한을 제거하는 고급 FPGA 프로토타입 디버그 도구의 등장으로 변화하고 있다. 일반적인 절충안은 버그와 수정이 빈번한 검증 과정 초기에 시뮬레이션을 사용하고, 설계가 기본적으로 완료되고 나머지 시스템 수준 버그를 발견하기 위한 충분한 테스트를 위해 속도가 필요한 개발 주기 말기에 프로토타이핑을 사용하는 것이다. FPGA 프로토타이핑은 소프트웨어 테스트에도 인기가 있다.
하드웨어 에뮬레이션 서론
시뮬레이션 가속은 시뮬레이션의 성능 단점을 어느 정도 해결할 수 있다. 여기서는 설계가 하드웨어 가속기에 매핑되어 훨씬 빠르게 실행되고 테스트벤치(및 모든 행동 설계 코드)는 워크스테이션의 시뮬레이터에서 계속 실행된다. 고대역폭, 저지연 채널이 워크스테이션을 가속기에 연결하여 테스트벤치와 설계 간에 신호 데이터를 교환한다. 암달의 법칙에 따라 체인에서 가장 느린 장치가 달성 가능한 속도를 결정한다. 일반적으로 이는 시뮬레이터의 테스트벤치이다. 매우 효율적인 테스트벤치(C 또는 트랜잭션 기반으로 작성됨)의 경우 채널이 병목 현상이 될 수 있다. 경우에 따라 트랜잭션 수준 테스트벤치는 에뮬레이션되는 설계에 "실시간" 자극만큼 많은 데이터를 공급할 수 있다.
하드웨어 에뮬레이션 서론
인 서킷 에뮬레이션은 FPGA 프로토타이핑의 구현 시간을 어느 정도 개선하며, 포괄적이고 효율적인 디버깅 기능을 제공한다. 에뮬레이션은 FPGA 프로토타입($75K)에 비해 실행 속도와 높은 비용($1M 이상)을 희생한다. 다른 관점에서 에뮬레이션을 보면, 시뮬레이션된 테스트벤치 대신 "실시간" 자극을 대체함으로써 가속의 성능을 향상시킨다. 이 자극은 대상 시스템(개발 중인 제품) 또는 테스트 장비에서 올 수 있다. 시뮬레이션 속도의 10,000배에서 100,000배에 달하는 에뮬레이션은 포괄적인 하드웨어 디버그 환경을 제공하면서 애플리케이션 소프트웨어를 테스트할 수 있도록 한다.
하드웨어 에뮬레이션 시뮬레이션 vs. 에뮬레이션/프로토타이핑 디버깅
시뮬레이션과 프로토타이핑은 두 가지 다른 실행 스타일을 포함한다. 시뮬레이션은 RTL 코드를 직렬로 실행하는 반면 프로토타입은 완전히 병렬로 실행한다. 이는 디버깅의 차이로 이어진다. 시뮬레이션에서:
프로토타입으로:
관찰을 위해 특정 신호를 사용할 수 있도록 RTL 설계에 프로브가 직접 추가된다. 시스템이 실행될 때, 각 계측된 신호에 연결된 RTL 기반 프로브는 각 클록 주기에서 신호 값을 수집한다. 데이터는 FPGA 블록 RAM의 추적 버퍼에 저장된다. 프로토타입에 연결된 분석기가 정보를 다운로드하여 사용자에게 효율적인 디버깅을 위한 시스템에 대한 오프라인 가시성을 제공한다.
가속 및 에뮬레이션은 RTL 실행 및 디버깅 측면에서 프로토타이핑 및 실리콘과 더 유사하며, 전체 설계가 실리콘에서와 같이 동시에 실행되기 때문이다. 동일한 하드웨어가 종종 시뮬레이션 가속과 인 서킷 에뮬레이션을 모두 제공하는 데 사용되므로, 이러한 시스템은 이 두 가지 매우 다른 디버깅 스타일을 혼합하여 제공한다.
하이엔드 하드웨어 에뮬레이터는 논리 시뮬레이터에서 찾을 수 있는 많은 기능을 갖춘 디버깅 환경을 제공하며, 경우에 따라 디버깅 기능을 능가하기도 한다.
하드웨어 에뮬레이션 에뮬레이션 및 2상태 논리
시뮬레이션과 가속 및 에뮬레이션의 또 다른 차이점은 가속기가 구현에 하드웨어를 사용한다는 결과이다. 즉, 패브리케이션될 때 실리콘이 작동하는 방식과 동일하게 두 가지 논리 상태만 가진다. 이는 다음을 의미한다.
이러한 작업은 논리 시뮬레이션 또는 정적 타이밍 분석 도구를 사용하여 적절하게 수행된다.
하드웨어 에뮬레이션 에뮬레이션 대 프로토타이핑
에뮬레이터와 FPGA 프로토타이핑 시스템 간의 핵심적인 전통적인 차이점은 에뮬레이터가 풍부한 디버그 환경을 제공하는 반면, 프로토타이핑 시스템은 디버그 기능이 거의 없거나 전혀 없으며 주로 설계가 디버그된 후 시스템 분석 및 소프트웨어 개발을 위해 여러 복사본을 만드는 데 사용된다는 점이었다. 작은 FPGA LUT 영향으로 완전한 RTL 신호 가시성을 가능하게 하고, 깊은 캡처 깊이를 허용하며, 다중 칩 및 클록 도메인 분석을 제공하여 에뮬레이터와 비견할 만한 효율적인 디버깅을 가능하게 하는 새로운 도구들이 등장하고 있다.
지오메트리 파이프라인
지오메트리 파이프라인(geometry pipelines), 즉 기하 파이프라인에서 수행되는 것과 같은 모델링 기본 요소의 기하학적 조작은 기하학적 모델을 기반으로 이미지 생성을 수행하는 컴퓨터 그래픽스 시스템의 첫 번째 단계이다. 지오메트리 파이프라인은 원래 소프트웨어로 구현되었지만, 특히 1980년대 초 초고밀도 집적 회로 (VLSI)의 출현 이후 하드웨어 구현에 매우 적합해졌다. 1981년경 스탠퍼드 대학교의 제임스 H. 클라크와 마크 해나(Marc Hannah)가 개발한 지오메트리 엔진이라는 장치는 현대 이미지 합성 래스터 디스플레이 시스템에서 점점 더 상품화되는 기능의 분수령이 되었다.
기하 변환은 고전적인 기하 기반 그래픽 이미지 렌더링 파이프라인의 첫 번째 단계의 일부로 다각형 또는 모델링 프리미티브로 사용되는 다른 기하 객체의 정점에 적용된다. 기하 계산은 다각형을 변환하거나 표면 노멀을 복구하는 데 사용될 수 있으며, 이후 렌더링에 사용되는 조명 및 셰이딩 계산을 수행하는 데 사용될 수 있다.
지오메트리 파이프라인 역사
지오메트리 파이프라인의 하드웨어 구현은 초기 에반스 앤 서덜랜드(Evans & Sutherland)의 Picture System에서 소개되었지만, 실리콘 그래픽스 (SGI)에서 출시한 다양한 그래픽 시스템 제품에 나중에 적용되면서 더 넓은 인정을 받았다. 초기 SGI 기하 하드웨어는 모든 조명 및 셰이딩이 별도의 하드웨어 구현 단계에서 처리되는 간단한 모델 공간에서 스크린 공간 뷰잉 변환을 수행했다. 나중에는 RealityEngine과 같은 훨씬 더 높은 성능의 응용 프로그램에서 렌더링 지원의 일부를 수행하는 데도 적용되기 시작했다.
지오메트리 파이프라인 역사
최근에는 1990년대 후반부터 복잡한 장면의 조작 및 렌더링을 수행하는 데 필요한 하드웨어 지원이 소비자 시장에 접근 가능해졌다.
엔비디아 및 AMD 그래픽스 (이전 ATI)와 같은 회사들이 이 분야의 현재 선두 하드웨어 공급업체이다. 엔비디아의 지포스 그래픽 카드 라인은 소비자 PC 시장에서 완전한 OpenGL 및 Direct3D 하드웨어 기하 처리를 지원하는 최초의 제품이었으며, 렌디션 베리테(Rendition Verite)와 같은 일부 초기 제품은 독점 프로그래밍 인터페이스를 통해 하드웨어 기하 처리를 통합했다. 전반적으로 3Dfx, 매트록스 등의 초기 그래픽 가속기는 기하 처리를 위해 CPU에 의존했다.
이 주제는 현대 컴퓨터 그래픽스의 기술적 기초의 일부이며, 컴퓨터 과학 교육의 일부로 학부 및 대학원 수준 모두에서 가르치는 포괄적인 주제이다.
버텍스 파이프라인
어떠한 GPU에서든 버텍스 파이프라인(vertex pipeline), 즉 정점 파이프라인의 기능은 지오메트리 데이터(일반적으로 벡터 점으로 제공됨)를 가져와 필요에 따라 고정 기능 프로세스(초기 DirectX) 또는 정점 셰이더 프로그램(후기 DirectX)으로 작업하고, 장면의 모든 3D 데이터 포인트를 2D 평면으로 생성하여 컴퓨터 모니터에 표시하는 것이다.
불필요한 데이터가 렌더링 파이프라인을 통과하는 것을 막아 불필요한 작업을 줄일 수 있다(뷰 볼륨 클리핑 및 후면 제거라고 불림). 정점 엔진이 지오메트리 작업을 마치면, 모든 2D 계산 데이터는 텍스처링 및 프래그먼트 셰이딩과 같은 추가 처리를 위해 픽셀 엔진으로 전송된다.
DirectX 9c부터 정점 프로세서는 Direct X API 하에서 정점 처리를 프로그래밍하여 다음을 수행할 수 있다.
비디오코어
비디오코어(VideoCore)는 알파모자이크 주식회사가 개발하여 현재 브로드컴이 소유하고 있는 저전력 모바일 멀티미디어 프로세서 시리즈이다. 알파모자이크는 첫 버전을 2차원 DSP 아키텍처로 판매하여 저전력 사용량을 유지하면서도 다양한 멀티미디어 코덱을 소프트웨어로 디코딩(및 인코딩)할 수 있을 만큼 유연하고 효율적이라고 홍보했다. 반도체 지적 재산 코어(SIP 코어)는 현재까지 브로드컴 SoC에서만 발견되었다.
디스플레이 해상도 표준
디스플레이 해상도 표준(Display resolution standards)은 화소 단위로 측정되는 전자시각표시장치의 일반적으로 사용되는 너비 및 높이 차원 (디스플레이 해상도)이다. 이 정보는 컴퓨터 모니터와 같은 전자 장치에 사용된다. 특정 너비와 높이의 조합은 표준화되어 있으며 (예: VESA) 일반적으로 치수를 설명하는 이름과 두문자어가 부여된다.
그래픽 디스플레이 해상도는 화면 재생 빈도 및 색 깊이와 같은 추가 사양을 일반적으로 포함하는 디스플레이 모드 또는 비디오 모드라고도 알려져 있다.
해상도 자체는 화면에 표시될 수 있는 고유 화소의 수만을 나타내며, 이는 이미지의 선명도와 명확성에 영향을 미친다. 이는 디스플레이 장치 유형, 신호 형식, 가로세로비 및 화면 재생 빈도와 같은 다양한 요인에 의해 제어될 수 있다.
디스플레이 해상도 표준
일부 그래픽 디스플레이 해상도는 단일 숫자로 자주 참조되며 (예: "1080p" 또는 "4K"에서), 이는 가로 또는 세로 화소 수를 나타낸다. 더 일반적으로, 모든 해상도는 곱셈 기호로 구분된 두 개의 숫자 (예: "1920×1080")로 표현될 수 있으며, 이는 화소 단위의 너비와 높이를 나타낸다. 대부분의 화면은 인간의 시야를 수용하기 위해 가로 형식으로 되어 있으므로, 너비 (열)의 첫 번째 숫자가 높이 (선)의 두 번째 숫자보다 크며, 이는 주로 또는 심지어 독점적으로 세로 방향으로 사용되는 휴대용 장치에서도 일반적으로 해당된다.
그래픽 디스플레이 해상도는 디스플레이의 너비와 높이 비율인 가로세로비에 영향을 받는다. 가로세로비는 이미지가 화면에 맞게 어떻게 확대되고 늘어나거나 잘리는지를 결정한다. 그래픽 디스플레이에서 가장 일반적인 가로세로비는 4:3, 16:10 (8:5와 동일), 16:9, 21:9이다. 가로세로비는 또한 화면에 있는 객체의 인식되는 크기에도 영향을 미친다.
그래픽 디스플레이의 물리적 치수와 함께 기본 화면 해상도는 화소 밀도를 계산하는 데 사용될 수 있다. 화소 밀도가 증가하면 종종 디스플레이에서 개별 화소의 크기가 감소하는 것과 관련된다.
일부 그래픽 디스플레이는 여러 해상도와 가로세로비를 지원하며, 이는 사용자 또는 소프트웨어에 의해 변경될 수 있다. 특히, 일부 장치는 더 미세한 세부 사항을 표시하기 위해 권장 소프트웨어/가상 해상도의 간단한 배수인 하드웨어/기본 해상도를 사용한다. 이에 대한 마케팅 용어에는 "레티나 디스플레이"가 포함된다.
디스플레이 해상도 표준 가로세로비
대량 생산 시장 디스플레이 산업 생산 제품에서 선호되는 가로세로비는 4:3에서 16:10으로, 그 다음 16:9로 점진적으로 변했고, 이제 스마트폰의 경우 18:9로 바뀌었다. 4:3 가로세로비는 일반적으로 구형 제품, 특히 음극선관 (CRT) 시대를 반영한다. 16:10 가로세로비는 1995년부터 2010년까지 가장 많이 사용되었고, 16:9 가로세로비는 2010년 이후 대량 생산 시장 컴퓨터 모니터, 노트북 및 엔터테인먼트 제품 디스플레이를 반영하는 경향이 있다. CRT에서는 종종 컴퓨터 해상도의 가로세로비와 디스플레이의 가로세로비 사이에 차이가 있어 비정사각형 화소가 발생했다 (예: 4:3 디스플레이의 320 × 200 또는 1280 × 1024).
디스플레이 해상도 표준 가로세로비
4:3 가로세로비는 이전 텔레비전 음극선관(CRT) 디스플레이에서 일반적이었으며, 이는 더 넓은 가로세로비에 쉽게 적응할 수 없었다. 2000년경에 품질 좋은 대체 기술(즉, 액정 디스플레이 (LCD) 및 플라스마 디스플레이)이 더 널리 사용 가능하고 비용이 저렴해지자, 일반적인 컴퓨터 디스플레이 및 엔터테인먼트 제품은 더 넓은 가로세로비로 이동했으며, 처음에는 16:10 비율로 전환했다. 16:10 비율은 이전의 4:3 가로세로비 방송 TV 쇼를 일부 보여주면서도 와이드스크린 영화를 더 잘 볼 수 있도록 했다. 그러나 2005년경부터 홈 엔터테인먼트 디스플레이(즉, TV 세트)는 와이드스크린 영화 시청을 더욱 개선하기 위해 16:10에서 16:9 가로세로비로 점진적으로 이동했다. 2007년경에는 사실상 모든 대량 생산 엔터테인먼트 디스플레이가 16:9였다. 2011년에는 블루레이의 기본 해상도인 1920 × 1080 (풀 HD)이 가장 많이 마케팅되는 엔터테인먼트 시장 디스플레이에서 선호되는 해상도였다. 다음 표준인 3840 × 2160 (4K UHD)은 2013년에 처음 판매되었다.
디스플레이 해상도 표준 가로세로비
또한 2013년에는 2560 × 1080 (가로세로비 64:27 또는 2.370, 그러나 16:9와 쉽게 비교하기 위해 일반적으로 "21:9"라고 함)의 디스플레이가 등장했으며, 이는 일반적인 시네마스코프 영화 표준 가로세로비인 2.35–2.40에 근접한다. 2014년에는 화소 크기가 3440 × 1440 (실제 가로세로비 43:18 또는 2.38)인 "21:9" 화면도 출시되었다.
컴퓨터 디스플레이 산업은 엔터테인먼트 산업보다 16:10 가로세로비를 더 오래 유지했지만, 2005-2010년 기간 동안 컴퓨터는 전통적인 컴퓨터 응용 프로그램뿐만 아니라 엔터테인먼트 콘텐츠 시청 수단으로도 이중 용도 제품으로 점점 더 많이 판매되었다. 이 기간 동안, 애플을 제외하고는 거의 모든 데스크톱, 노트북 및 디스플레이 제조업체가 점진적으로 16:9 가로세로비 디스플레이만 홍보하기 시작했다. 2011년에는 16:10 가로세로비가 윈도우 노트북 디스플레이 시장에서 사실상 사라졌다 (물론 15인치 맥북 프로의 2880 × 1800 레티나 디스플레이와 13인치 레티나 맥북 프로의 2560 × 1600 레티나 디스플레이를 포함한 맥 노트북은 여전히 대부분 16:10이다). 이러한 전환의 한 결과는 사용 가능한 최고 해상도가 일반적으로 아래로 이동했다는 것이다 (즉, 1920 × 1200 노트북 디스플레이에서 1920 × 1080 디스플레이로 이동).
사무실/전문 응용 프로그램에서 현재 일반적인 16:9 디스플레이의 사용성 결함에 대응하여 마이크로소프트와 화웨이는 3:2 가로세로비 노트북을 제공하기 시작했다. 2021년에는 화웨이도 전문 용도를 겨냥한 이 가로세로비의 모니터 디스플레이를 제공한다.
디스플레이 해상도 표준 고선명
모든 표준 HD 해상도는 16∶9 가로세로비를 공유하지만, 각각 4∶3 및 64∶27과 같이 더 작거나 큰 비율을 가진 파생 해상도도 존재한다. 더 좁은 해상도 대부분은 동영상 표시가 아닌 저장에만 사용되는 반면, 더 넓은 해상도는 종종 물리적 디스플레이로 제공된다. 예를 들어, 유튜브는 사용자에게 240, 360, 480(SD), 720, 1080(HD), 1440, 2160(4K) 또는 4320(8K) 라인의 16:9 형식으로 동영상을 업로드하도록 권장한다.
원래 이들 해상도의 이름은 모두 접두사 "HD"를 승수와 함께 사용하고, 중간 또는 더 높은 형식에는 "+" 접미사를 붙였지만, 더 새로운 큰 형식은 수평 해상도의 수천 화소를 나타내는 "K" 표기법과 함께 사용되는 경향이 있다. 그러나 "8K" 대신 "8K UHD"와 같이 "HD"를 포함하는 시스템 한정자로 모호성을 해소할 수도 있다.
참고: qHD는 quarter HD; QHD는 quad HD
디스플레이 해상도 표준 고선명
qHD는 16:9 가로세로비에서 풀 HD (1080p) 프레임의 정확히 1/4인 960 × 540 화소의 디스플레이 해상도이다. 특히, "qFHD"도 아니며, "HD" 해상도 (720p)의 1/4인 640 × 360도 아니다.
2005년경부터 이 해상도를 기본 해상도로 사용한 몇 안 되는 탁상 TV 중 일부는 소니 XEL-1과 샤프 아쿠오스 P50이었다. 샤프는 이 해상도를 갖춘 ED TV 세트를 PAL 최적으로 마케팅했다.
DVGA와 유사하게, 이 해상도는 2011년 초 고급 스마트폰 디스플레이에 인기를 얻었다. 욜라, 소니 엑스페리아 C, HTC 센세이션, 모토로라 드로이드 RAZR, LG 옵티머스 L9, 마이크로소프트 루미아 535, 삼성 갤럭시 S4 미니를 포함한 휴대폰과 플레이스테이션 비타 휴대용 게임 시스템은 qHD 해상도 디스플레이를 가지고 있다.
디스플레이 해상도 표준 고선명
1280 × 720 화소의 HD 또는 720p 해상도는 원래 초당 50 또는 60 프레임을 사용했던 고선명 텔레비전 (HDTV)에서 유래했다. 16:9 가로세로비로, NTSC와 가로세로비 및 480 라인 수를 공유하는 4:3 VGA (640 × 480)의 너비의 정확히 2배, 높이의 1⁠1/2⁠배이다. 따라서 HD는 VGA보다 정확히 3배 많은 화소를 가지며, 즉 거의 1 메가픽셀이다.
2000년대 중반, 디지털 HD 기술과 표준이 시장에 출시될 때, 이러한 유형의 해상도는 종종 "HD 레디" 또는 줄여서 "HDr"라는 브랜드 이름으로 불렸는데, 이는 장치가 인증을 받기 위한 최소 해상도로 지정되었다. 그러나 이 해상도를 기본으로 사용하는 화면은 거의 만들어지지 않았다. 대부분은 대신 768 라인의 16:9 패널을 사용했다 (WXGA). 이는 라인당 화소 수가 홀수가 되는 결과를 초래했으며, 즉 1365⁠1/3⁠는 1360, 1364, 1366 또는 심지어 16의 다음 배수인 1376으로 반올림되었다.
16:9 가로세로비의 1600 × 900 화소 HD+ 해상도는 종종 "900p"라고 불린다.
디스플레이 해상도 표준 고선명
FHD (Full HD)는 1080p 및 1080i HDTV 동영상 형식에서 사용되는 1920 × 1080 해상도이다. 16:9 가로세로비를 가지며 총 2,073,600 화소를 가지고 있어 약 2 메가픽셀에 가깝다. 720p HD (1280 × 720)보다 각 차원에서 정확히 50% 더 커서 총 2.25배 더 많은 화소를 가진다. 비월 주사를 사용할 때, 압축되지 않은 대역폭 요구 사항은 동일한 필드 레이트의 720p와 유사하다 (1080i 동영상의 한 필드는 1,036,800 화소이고 720p 동영상의 한 프레임은 921,600 화소이므로 12.5% 증가). 1080p와 1080i의 화소 수는 동일하지만, 인터라인 트위터와 같은 시간적 아티팩트를 줄이기 위해 일부 수직 저주파 통과 필터링을 사용해야 하므로 비월 주사 형식의 유효 해상도는 다소 낮다.
이 해상도는 종종 단순히 HD라고도 불리는데, 이는 일반적인 기준인 1920 × 1080의 절반 크기인 qHD (quarter)와 같은 파생 용어에서 분명하게 드러난다. 반면 QHD (quadruple)는 대신 1280 × 720의 두 배 크기이다.
디스플레이 해상도 표준 고선명
더 높은 해상도와 관련하여 1920 × 1080은 수평 해상도가 약 2000 화소이므로 2K라고도 불린다.
수직 방향에서 1920 × 1080의 다음으로 큰 해상도는 1920 × 1200 (16:10)으로, 일부 제조업체에서는 이를 FHD+라고 부르지만, 다른 곳에서는 1600 × 1200 UXGA의 더 넓은 변형인 WUXGA로 알려져 있다.
DCI 2K는 2K 비디오 프로젝션을 위해 디지털 시네마 이니셔티브 컨소시엄이 2005년에 제정한 표준화된 형식이다. 이 형식은 2048 × 1080 (2.2 메가픽셀)의 해상도를 가지며, 256∶135 (1.8962) 또는 대략 "17∶9"의 가로세로비를 가진다. 이는 DCI 호환 2K 디지털 프로젝터의 기본 해상도이다. 이 해상도를 가진 활성 디스플레이는 드물다. 디스플레이의 가로세로비는 종종 기본 해상도보다 넓어서 비정사각형 화소가 필요하다.
디스플레이 해상도 표준 고선명
2560 × 1080 해상도는 풀 HD (1920 × 1080)를 너비가 1/3 확장된 것과 동일하며, 21:9 (2.370, 또는 21.3:9)의 가로세로비를 가진다. 이 해상도의 모니터는 일반적으로 화면을 두 개의 1280 × 1080 화면으로 분할하는 내장 펌웨어를 포함한다.
일반적인 16∶9와 울트라 와이드 64∶27 사이에 가로세로비를 가진 1080 라인의 비표준 디스플레이 해상도도 있다. 예를 들어, 18∶9, 18.5∶9, 19∶9, 19.5∶9 등이 있다. 이들 대부분은 스마트폰이나 패블릿에 사용되며 정립된 이름은 없지만, 울트라 와이드 (풀) HD라는 포괄적인 용어 아래 포함될 수 있다.
참고: qHD는 quarter HD; QHD는 quad HD
QHD (Quad HD) 또는 1440p는 2560 × 1440 화소의 디스플레이 해상도이다. "QHD"라는 이름은 HD (720p)보다 4배 많은 화소를 가지고 있다는 사실을 반영한다. 또한 "WQHD"라고도 불리는데, W는 기술적으로 불필요하지만 (HD 해상도는 모두 와이드스크린이므로), QHD와 qHD (960 × 540)의 구별을 강조한다.
디스플레이 해상도 표준 고선명
이 해상도는 1980년대 후반 ATSC에서 표준 HDTV 형식으로 고려되었다. 왜냐하면 SDTV NTSC 텔레비전 신호의 높이의 정확히 3배이며 더 넓은 가로세로비를 가졌기 때문이다. 실용적인 기술적 제약으로 인해 그들은 대신 현재 잘 알려진 1280 × 720 (1.5배 NTSC/VGA 높이) 및 1920 × 1080 (PAL 높이 540 라인의 2배)의 16:9 형식을 선택했다.
2006년 10월, 치메이 광전자 (CMO)는 2007년 2분기에 출시될 47인치 1440p LCD 패널을 발표했다. 이 패널은 오토스테레오스코픽 3차원 디스플레이의 형태로 FPD International 2008에서 데뷔할 예정이었다. 2013년 말 현재, 이 해상도를 가진 모니터가 더 흔해지고 있었다.
2010년 7월에 출시된 애플 시네마 디스플레이 모니터의 27인치 버전은 2560 × 1440의 기본 해상도를 가졌으며, 그 후속작인 27인치 애플 선더볼트 디스플레이도 마찬가지였다.
디스플레이 해상도 표준 고선명
이 해상도는 휴대용 장치에도 사용된다. 2012년 9월, 삼성은 13인치 2560 × 1440 디스플레이를 장착한 시리즈 9 WQHD 노트북을 발표했다. 2013년 8월, LG는 5.5인치 QHD 스마트폰 디스플레이를 발표했으며, 이는 LG G3에 사용되었다. 2013년 10월 비보는 2560 × 1440 디스플레이를 장착한 스마트폰을 발표했다.
다른 휴대폰 제조업체는 2014년에 삼성의 갤럭시 노트 4와 구글, 모토로라의 넥서스 6 스마트폰과 같이 뒤따랐다. 2010년대 중반까지는 HTC 10, 루미아 950, 갤럭시 S6 및 S7과 같은 플래그십 휴대폰에서 흔한 해상도였다.
32:9 가로세로비와 5120 × 1440 해상도를 가진 울트라 와이드 (곡면) 모니터는 줄여서 듀얼 QHD 또는 DQHD라고 불린다. 때로는 마케팅 목적으로 "슈퍼-울트라와이드"라고도 불린다.
3200 × 1800 해상도는 16:9 가로세로비를 가지며 1600 × 900 HD+ 해상도의 정확히 4배 많은 화소를 가진다. 따라서 "QHD+" (Quad HD+)라고 불린다. 일부 회사에서는 단순히 "QHD"라고도 불렸다.
디스플레이 해상도 표준 고선명
이 해상도를 사용하는 것으로 발표된 첫 제품은 2013년 HP 엔비 14 터치스마트 울트라북과 13.3인치 삼성 아티브 Q였다.
3440 × 1440 해상도는 QHD (2560 × 1440)를 너비가 34% 확장된 것과 동일하며, 가로세로비는 43:18 (2.38:1, 또는 21.5:9; 일반적으로 단순히 "21:9"로 마케팅됨)이다. 이 해상도를 지원하는 첫 번째 모니터는 34인치 LG 34UM95-P였다. 이 모니터는 2013년 12월 말 독일에서 처음 출시되었으며, 2014년 CES에서 공식 발표되었다.
3840 × 1080 해상도는 두 개의 풀 HD (1920 × 1080) 디스플레이를 나란히 놓거나 4K UHD (3840 × 2160) 디스플레이의 수직 절반과 동일하다. 32:9 (3.5:1) 가로세로비를 가지며, IMAX UltraWideScreen 3.6의 3.6:1 비율에 가깝다. 이 해상도의 삼성 모니터는 화면을 두 개의 1920 × 1080 화면으로, 또는 한 개의 2560 × 1080과 한 개의 1280 × 1080 화면으로 분할하는 내장 펌웨어를 포함한다.
디스플레이 해상도 표준 고선명
3840 × 1600 해상도는 12:5 가로세로비, 즉 2.4 또는 21.6:9를 가지며, 일반적으로 단순히 "21:9"로 마케팅된다. WQXGA (2560 × 1600)를 너비가 50% 확장한 것과 동일하거나, 4K UHD (3840 × 2160)를 높이가 26% 감소한 것과 동일하다. 이 해상도는 와이드스크린 가로세로비로 수직으로 잘린 시네마틱 4K 콘텐츠에서 흔히 볼 수 있다. 이 해상도를 지원하는 첫 번째 모니터는 37.5인치 LG 38UC99-W였다. 다른 공급업체들도 델 U3818DW, HP Z38c, 에이서 XR382CQK와 같은 모델을 출시했다.
이 해상도는 UW4K, WQHD+, UWQHD+ 또는 QHD+라고 불려왔지만, 단일 이름에 대한 합의는 없다.
4K UHD 또는 4K × 2K라고도 불리는 3840 × 2160 해상도는 16:9 가로세로비와 8,294,400 화소를 가진다. 풀 HD (1920 × 1080)의 각 차원에서 2배 크기로 총 4배 많은 화소를 가지며, HD (1280 × 720)의 각 차원에서 3배 크기로 총 9배 많은 화소를 가진다. 이는 HDTV 해상도의 최소 공배수이다.
디스플레이 해상도 표준 고선명
3840 × 2160은 SMPTE ST 2036-1에서 정의된 UHDTV1 형식의 해상도와 ITU-R BT.2020에서 정의된 4K UHDTV 시스템 및 DVB의 UHD-1 방송 표준으로 선택되었다. 또한 CEA의 울트라 HD 디스플레이 정의를 위한 최소 해상도 요구 사항이다. 이러한 표준이 공개되기 전에는 때때로 "QFHD" (Quad Full HD)라고 불리기도 했다.
이 해상도를 지원하는 첫 상용 디스플레이에는 2008년 초 삼성에서 공개한 82인치 LCD TV, 2009년 10월에 발표된 소니 SRM-L560 56인치 LCD 레퍼런스 모니터, 2010년 중반 LG에서 시연한 84인치 디스플레이, 그리고 2010년 11월 이노룩스에서 출시한 의료용 27.84인치 158  PPI 4K IPS 모니터가 포함된다. 2011년 10월 도시바는 REGZA 55x3을 발표했으며, 이는 최초의 4K 안경 없는 3차원 TV라고 주장된다.
디스플레이 해상도 표준 고선명
디스플레이포트는 버전 1.1에서 30 Hz의 3840 × 2160을 지원했으며, 버전 1.2 (2009년)에서는 최대 75 Hz, 버전 1.3 (2014년)에서는 120 Hz를 추가로 지원했다. 반면 HDMI는 버전 1.4 (2009년)에서 30 Hz의 3840 × 2160을 지원했으며 버전 2.0 (2013년)에서는 60 Hz를 지원했다.
디스플레이 해상도 표준 고선명
DisplayPort 1.2에서 60 Hz의 4K 지원이 추가되었을 때, 단일 비디오 스트림에서 필요한 양의 데이터를 처리할 수 있는 DisplayPort 타이밍 컨트롤러 (TCON)가 존재하지 않았다. 결과적으로 2013년과 2014년 초의 첫 4K 모니터들, 예를 들어 샤프 PN-K321, 에이수스 PQ321Q, 델 UP2414Q 및 UP3214Q는 내부적으로 두 개의 1920 × 2160 모니터를 나란히 놓고 단일 디스플레이 대신 DisplayPort의 멀티 스트림 전송 (MST) 기능을 사용하여 각 절반에 대해 별도의 신호를 다중화하고 두 타이밍 컨트롤러 간에 데이터를 분할했다. 2014년에 새로운 타이밍 컨트롤러가 출시되었고, 2014년 중반 이후 에이수스 PB287Q와 같은 새로운 4K 모니터는 더 이상 MST 타일링 기술에 의존하지 않고 60 Hz에서 4K를 달성한다. 대신 표준 SST (Single-Stream Transport) 방식을 사용한다.
디스플레이 해상도 표준 고선명
2015년 소니는 4K 디스플레이를 탑재한 최초의 스마트폰인 엑스페리아 Z5 프리미엄을 발표했으며, 2017년 소니는 4K HDR 디스플레이를 탑재한 최초의 스마트폰인 엑스페리아 XZ 프리미엄을 발표했다.
DCI 4K, 시네마 4K 또는 4K × 2K로 불리는 4096 × 2160은 디지털 시네마 이니셔티브 디지털 시네마 시스템 사양에서 정의된 4K 컨테이너 형식에서 사용되는 해상도로, 영화 산업에서 중요한 표준이다. 이 해상도는 256:135 (1.8962:1)의 가로세로비와 총 8,847,360 화소를 가진다. 이는 DCI 4K 디지털 프로젝터 및 디스플레이의 기본 해상도이다.
HDMI는 버전 1.4에서 24 Hz의 4096 × 2160을 지원했으며 버전 2.0에서는 60 Hz를 지원했다.
디스플레이 해상도 표준 고선명
5120 × 2160 해상도는 4K UHD (3840 × 2160)를 너비가 1/3 확장한 것과 동일하며, 64:27의 가로세로비 (2.370 또는 21.3:9, 일반적으로 단순히 "21:9"로 마케팅됨)와 총 11,059,200 화소를 가진다. 이는 2560 × 1080의 정확히 두 배 크기이며, 총 4배 많은 화소를 가진다. 이 해상도를 지원하는 첫 디스플레이는 105인치 텔레비전인 LG 105UC9와 삼성 UN105S9W였다. 2017년 12월, LG는 34인치 5120 × 2160 모니터인 34WK95U를 발표했으며, 2021년 1월에는 40인치 40WP95C를 발표했다. LG는 이 해상도를 "5K2K WUHD"라고 부른다.
5K 또는 5K × 3K라고 일반적으로 불리는 5120 × 2880 해상도는 16:9 가로세로비와 14,745,600 화소를 가진다. UHDTV 표준에 의해 확립되지 않았지만, 델과 같은 일부 제조업체는 이를 "UHD+"라고 불렀다. 이는 QHD (2560 × 1440)의 화소 수의 정확히 두 배이며, 총 4배 많은 화소를 가진다. 또한 4K UHD (3840 × 2160)보다 각 차원에서 1/3 더 크며, 총 1.77배 많은 화소를 가진다. 2880 라인 수는 또한 NTSC와 PAL의 스캔라인 수인 480과 576의 최소 공배수이다. 이러한 해상도는 SD 콘텐츠를 자연수 (NTSC의 경우 6, PAL의 경우 5)로 수직으로 스케일링하여 맞출 수 있다. SD의 수평 스케일링은 항상 분수이다 (비아나모픽: 5.33...5.47, 아나모픽: 7.11...7.29).
이 해상도를 가진 첫 디스플레이는 2014년 9월 5일에 발표된 델 울트라샤프 UP2715K였다. 2014년 10월 16일, 애플은 아이맥에 레티나 5K 디스플레이를 발표했다.
디스플레이포트 버전 1.3은 단일 케이블을 통해 60 Hz에서 5K를 지원했으며, 버전 1.2는 30 Hz에서만 5K를 지원할 수 있었다. Dell UltraSharp UP2715K 및 HP DreamColor Z27q와 같이 DisplayPort 1.3 지원이 부족했던 초기 5K 60 Hz 디스플레이는 DP MST를 사용하는 초기 4K 디스플레이와 유사한 타일링 디스플레이 모드에서 60 Hz로 작동하려면 두 개의 DisplayPort 1.2 연결이 필요했다.
8K UHD라고도 불리는 7680 × 4320 해상도는 16:9 가로세로비와 33,177,600 화소를 가진다. 4K UHD (3840 × 2160)의 각 차원에서 2배 크기로 총 4배 많은 화소를 가지며, 풀 HD (1920 × 1080)의 각 차원에서 4배 크기로 총 16배 많은 화소를 가진다. 7680 × 4320은 SMPTE ST 2036-1에서 정의된 UHDTV2 형식의 해상도와 ITU-R BT.2020에서 정의된 8K UHDTV 시스템 및 DVB의 UHD-2 방송 표준으로 선택되었다.
2014년 말 VESA에서 최종 확정된 DisplayPort 1.3은 30 Hz (또는 Y′CBCR 4:2:0 서브샘플링 시 60 Hz)에서 7680 × 4320을 지원했다. 초기 DisplayPort 1.3 초안의 일부였고 서브샘플링 없이 60 Hz에서 8K를 가능하게 했을 VESA의 디스플레이 스트림 압축 (DSC)은 최종 초안 공개 전에 사양에서 제외되었다.
DSC 지원은 2016년 3월 DisplayPort 1.4 공개와 함께 재도입되었다. DSC를 사용하면 "시각적으로 손실 없는" 압축 형식으로, 서브샘플링 없이 60 Hz에서 HDR 및 30 비트/화소 색 깊이로 7680 × 4320 (8K UHD)까지의 형식이 가능하다.