hotchpotch/wikipedia-multilingual-ir-pairs huggingface dataset:
F16C 역사
2009년 5월 1일 AMD가 발표한 CVT16 명령어 집합은 X86 및 AMD64 명령어 집합의 128비트 스트리밍 SIMD 확장 코어 명령어의 확장이다.
CVT16은 2007년 8월 30일에 발표된 SSE5 명령어 집합 제안의 일부를 수정한 것으로, XOP 명령어 집합 및 FMA 명령어 집합으로 보완된다. 이 수정은 제안된 새 명령어의 이진 코딩을 인텔의 고급 벡터 확장 명령어 확장과 더 호환되도록 만들었으며, 명령어의 기능은 변경되지 않았다.
최근 문서에서는 인텔과 AMD의 X86-64 아키텍처 사양 모두에서 F16C라는 이름이 공식적으로 사용된다.
F16C 기술 정보
XMM 레지스터의 4개 부동소수점 값 또는 YMM 레지스터의 8개 부동소수점 값을 변환하는 변형이 있다.
이 명령어는 "팩 반정밀도를 팩 단정밀도로 벡터 변환"과 그 반대의 약어이다.
VCVTPS2PH의 8비트 즉시 인수는 반올림 모드를 선택한다. 값 0-4는 가장 가까운 값, 내림, 올림, 잘라내기, MXCSR.RC에 설정된 모드를 선택한다.
이 명령어에 대한 지원은 CPUID (EAX=1) 후 ECX의 비트 29로 표시된다.
F16C F16C를 지원하는 CPU
AMD:
재규어 (마이크로아키텍처)-기반 프로세서
푸마 (마이크로아키텍처)-기반 프로세서
"헤비 이큅먼트" 프로세서
파일드라이버 (마이크로아키텍처)-기반 프로세서, 2012년 4분기
스팀롤러 (마이크로아키텍처)-기반 프로세서, 2014년 1분기
엑스카베이터 (마이크로아키텍처)-기반 프로세서, 2015년 2분기
젠 (마이크로아키텍처)-기반 프로세서, 2017년 1분기 및 이후
SSE5
SSE5(Streaming SIMD Extensions version 5, 스트리밍 SIMD 확장 버전 5의 줄임말)는 2007년 8월 30일 AMD가 AMD64 아키텍처의 128비트 SSE 코어 명령어의 보완으로 제안한 SIMD 명령어 집합 확장이다.
AMD는 처음에 제안된 SSE5를 구현하지 않기로 결정했다. 2009년 5월, AMD는 SSE5를 XOP, FMA4, F16C라는 세 가지 더 작은 명령어 집합 확장으로 대체했는데, 이들은 SSE5의 제안된 기능을 유지하지만, 인텔이 제안한 AVX 명령어 집합과의 더 나은 호환성을 위해 명령어를 다르게 인코딩한다.
세 가지 SSE5 파생 명령어 집합은 2011년 10월 32 nm 공정으로 출시된 불도저 프로세서 코어에 도입되었다.
SSE5 호환성
AMD의 SSE5 확장 번들은 인텔의 SSE4 명령어 전체를 포함하지 않으므로, SSE4의 후속이라기보다는 경쟁자에 가깝다.
SSE5 SSE5 개선 사항
제안된 SSE5 명령어 집합은 170개의 명령어(46개의 기본 명령어 포함)로 구성되었으며, 이들 중 다수는 단일 스레드 성능을 향상시키기 위해 설계되었다. 일부 SSE5 명령어는 3-피연산자 명령어이며, 이를 사용하면 X86 코드에서 달성할 수 있는 평균 클럭당 명령어 처리 횟수가 증가한다. 선택된 새로운 명령어는 다음과 같다:
AMD는 SSE5가 특히 HPC, 멀티미디어, 컴퓨터 보안 애플리케이션에서 극적인 성능 향상을 제공할 것이라고 주장했으며, AES 암호화에서 5배, 비디오 처리 등에 사용되는 이산 코사인 변환 (DCT)에서 30%의 성능 향상을 예상했다.
SSE5 2009년 개정
SSE5 사양에는 명령어가 두 개 이상의 피연산자를 가질 수 있도록 X86 명령어의 일반 코딩 스키마에 대한 제안된 확장이 포함되었다. 2008년, 인텔은 두 개 이상의 피연산자를 가진 명령어를 코딩하는 다른 방법을 제안하는 계획된 AVX 명령어 집합을 발표했다. SSE5와 AVX라는 두 가지 제안된 코딩 스키마는 상호 비호환적이지만, AVX 스키마는 SSE5 스키마에 비해 특정 장점이 있다. 가장 중요한 것은 AVX가 더 큰 벡터 크기를 포함하여 미래 확장을 위한 충분한 공간을 가지고 있다는 점이다.
2009년 5월, AMD는 계획된 미래 명령어에 대한 개정된 사양을 발표했다. 이 개정판은 코딩 스키마를 AVX 스키마와 호환되도록 변경했지만, AMD가 도입한 명령어와 인텔이 도입한 명령어 사이의 중복을 피하기 위해 접두사 바이트를 다르게 사용했다.
SSE5 2009년 개정
개정된 명령어 집합은 더 이상 오해의 소지가 있다는 비판을 받은 SSE5라는 이름을 사용하지 않지만, 새로운 개정판의 대부분의 명령어는 원래 SSE5 사양과 기능적으로 동일하며, 단지 명령어가 코딩되는 방식만 다르다. AMD 명령어 집합에 대한 계획된 추가 사항은 세 가지 하위 집합으로 구성된다.
XOP와 FMA4는 젠 마이크로아키텍처를 사용하는 최신 AMD 프로세서에서는 제거되었다.
AMD 터보 코어
AMD 터보 코어(AMD Turbo Core, AMD 코어 퍼포먼스 부스트 (CPB)라고도 함)는 AMD가 구현한 동적 주파수 스케일링 기술로, 특정 버전의 프로세서에서 프로세서의 작동 주파수를 동적으로 조정하고 제어하여 필요할 때 성능을 향상시키면서 정상 작동 시 낮은 전력 및 열 매개변수를 유지한다. AMD 터보 코어 기술은 AMD K10 마이크로아키텍처를 기반으로 하는 페넘 II X6 마이크로프로세서부터 구현되었다. AMD 터보 코어는 일부 AMD A-시리즈 가속 처리 장치에서 사용할 수 있다.
AMD 터보 코어는 성능 향상을 위해 사용되는 또 다른 동적 프로세서 주파수 조정 기술인 인텔 터보 부스트와 유사하며, 전력 소비를 줄이고(배터리 수명 절약), 발열을 줄이고, 소음을 줄이기 위해 노트북 프로세서의 작동 주파수를 동적으로 조정하는 데 사용되는 AMD 파워나우!와도 유사하다. AMD 파워나우!는 프로세서 주파수를 줄이는 데 사용되는 반면, AMD 터보 코어는 프로세서 주파수를 늘리는 데 사용된다.
AMD 터보 코어 배경
프로세서의 클럭 속도를 결정하기 위해 프로세서는 스트레스 테스트를 거쳐 최대 허용 전력량에 도달하기 전에 프로세서가 실행할 수 있는 최대 속도를 결정하는데, 이를 열 설계 전력 또는 TDP라고 한다. 고객들이 프로세서가 정격 TDP를 거의 소모하지 않는다고 불평했으며, 이는 대부분의 소비자들이 최대 스트레스 테스트 중에 소모되는 전력에 근접하지 못했음을 의미한다고 보고되었다. 이러한 문제를 해결하기 위해 평균 CPU 전력(ACP)이라는 매개변수가 사용된다. ACP는 일반적인 사용 시 예상되는 평균 전력을 정의하는 반면, TDP는 최대 소모 전력을 나타낸다. 전력 소모는 열 한계를 고려하고 CPU 전력 손실을 결정할 때 중요한 요소이다.
AMD 터보 코어 및 유사한 동적 프로세서 주파수 조정 기술은 평균 전력 소모가 최대 설계 한계보다 낮다는 점을 활용하여 설계 한계를 초과하지 않고도 짧은 시간 동안 주파수(및 이에 수반되는 전력 및 발열)를 높일 수 있다.
AMD 터보 코어 특징
AMD 터보 코어의 장점은 다음과 같다:
라이젠 프로세서와 함께 AMD는 추가 자동 오버클럭 기능을 도입했다:
터보 버튼
IBM PC 호환기종 컴퓨터에서 터보 버튼(Turbo button)은 두 가지 실행 상태 중 하나를 선택한다. 기본 "터보" 속도 또는 인텔 8086 CPU에 가까운 감소된 속도이다. 이 버튼은 1980년대 중반부터 1990년대 중반까지 인텔 80286, 80386 및 80486 프로세서를 사용하는 컴퓨터에서 비교적 흔했다. 이 이름은 엔진의 출력과 효율성을 높이는 장치인 터보차저에서 영감을 받았다. "터보" 버튼을 누르면 컴퓨터가 설계된 최고 속도로 실행되도록 의도되었다.
터보 버튼 목적
IBM PC에 사용된 원래 4.77 MHz 인텔 8088보다 빠르게 실행되는 CPU가 도입되면서, CPU 주파수에 의존하는 프로그램들은 의도보다 빠르게 실행되었다. 특히 게임은 빨라진 게임 이벤트에 반응할 시간이 줄어들어 플레이하기 어려워지는 경우가 많았다. 이러한 호환성을 회복하기 위해 "터보" 버튼이 추가되었다. 터보 모드를 비활성화하면 시스템 속도가 원래의 8086/8088 칩과 호환되는 상태로 느려진다.
터보 버튼 전환
대부분의 시스템에서 터보 모드는 버튼이 눌러진 상태였지만, 버튼을 양방향으로 연결할 수 있었기 때문에 일부 시스템에서는 반대였다. 터보 버튼은 시스템 케이스의 터보 LED 또는 두 자리 세그먼트 디스플레이에 연결될 수 있었지만, 일부 경우에는 표시된 주파수(MHz 단위)가 실제 프로세서 클럭의 측정이 아니라 메인보드의 점퍼로 설정된 두 가지 "빠른" 및 "느린" 디스플레이 옵션이었다.
일부 시스템은 팩커드 벨 486ES 3x3 (4x4 및 MT 모델은 전용 터보 버튼이 있었음)처럼 터보 모드를 켜고 끄기 위한 Ctrl-Alt-+ 및 Ctrl-Alt-- 키 조합도 지원했다. 터보 버튼이 있거나 없는 모든 486ES 모델에서 전원 표시등은 일반("터보") 모드에서는 녹색을, 느린 모드에서는 주황색을 나타냈다. ITT Xtra는 Ctrl-Alt-?를 사용하여 전환했다.
일부 키보드에는 오른쪽 Shift 근처에 터보 버튼도 있었다. 컴퓨터 케이스에 흔히 있던 터보 버튼과 달리 키보드의 터보 버튼은 CPU의 클럭 속도를 제어하지 않았다. 대신 키보드 반복 속도를 제어했다.
터보 버튼 터보 디스플레이
터보 디스플레이는 CPU의 현재 주파수(MHz) 속도를 표시하는 데 사용되며, 일반적으로 두 자리 또는 세 자리 디지털 LED 디스플레이로 이루어진다. 표시되는 속도는 CPU 주파수와 컴퓨터 설정에 따라 달라질 수 있지만, CPU의 주파수를 측정하는 것이 아니라 터보가 켜지거나 꺼졌을 때 미리 설정된 숫자를 표시하며, 이 숫자들은 디스플레이 뒷면에 있는 두(또는 세) 개의 점퍼 뱅크로 변경할 수 있는데, 각 뱅크는 각 자리를 변경하며, 그 목적은 디스플레이의 LED를 전원에 연결(또는 분리)하는 것이다. 뱅크의 배치는 다를 수 있다.
터보 버튼 사용
이 기능은 286에서 486 CPU를 실행하는 시스템에서 비교적 흔했으며, 펜티엄 시대 컴퓨터에서는 덜 흔했다. 대부분의 시스템에 두 자리 디스플레이만 있었기 때문에 CPU 속도가 100 MHz에 도달하면서 주파수 디스플레이는 대부분 사라지거나 "HI"/"LO", "99"를 표시하도록 재프로그래밍되거나 세 자리 디스플레이로 대체되었다.
새로운 컴퓨터가 계속해서 빨라지고 다양한 속도를 지원함에 따라 소프트웨어가 특정 CPU 속도에 의존하는 것은 불가능해졌다. 소프트웨어가 다른 타이밍 방법에 의존하기 시작하면서 터보 기능은 새로운 프로그램에 거의 무관해졌다.
터보 버튼 소프트웨어 구현
현대 컴퓨터에서 실제 하드웨어 터보 버튼의 구현은 사라졌지만, 소프트웨어 개발자들은 소프트웨어 대체품으로 이를 보완했다. 한 예로 조절 가능한 에뮬레이션 속도를 제공하는 도스박스가 있다. ACPI 전원 관리를 지원하는 최신 PC는 ACPI 성능 상태 또는 기타 CPU 스로틀링 모드를 전환하기 위한 소프트웨어 제어를 제공할 수 있다. 이는 호환성보다는 절전 또는 CPU 과열 방지를 위해 사용되는데, 현대 응용 프로그램은 타이밍을 위해 CPU 클럭 대신 실시간 시계를 사용하기 때문이다.
터보 버튼 반대 방향 버튼 동작
일부 컴퓨터는 터보 버튼이 눌러지면 컴퓨터가 더 느린 속도로 실행되도록 연결되었다. 터보 버튼을 이런 식으로 구성할 수 있지만, 이는 버튼의 의도된 사용 방식이 아니다. 버튼이 눌러졌을 때 컴퓨터가 최고 속도로 실행되도록 의도되었기 때문이다. 이로 인해 레트로 컴퓨터 포럼과 커뮤니티에서 버튼의 목적과 명칭에 대한 많은 혼란과 오해가 발생했다. 이 문제는 디스플레이 또는 컴퓨터의 메인보드에서 와이어를 올바른 방식으로 다시 연결하여 해결할 수 있다. 터보 LED가 켜져 있으면 스위치가 어떻게 연결되었든 항상 CPU가 최고 속도로 실행되고 있음을 의미한다.
AGESA
AGESA, 즉 AMD 제네릭 캡슐화 소프트웨어 아키텍처(AMD Generic Encapsulated Software Architecture)는 AMD가 개발한 절차 라이브러리로, AMD64 아키텍처를 사용하는 메인보드에서 플랫폼 초기화 (PI)를 수행하는 데 사용된다. 이러한 메인보드의 바이오스의 일부인 AGESA는 CPU 코어, 칩셋, 주 메모리 및 하이퍼트랜스포트 컨트롤러의 초기화를 담당한다.
AGESA 역사
AGESA는 PC의 독점 바이오스를 대체하려는 프로젝트인 코어부트 개발을 돕기 위해 2011년 초에 오픈 소스로 공개되었다. 그러나 이러한 릴리스는 이후 중단되면서 AMD의 패밀리 15h를 넘어 코어부트 개발의 기반이 되지 못했다.
AGESA는 AMD가 미래를 대비하여 설계한 AM4 플랫폼과 특히 관련성이 높아졌으며, 2019년 5월 현재 젠 아키텍처 기반의 세 가지 다른 세대의 CPU의 기반이 되었다. 이들 각 세대마다 AGESA 코드의 새로운 브랜치가 출시되었다. AGESA 버전 관리는 이 세 가지 릴리스 각각에 대해 별도로 실행되는 경우가 많으므로, 한 세대에서 다음 세대로 넘어갈 때 버전 번호의 퇴행이 발생할 수밖에 없다.
"서밋 PI"라는 이름의 첫 번째 버전은 2017년 2월에 출시되었다. 이 버전은 1세대 젠 칩을 대상으로 했으며, 버전 1.0.0.4로 시작했다. 2017년 10월, 서밋 PI가 버전 1.0.0.7에 도달했을 때, 이 브랜치는 "레이븐 PI"로 이름이 변경되었고(버전 번호는 초기화되지 않았다), 레이븐 릿지 APU를 지원하는 AGESA의 첫 번째 버전으로 출시되었다.
AGESA 역사
젠+으로 알려진 젠의 2세대를 지원하는 두 번째 버전은 라이젠 프로세서의 코드명인 피나클 릿지를 따서 "피나클 PI"라고 명명되었다. 이 버전은 2018년 2월에 초기 버전 1.0.0.0a로 출시되었다.
그리고 2019년 3월, "콤보AM4 PI"라는 이름의 세 번째 AGESA 버전이 버전 0.0.7.0으로 출시되어 젠 2 기반 프로세서에 대한 지원을 도입했다.
"ComboAM4v2"는 젠 3 기반 프로세서를 지원하며, "ComboAM5PI"는 AM5 메인보드에서 젠 4 기반 프로세서를 지원한다.
sWRX8 플랫폼용 "ChagallWS PI"는 차갈 아키텍처 기반의 스레드리퍼 프로 프로세서를 지원한다.
2023년 4월, AMD는 노후화된 AGESA 코드베이스를 새로운 오픈 소스 펌웨어인 "AMD openSIL"로 교체할 계획을 발표했다. 새 펌웨어는 2026년까지 준비될 것으로 예상된다.
커먼 플래시 메모리 인터페이스
커먼 플래시 메모리 인터페이스(Common Flash Memory Interface, CFI)는 AMD, 인텔, 샤프, 후지쯔가 공동으로 개발한 공개 표준이다. 모든 플래시 메모리 공급업체에서 구현할 수 있으며, JEDEC의 비휘발성 메모리 소위원회에서 승인했다. 이 사양의 목표는 서로 다른 공급업체에서 제공하는 플래시 메모리 장치의 호환성이다. 개발자는 플래시 칩에서 식별 정보를 읽어 다양한 플래시 제품에 하나의 드라이버를 사용할 수 있다.
각 플래시 메모리 장치에는 메모리 크기, 바이트 및 워드 구성, 블록 구성, 전압 및 타이밍 데이터와 같은 정보가 포함된다.
이 사양은 여러 가지 이점을 제공한다. 플래시 장치에 대한 정보는 시스템 소프트웨어 내 테이블에 거의 또는 전혀 저장될 필요가 없다. 더 저렴한 플래시 메모리 장치를 사용할 수 있게 되면 시스템 소프트웨어를 다시 작성할 필요 없이 사용할 수 있다. 현재 소프트웨어 시스템을 이전보다 더 쉽고 빠르게 적용할 수 있다.
CFI 지원은 FreeBSD에 구현되어 있다.
컬러 렌더링
컬러 렌더링(Color rendering) 또는 연색성은 광원이 다양한 물체의 색을 충실하게 나타내는 능력(즉, 이상적인 광원이나 자연광과 비교하여 조명 이색성을 생성하는 능력)을 말한다. 색 렌더링이 좋은 광원은 신생아 치료 및 미술 복원과 같이 색에 민감한 응용 분야에서 바람직하다. 국제 조명 위원회(CIE)는 이를 다음과 같이 정의한다.
기준 조명 아래에서의 물체의 색상과 의식적 또는 무의식적 비교를 통해 물체의 색상에 미치는 조명의 영향.
컬러 렌더링 정량적 측정
광원의 컬러 렌더링을 인간의 눈이나 카메라로 측정하기 위해 다양한 정량적 측정법이 고안되었다. 주요 측정법은 다음과 같다.
스펙트럼 유사성 지수(SSI), AMPAS 2016 (2020년 개정). CRI 및 TLCI의 색상 샘플 개념을 버리고 스펙트럼의 모양을 직접 다룬다. 색상 샘플이 없으므로 SSI는 컬러 렌더링을 측정하지 않지만, 기준 광원과 비교하여 테스트 광원의 잠재적 컬러 렌더링 품질을 나타내는 데 자주 사용되므로 여기에 포함된다. SMPTE 2122로 발행되었다.
컬러 렌더링 배경
연구자들은 전기 조명의 색 렌더링을 비교하기 위한 기준으로 햇빛을 사용했다. 1948년, 햇빛은 "다양한 색상을 (1) 보여주고, (2) 미세한 색상 차이를 구별하기 쉽게 하며, (3) 주변 사물의 색상이 명확히 자연스러워 보이기" 때문에 좋은 색 렌더링을 위한 이상적인 조명원으로 묘사되었다.
20세기 중반 무렵, 색상 과학자들은 인공 조명이 색상을 정확하게 재현하는 능력을 평가하는 데 관심을 가졌다. 유럽 연구자들은 "대표적인" 스펙트럼 대역에서 스펙트럼 파워 분포(SPD)를 측정하여 조명을 설명하려고 시도한 반면, 북미 연구자들은 기준 물체에 대한 조명의 색채학적 효과를 연구했다.
컬러 렌더링 척도
1974년의 연색 지수(CRI)는 색상 렌더링에 대한 CIE 위원회 연구의 결과물이다. 이는 분광광도법을 요구하는 대신 인간 피험자 패널을 사용하여 미국 색채학적 접근 방식을 사용한다. 다양한 색조의 8개 샘플을 두 조명으로 번갈아 비추고 색상 모양을 비교한다. 당시에는 색상 모양 모델이 존재하지 않았기 때문에 적합한 색 공간인 CIEUVW에서 색상 차이를 기반으로 평가하기로 결정했다. 색도 잔차는 기준 조명과 비교하기 전에 색적응 변환으로 해결된다. 각 색상 차이는 하위 점수로 변환되었고, 8개의 하위 점수가 평균화되어 최종 점수인 Ra를 산출한다.
일찍이 1971년에 BBC 연구원들은 텔레비전을 위한 CRI의 아날로그를 고안했다. 당시에는 광원의 비교적 넓은 대역폭 특성으로 인해 CRI가 텔레비전 카메라의 색상 렌더링을 여전히 근사화했지만, LED 조명의 출현으로 이러한 가정이 빠르게 무너졌다. 그 결과, 유럽 방송 연맹은 2012년에 텔레비전 조명 일관성 지수(TLCI) 개념을 재도입했으며, 2013년에는 혼합 조명을 위한 텔레비전 조명기 매칭 계수(TLMF)를 도입했다.
컬러 렌더링 척도
TLCI를 계산하기 위해서는 먼저 광원의 스펙트럼 파워 분포(SPD) 전체를 측정한다. 이 SPD에서 상관 색온도(CCT)를 찾아 기준 조명을 제공한다. 테스트 및 기준 조명 아래에서 컬러 체커 이미지는 알려진 반사율과 평균 HDTV 카메라 및 디스플레이의 색상 곡선을 사용하여 시뮬레이션된다. 차이점은 CIEDE2000에서 계산된다. TLMF에서는 CCT로 기준이 지정되는 것이 아니라 사용자가 직접 지정한다.
2016년의 스펙트럼 유사성 지수(SSI)는 색상 샘플 비교를 완전히 포기하고 대신 한 광원의 SPD를 기준과 직접 비교하는 척도이다. 개발자들은 카메라 간의 차이로 인해 TLCI는 3칩 텔레비전 카메라만 설명할 수 있으며, 단일 칩 디지털 시네마, 스틸 카메라 또는 필름의 더 다양한 스펙트럼 민감도를 설명할 수 없다고 주장한다. (이론적으로 색상 젤 또한 TLCI로 포착하기 어려운 변형을 야기한다.)
컬러 렌더링 척도
SSI는 375~675 nm 범위의 5nm 간격으로 두 개의 통합 정규화된 SPD를 취하고 그들 사이의 가중 상대 차이를 찾아 계산한다. 이 가중 상대 차이는 컨볼루션되고, 결과의 크기는 100점 값으로 변환된다. 낮은 SSI는 잠재적인 색상 렌더링 문제에 대한 경고일 뿐, 문제의 존재를 확인하거나 어떤 오류가 발생할 가능성이 있는지 나타내지 않는다.
TM-30은 현재(2021년 기준) CIE가 인간이 인지하는 색상 렌더링에 대해 권장하는 측정법이다. 이는 전체 충실도 지수(Rf), 채도 변화에 대한 전체 색역 지수(Rg), 색역 모양 그래프, 16개 색조 범위 각각에 대한 채도, 색조, 색상 충실도에 대한 상세 값, 그리고 99개 샘플 색상 각각에 대한 색상 충실도 점수를 포함한 대규모 출력 세트를 생성한다. CAM02-UCS 색 공간을 사용한다. Rf는 CIE에 의해 CIE 224:2017 "색상 충실도 지수"(CFI)로 채택되었다.
컬러 렌더링 척도
다른 새로운 척도와 마찬가지로, TM-30은 동일한 CCT의 SPD를 참조하여 SPD로부터 계산된다. TM-30의 독특한 점은 색상 재현의 충실도(정확성)를 넘어 색상 렌더링의 다른 측면을 설명한다는 것이다. 이 추가 정보는 예를 들어 특정 디자인 기준 하에서 피부 톤의 선명도를 위해 충실도를 희생할 수 있게 한다. TM-30 부록 E에는 세 가지 참조 디자인 의도와 우선순위 수준이 정의되어 있다.
앞서 언급된 척도들이 CRI를 대체하기 위해 고안되기 전에, 다른 여러 측정법이 제안되었다. 그러나 이들 중 어느 것도 널리 사용되지는 않았다.
R96a, 1999
원본 색상 샘플의 진부화/손실과 색도계의 일부 개선 사항을 고려하기 위한 CRI 개정판. ColorChecker 샘플, CIELAB 및 CIECAT94를 사용한다.
색상 품질 척도, 2005
NIST가 제안한 CRI Ra 대체. 더 채도가 높은 샘플, CIELAB 및 CMCCAT2002를 사용한다. 점수 산정 방식이 수정되었다.
색역 면적 지수, 2010
색역 면적의 측정값. 충실도 측정값(예: CRI)과 함께 사용하면 단독으로 사용하는 것보다 선호도를 더 잘 예측한다.
AMD 플랫폼 시큐리티 프로세서
AMD 플랫폼 시큐리티 프로세서(AMD Platform Security Processor, PSP), 공식 명칭 AMD 시큐어 테크놀로지는 AMD 마이크로프로세서에 약 2013년부터 통합된 신뢰 실행 환경 서브시스템이다. AMD 개발자 가이드에 따르면, 이 서브시스템은 "보안 환경을 생성, 모니터링 및 유지 관리하는 역할"을 하며, "그 기능에는 부팅 프로세스 관리, 다양한 보안 관련 메커니즘 초기화, 의심스러운 활동이나 이벤트에 대한 시스템 모니터링 및 적절한 대응 구현이 포함된다"고 명시되어 있다. 비평가들은 이것이 백도어로 사용될 수 있고 보안 문제의 소지가 있다고 우려한다. AMD는 PSP에서 실행되는 코드를 오픈 소스로 공개하라는 요청을 거부했다.
AMD 플랫폼 시큐리티 프로세서 상세 정보
PSP 자체는 TrustZone 확장이 적용된 ARM 코어(ARM Cortex-A5)로, 메인 CPU 다이에 코프로세서로 삽입된다. PSP는 온칩 펌웨어를 포함하며, 이는 SPI ROM을 검증하고 오프칩 펌웨어를 로드하는 역할을 한다. 2019년, 베를린 기반의 보안 그룹은 일반적인 UEFI 이미지 파일(운영 체제를 부팅하는 코드)에서 오프칩 펌웨어를 발견했는데, 이는 쉽게 분석될 수 있다는 것을 의미했다. 몇몇 직접 작성한 파이썬 기반 도구를 사용하여, 그들은 SPI ROM의 오프칩 펌웨어가 전체 마이크로 운영 체제와 유사한 애플리케이션을 포함하고 있음을 발견했다. 레노버 씽크패드 A285 노트북의 마더보드 플래시 칩(UEFI 펌웨어 저장)을 조사한 결과, PSP 코어 자체(장치로서)가 메인 CPU보다 먼저 실행되며, 펌웨어 부트스트랩 프로세스가 기본 UEFI가 로드되기 직전에 시작된다는 것이 밝혀졌다. 그들은 펌웨어가 사용자 애플리케이션이 실행되는 동일한 시스템 메모리 공간에서 실행되며, MMIO를 포함하여 해당 공간에 대한 무제한 접근 권한을 가지고 있어 데이터 안전성에 대한 우려를 제기한다는 것을 발견했다. PSP는 x86 코어의 실행 여부를 결정하는 칩이기 때문에 하드웨어 다운코어링을 구현하는 데 사용되며, 시스템의 특정 코어는 제조 과정에서 영구적으로 접근할 수 없도록 만들 수 있다. 또한 PSP는 RDRAND 명령을 위한 무작위 숫자 생성기를 제공하며 TPM 서비스를 제공한다.
AMD 플랫폼 시큐리티 프로세서 부팅 과정
PSP는 부팅 과정의 필수적인 부분이며, PSP 없이는 x86 코어가 활성화되지 않는다.
온칩 단계
PSP 칩에 직접 위치한 펌웨어는 ARM CPU를 설정하고, SPI ROM의 무결성을 검증하며, 다양한 데이터 구조를 사용하여 SPI ROM에서 오프칩 펌웨어(AGESA)를 찾아 내부 PSP 메모리로 복사한다.
오프칩 단계
로드된 오프칩 모듈은 DRAM을 초기화하고 플랫폼 초기화를 수행한다. 이전 데이터 구조를 사용하여 오프칩 펌웨어는 SPI ROM 내에서 UEFI 펌웨어를 찾아 DRAM으로 복사하며, 추가 검증 단계를 수행할 수 있고 시스템이 안전하다고 판단되면 x86 코어를 리셋 상태에서 해제하여 UEFI 펌웨어를 시작한다.
AMD 플랫폼 시큐리티 프로세서 보고된 취약점
2017년 9월, 구글 보안 연구원 크피르 코헨(Cfir Cohen)은 공격자가 암호, 인증서 및 기타 민감한 정보에 접근할 수 있게 하는 PSP 서브시스템의 취약점을 AMD에 보고했으며; 2017년 12월에 벤더들에게 패치가 제공될 것이라는 소문이 돌았다.
2018년 3월, 이스라엘의 IT 보안 회사는 AMD의 젠 아키텍처 CPU(EPYC, 라이젠, 라이젠 프로, 라이젠 모바일)에 있는 PSP와 관련된 몇 가지 심각한 결함을 보고했는데, 이는 악성 소프트웨어가 실행되어 민감한 정보에 접근할 수 있게 할 수 있다고 주장되었다. AMD는 이러한 결함을 처리하기 위한 펌웨어 업데이트를 발표했다. CTS 랩스(CTS Labs)가 주장한 높은 위험성은 일축되었지만, 독립적인 보안 전문가들이 공개된 내용을 검토한 결과 기술적인 관점에서 그 유효성은 인정되었고, 이는 해당 결함이 시장 조작을 목적으로 공개되었다는 주장을 낳았다.
ARM Cortex-A5
ARM Cortex-A5는 2009년에 발표된 ARM 홀딩스가 라이선스하는 32비트 프로세서 코어로 ARMv7-A 아키텍처를 구현한다.
ARM Cortex-A5 개요
Cortex-A5는 저가 장치에 사용되는 ARM9 및 ARM11 코어를 대체하기 위한 것이다. Cortex-A5는 VFPv4 및 NEON 고급 SIMD와 같은 인터넷 애플리케이션에 중점을 둔 ARMv7 아키텍처의 기능을 제공한다.
Cortex-A5 코어의 주요 기능은 다음과 같다:
ARM Cortex-A5 칩
다음과 같은 여러 시스템 온 칩 (SoC)이 Cortex-A5 코어를 구현했다:
스콜피언 (프로세서)
스콜피언(Scorpion)은 퀄컴이 스냅드래곤 모바일 SoC에 사용하기 위해 설계한 중앙 처리 장치 (CPU) 코어이다. 2008년에 출시되었다. 사내에서 설계되었지만, ARM Cortex-A8 및 Cortex-A9 CPU 코어와 많은 아키텍처적 유사성을 가지고 있다.
크라이오
퀄컴 크라이오(Qualcomm Kryo)는 스냅드래곤 SoC 라인업에 포함된 맞춤형 또는 세미 맞춤형 ARM 기반 CPU 시리즈이다.
이 CPU들은 ARM 64비트 명령어 세트를 구현하며 이전 32비트 크레이트 CPU의 후속작이다. 2015년 스냅드래곤 820에서 처음 도입되었다. 2017년 퀄컴은 최초의 미드레인지 크라이오 SoC인 스냅드래곤 636과 스냅드래곤 660을 출시했다. 2018년에는 크라이오 아키텍처를 적용한 최초의 보급형 SoC인 스냅드래곤 632가 출시되었다.
크라이오 크라이오 (오리지널)
2015년 9월에 처음 발표되었으며 스냅드래곤 820 SoC에 사용되었다. 오리지널 크라이오 코어는 Big.LITTLE 구성의 양쪽 부분에 모두 사용될 수 있는데, 스냅드래곤 820 및 821의 경우 두 개의 듀얼 코어 클러스터가 스냅드래곤 615에서 두 Cortex-A53 클러스터가 작동하는 방식과 유사하게 다른 클럭 주파수로 실행된다.
820/821의 크라이오는 ARM 코어텍스 디자인에 기반하지 않은 인하우스 맞춤형 ARMv8.0-A (AArch64/AArch32) 디자인이다.
크라이오 크라이오 200 시리즈
크라이오 200 시리즈 CPU는 오리지널 크라이오 마이크로아키텍처의 파생물이 아니라, ARM의 ARM 코어텍스 기술 기반 (BoC) 라이선스로 허가된 세미 맞춤형 디자인이다. 크라이오 200 시리즈 CPU는 ARM의 Cortex-A73 (성능/골드 클러스터)과 Cortex-A53 (효율/실버 클러스터)의 Big.LITTLE 배열 파생물이다.
크라이오 280 CPU는 2016년 11월 스냅드래곤 835 모바일 플랫폼과 함께 발표되었다. 오리지널 크라이오에 비해 새로운 크라이오 280 코어는 정수 클럭당 명령어 처리 성능이 향상되었지만 부동소수점 클럭당 명령어 처리 성능은 낮아졌다. 그러나 전반적으로 835는 CPU 스케줄링 및 DVFS 시스템 개선 덕분에 820 및 엑시노스 8895에 비해 상당한 성능 및 효율성 이점을 제공하여 검토자들로부터 호평을 받았다.
크라이오 265 CPU는 2021년 10월 스냅드래곤 680 모바일 플랫폼과 함께 발표되었다.
크라이오 260 CPU는 2017년 5월 중급형 스마트폰용 스냅드래곤 660 모바일 플랫폼과 함께 발표되었다. 크라이오 260 코어는 스냅드래곤 636, 스냅드래곤 665, 스냅드래곤 662에도 사용된다.
크라이오 크라이오 200 시리즈
크라이오 250 CPU는 2018년 6월 발표된 스냅드래곤 632 모바일 플랫폼에 도입되었다. 14 nm 공정으로 제작되었으며, L2 캐시 크기에 약간의 차이가 있지만 크라이오 260과 유사하다. 퀄컴은 스냅드래곤 632가 Cortex-A53 코어만 사용하는 스냅드래곤 625/450에 비해 40% 향상된 성능을 제공한다고 주장한다. 크라이오 250은 또한 보급형 플랫폼에 사용된 최초의 시리즈이다.
크라이오 240 CPU는 2020년 초에 발표된 스냅드래곤 460 모바일 플랫폼에 도입되었다. 11 nm 공정으로 제작되었으며, Big.LITTLE 아키텍처를 사용하는 Cortex-A73 및 Cortex-A53 코어를 사용한다. 퀄컴은 이 CPU가 Cortex-A53 코어만 사용하는 이전 세대(스냅드래곤 450)에 비해 70% 향상된 성능을 제공한다고 주장한다. 크라이오 240은 보급형 플랫폼에 사용될 예정이다.
크라이오 크라이오 300 시리즈
크라이오 300 시리즈 CPU는 ARM의 Cortex-A75와 Cortex-A55의 파생물인 세미 맞춤형 골드 및 실버 코어를 특징으로 하며, DynamIQ와 함께 구성된다. 이들은 ARMv8.2-A 및 DynamIQ를 지원하는 퀄컴의 첫 CPU이다. DynamIQ는 각 CPU 클러스터의 코어/캐시 양을 포함하여 CPU 구성에 더 많은 유연성을 제공한다.
크라이오 385 코어는 2017년 12월 스냅드래곤 845의 일부로 발표되었다. 퀄컴은 고성능 코어에서 실행되는 작업의 성능이 스냅드래곤 835에 비해 25~30% 증가하고, 효율성 코어에서는 15% 증가할 것으로 예상했다. 테스트 결과 엑시노스 8895 및 9810에 비해 성능 및 효율성에서 상당한 이점이 발견되었다. 크라이오 385는 스냅드래곤 850에도 사용된다.
크라이오 360은 퀄컴의 상위 미드레인지 세미 맞춤형 코어이다. 2018년 5월에 발표된 스냅드래곤 710에 도입되었다. 크라이오 360은 스냅드래곤 670 및 712에도 사용된다.
크라이오 크라이오 400 시리즈
크라이오 400 시리즈 CPU는 ARM의 Cortex-A76 및 Cortex-A55의 파생물인 세미 맞춤형 골드 프라임/골드 및 실버 코어를 특징으로 하며, DynamIQ와 함께 구성된다. 퀄컴은 자사의 세미 맞춤형 Cortex-A76이 더 큰 비순차 실행 창(리오더 버퍼)과 부동소수점 워크로드에 더 최적화된 데이터 프리페처를 가지고 있다고 밝혔다.
크라이오 495 CPU는 2018년 12월 6일 스냅드래곤 8cx와 함께 발표되었다. 퀄컴은 8cx가 스냅드래곤 850보다 60% 더 효율적이라고 주장한다.
크라이오 490 CPU는 2019년 12월 5일 스냅드래곤 8c와 함께 발표되었다.
크라이오 485 CPU는 2018년 12월 5일 스냅드래곤 855와 함께 발표되었다. 퀄컴은 845의 크라이오 385에 비해 성능이 최대 45% 향상되었다고 주장한다. 테스트 결과 855는 SPECint2006에서 845보다 51%, SPECfp2006에서 61%, 전력 효율에서 39% 더 뛰어난 성능을 보였다. 855는 엑시노스 9820보다도 훨씬 효율적이다.
크라이오 크라이오 400 시리즈
크라이오 475 CPU는 퀄컴의 상위 미드레인지 세미 맞춤형 코어이다. 2019년 12월 4일 스냅드래곤 765 및 765G에, 2020년 5월 스냅드래곤 768G에 도입되었다.
크라이오 470 CPU는 퀄컴의 상위 미드레인지 세미 맞춤형 코어이다. 2019년 4월 스냅드래곤 730 및 730G에, 2020년 8월 스냅드래곤 732G에 도입되었다.
크라이오 468 CPU는 2019년 12월 5일 스냅드래곤 7c와 함께 발표되었다.
크라이오 465 CPU는 퀄컴의 상위 미드레인지 세미 맞춤형 코어이다. 2020년 1월 스냅드래곤 720G에 도입되었으며, NavIC 하드웨어 지원이 포함된다.
크라이오 460 CPU는 퀄컴의 미드레인지 세미 맞춤형 코어이다. 2018년 10월 스냅드래곤 675에 도입되었으며, 2021년 1월 스냅드래곤 480에 도입되었다.
크라이오 크라이오 500 시리즈
크라이오 500 시리즈 CPU는 ARM의 Cortex-A77 및 Cortex-A55의 파생물인 세미 맞춤형 프라임/골드 및 실버 코어를 특징으로 하며, DynamIQ와 함께 구성된다.
크라이오 585 CPU는 2019년 12월 4일 스냅드래곤 865와 함께 발표되었다. 퀄컴은 크라이오 485에 비해 성능이 최대 25% 향상되고 효율성이 25% 더 높아졌다고 주장한다.
크라이오 570 CPU는 2020년 9월 22일 스냅드래곤 750G와 함께 발표되었다.
크라이오 560 CPU는 2020년 6월 18일 스냅드래곤 690과 함께 발표되었다. 퀄컴은 675의 크라이오 460에 비해 성능이 최대 20% 향상되었다고 주장한다.
크라이오 크라이오 600 시리즈
크라이오 600 시리즈 CPU는 ARM의 Cortex-X1/Cortex-A78 및 Cortex-A55의 파생물인 세미 맞춤형 프라임/골드 및 실버 코어를 특징으로 하며, DynamIQ와 함께 구성된다.
크라이오 680 CPU는 2020년 12월 2일 스냅드래곤 888과 함께 발표되었다.
크라이오 670 CPU는 2021년 3월 25일 스냅드래곤 780G와 함께 발표되었다. 스냅드래곤 778G 및 778G+ 뿐만 아니라 782G에도 사용된다.
크라이오 660 CPU는 2021년 10월 26일 스냅드래곤 695와 함께 발표되었다.
크라이오 크라이오
2021년 11월 22일, 퀄컴은 스냅드래곤 브랜딩을 업데이트하고 크라이오 CPU 및 아드레노 GPU의 번호 체계를 제거했다.
스냅드래곤 8 1세대는 2021년 11월 30일 발표되었다.
스냅드래곤 8 2세대는 2022년 11월 15일 발표되었다.
스냅드래곤 7 1세대는 2022년 5월 20일 발표되었다.
스냅드래곤 7+ 2세대는 2023년 3월 17일 발표되었다.
스냅드래곤 8cx 3세대는 2021년 12월 1일 발표되었다.
스냅드래곤 7c+ 3세대는 2021년 12월 1일 발표되었다.
크라이오 오리온
2022년 11월 17일, 퀄컴은 퀄컴 오리온 CPU가 퀄컴 크라이오 CPU를 대체할 것이라고 발표했다.
후지쯔 A64FX
후지쯔 A64FX(Fujitsu A64FX)는 후지쯔가 설계한 64비트 ARM 아키텍처 마이크로프로세서이다. 이 프로세서는 후지쯔의 슈퍼컴퓨터 애플리케이션용 프로세서로서 SPARC64 V를 대체한다. 이 프로세서는 후가쿠 슈퍼컴퓨터에 전력을 공급하는데, 후가쿠는 2020년 6월부터 TOP500에서 세계에서 가장 빠른 슈퍼컴퓨터로 순위를 매겼다가 2022년 6월 프론티어에 이어 2위로 떨어졌다.
후지쯔 A64FX 디자인
후지쯔는 ARM과 협력하여 이 프로세서를 개발했는데, 512비트 벡터 구현과 함께 ARMv8.2-A 스케일러블 벡터 확장(Scalable Vector Extension) SIMD 명령어 집합을 사용하는 최초의 프로세서이다.
이 프로세서는 "접두사 명령을 사용한 4-피연산자 FMA"를 가지고 있는데, 즉 MOVPRFX 명령 다음에 3-피연산자 FMA 연산이 뒤따르며 (ARM은 일반적으로 RISC와 마찬가지로 3-피연산자 머신으로, 4개의 피연산자를 위한 공간이 없다), 이는 파이프라인에서 단일 연산으로 묶인다. 프로세서에 대해 설계자는 "(D|S|H)GEMM 및 INT16/8 스칼라곱에서 >90% 실행 효율성"을 주장한다.
이 프로세서는 초당 1TB의 대역폭을 가진 32기가바이트의 HBM2 메모리를 사용한다. 이 프로세서에는 가속기(예: GPGPU 및 FPGA)에 연결하기 위한 16개의 PCI 익스프레스 3세대 레인이 포함되어 있다. 이 프로세서는 또한 클러스터에서 여러 노드를 연결하기 위해 20개의 고속 28Gbit/s 레인으로 구현된 10개의 포트가 있는 TofuD 패브릭 컨트롤러를 통합한다. 보고된 트랜지스터 수는 약 88억 개이다.
후지쯔 A64FX 디자인
각 A64FX 프로세서는 4개의 NUMA 노드를 가지며, 각 NUMA 노드는 12개의 컴퓨팅 코어를 가지고 있어 프로세서당 총 48개의 코어를 제공한다. 각 NUMA 노드에는 자체 레벨 2 캐시, HBM2 메모리 및 비계산 목적으로 사용되는 보조 코어가 있다.
후지쯔는 보조 코어를 줄인 낮은 사양의 기계를 생산할 계획이다. 신뢰성, 가용성, 편리성(RAS) 기능이 주장되는데, 즉 총 약 128,400개의 오류 검사기가 있다.
2020년 6월, 이 프로세서를 사용하는 후가쿠 슈퍼컴퓨터는 442페타플롭스를 달성하고 세계에서 가장 빠른 슈퍼컴퓨터가 되었다.
후지쯔 A64FX 구현
후지쯔는 후가쿠를 위해 A64FX를 설계했다. 후가쿠는 TOP500 순위에서 세계에서 가장 빠른 슈퍼컴퓨터의 자리를 차지했다. 후지쯔는 A64FX 프로세서가 장착된 소형 기계를 판매할 계획이다. 아난드테크는 2020년 6월에 두 개의 A64FX 노드를 포함하는 PRIMEHPC FX700 서버의 비용이 4155330 엔(약 39000 달러)이라고 보도했다.
크레이는 A64FX를 사용하는 슈퍼컴퓨터를 개발 중이다. 영국의 브리스틀 대학교와 영국 기상청이 이끄는 컨소시엄을 위해 후지쯔 프로세서를 사용하여 Isambard 2 슈퍼컴퓨터가 구축되고 있다. 이는 또 다른 ARM 아키텍처 마이크로프로세서인 마블 ThunderX2로 구축된 이삼바드 슈퍼컴퓨터의 업그레이드이다.
Ookami는 스토니브룩 대학교와 버펄로 대학교가 운영하는 NSF 지원의 오픈 테스트베드 시스템으로, 연구원들에게 A64FX 프로세서에 대한 접근을 제공한다.
ARM Cortex-A
ARM Cortex-A는 ARM 홀딩스가 라이선스를 부여한 32비트 및 64비트 RISC ARM 프로세서 코어 그룹이다. 이 코어들은 애플리케이션 사용을 목적으로 한다. 이 그룹은 32비트 전용 코어인 ARM Cortex-A5, ARM Cortex-A7, ARM Cortex-A8, ARM Cortex-A9, ARM Cortex-A12, ARM Cortex-A15, ARM Cortex-A17 MPCore, 그리고 ARM Cortex-A32, 32/64비트 혼합 작동 코어인 ARM Cortex-A35, ARM Cortex-A53, ARM Cortex-A55, ARM Cortex-A57, ARM Cortex-A72, ARM Cortex-A73, ARM Cortex-A75, ARM Cortex-A76, ARM Cortex-A77, ARM Cortex-A78, ARM Cortex-A710, 그리고 ARM Cortex-A510 Refresh, 그리고 64비트 전용 코어인 ARM Cortex-A34, ARM Cortex-A65, ARM Cortex-A510 (2021), ARM Cortex-A715, ARM Cortex-A520, 그리고 ARM Cortex-A720으로 구성된다.
ARM Cortex-A
Cortex-A32를 제외한 32비트 ARM Cortex-A 코어는 ARMv7 아키텍처의 ARMv7-A 프로필을 구현한다. ARMv7-A 프로필의 주요 차별점은 ARM Cortex-R 코어에 의해 구현된 ARMv7-R 프로필과 대부분의 ARM Cortex-M 코어에 의해 구현된 ARMv7-M 프로필과 비교했을 때, ARMv7-A 프로필만이 메모리 관리 장치(MMU)를 포함한다는 점이다. 많은 최신 운영 체제는 실행을 위해 MMU를 필요로 한다.
64비트 ARM Cortex-A 코어와 32비트 ARM Cortex-A32는 ARMv8 아키텍처의 ARMv8-A 프로필을 구현한다.
ARM Cortex-A 개요
ARM 홀딩스는 자체 설계 기반의 CPU 장치를 제조하거나 판매하지 않고, 대신 관심 있는 업체에 프로세서 아키텍처 라이선스를 제공한다. ARM은 비용 및 제공물에 따라 다양한 라이선스 조건을 제시한다. 모든 라이선스 사용자에게 ARM은 ARM 코어의 통합 가능한 하드웨어 설명뿐만 아니라 완전한 소프트웨어 개발 도구 세트, 그리고 ARM CPU를 포함하는 제조된 규소를 판매할 권리를 제공한다.
통합 장치 제조업체(IDM)는 ARM 프로세서 IP를 합성 가능한 RTL (베릴로그로 작성됨)로 받는다. 이 형태로, 그들은 아키텍처 수준의 최적화 및 확장을 수행할 수 있다. 이를 통해 제조업체는 더 높은 클럭 속도, 매우 낮은 전력 소비, 명령어 집합 확장, 크기 최적화, 디버그 지원 등과 같은 맞춤형 설계 목표를 달성할 수 있다. ARM IC 칩에 어떤 구성 요소가 포함되었는지 확인하려면 제조업체의 데이터시트 및 관련 문서를 참조해야 한다.
ARM Cortex-A 개요
Cortex-A5 / A7 / A8 / A9 / A12 / A15 / A17 코어는 ARMv7-A 아키텍처를 구현한다. Cortex-A32 / A34 / A35 / A53 / A57 / A72 / A73 코어는 ARMv8-A 아키텍처를 구현한다. ARMv8-A 아키텍처는 동기화 프리미티브로서 배타적 로드 및 스토어 명령어를 제공한다. Cortex-A55 / A65 / A75 / A76 / A77 / A78 코어는 ARMv8.2-A 아키텍처를 구현한다. Cortex-A510, A710 및 A715 코어는 ARMv9-A 아키텍처를 구현한다. Cortex-A520 및 A720 코어는 ARMv9.2-A 아키텍처를 구현한다.
ARM Cortex-A 문서화
일반적인 하향식 문서화 트리는 다음과 같다:
IC 제조업체는 일반적으로 평가 보드 사용자 매뉴얼, 애플리케이션 노트, 개발 소프트웨어 시작하기, 소프트웨어 라이브러리 문서, 오류 정정표 등을 포함한 추가 문서를 보유한다.
ARM Cortex-A725
ARM Cortex-A725는 Arm이 2024년에 공개한 CPU 코어 모델이다. ARM Cortex-A720의 후속작이다. Cortex-A700 CPU 코어 시리즈는 균형 잡힌 성능과 효율성에 중점을 두며, 이 CPU 코어는 고성능 ARM Cortex-X925 또는 고효율 ARM Cortex-A520와 같은 계열의 다른 코어와 CPU 클러스터로 묶일 수 있다. 이것은 "빅" 코어 또는 "리틀" 코어로 사용될 수 있다.
오뒤버르
오뒤버르(Oduber)는 네덜란드어 이름으로, 다음 사람을 가리킨다.
ARM Cortex-A720
ARM Cortex-A720은 Arm이 2023년에 공개한 CPU 코어 모델이다. 이 CPU 코어는 ARM Cortex-A715의 후속작이다.
Cortex-A700 CPU 코어 시리즈는 균형 잡힌 성능과 효율성에 중점을 두며, 이 CPU 코어는 고성능 ARM Cortex-X4 또는/및 고효율 ARM Cortex-A520과 같은 동종 코어와 CPU 클러스터에서 짝을 이룰 수 있다. 또한 "빅" 코어 또는 "리틀" 코어로 사용될 수 있다.
ARM Cortex-A715
ARM Cortex-A715는 2세대 ARMv9 "빅" Cortex CPU이다. 전작인 Cortex-A710에 비해 Cortex-A715 CPU는 전력 효율이 20% 증가하고 성능이 5% 향상된 것으로 알려져 있다. Cortex-A715는 이전 세대 Cortex-X1 CPU와 비슷한 성능을 보인다.
A715부터 시작되는 이 세대의 칩은 네이티브 32비트 지원을 중단한다. 이는 ARM의 Cortex-X3, Cortex-A510, Arm Immortalis-G715 및 CoreLink CI-700/NI-700과 함께 ARM의 Total Compute Solutions 2022 (TCS22)의 일부를 구성한다.
ARM Cortex-A710
ARM Cortex-A710은 ARM Cortex-A78의 후속작으로, 1세대 Armv9 "big" Cortex CPU이다. ARM Cortex-A510 "LITTLE" 효율 코어의 동반 코어이다. ARM Ltd.의 오스틴 센터에서 설계되었다. 이 코어는 Arm의 오스틴 코어 제품군의 네 번째이자 마지막 반복이다.
이는 Arm의 Cortex-X2, Cortex-A510, Mali-G710 및 CoreLink CI-700/NI-700과 함께 Arm의 Total Compute Solutions 2021 (TCS21)의 일부를 형성한다.
ARM Cortex-A520
ARM Cortex-A520는 Arm이 개발한 "리틀" CPU 코어 모델로 TCS23(총 컴퓨팅 솔루션)에서 공개되었으며, ARM Cortex-A510 CPU 코어의 후속 제품 역할을 한다. Cortex-A5xx CPU 코어 시리즈는 일반적으로 고효율에 중점을 두며, 이 CPU 코어는 ARM Cortex-A720 또는/및 Cortex-X4와 같은 패밀리의 다른 CPU 코어와 CPU 클러스터로 짝을 이룰 수 있다.
ARM Cortex-A510
ARM Cortex-A510은 ARM Cortex-A55의 후속작이자 최초의 ARMv9 고효율 "LITTLE" CPU이다. ARM Cortex-A710 "big" 코어와 함께 사용된다. 이 CPU는 ARM 홀딩스의 케임브리지 설계 팀이 완전히 새로 설계한 64비트 CPU이다.
ARM Cortex-A510 설계
Cortex-A510은 고효율에 중점을 둔 "LITTLE" CPU 코어로, 이전 세대 대비 다음과 같은 개선 사항이 있다.
ARM은 2022년 6월 28일 다른 CPU 코어들과 함께 Cortex-A510 CPU 코어의 업데이트를 발표했다.
이 업데이트는 전력 효율을 5% 향상시켰고, 8개 코어에서 최대 12개 코어로 확장성을 높였다. 또한, 업데이트된 버전은 32비트 지원으로 구성될 수 있었지만, 원래 버전은 64비트 전용이었다.
ARM Cortex-A510 활용
Cortex-A510 CPU 코어는 다음 SoC에 사용된다.
ARM Cortex-A78
ARM Cortex-A78은 ARMv8.2-A 64비트 명령어 집합을 구현하는 중앙 처리 장치이며, ARM Ltd.의 오스틴 센터에서 설계되었다.
ARM Cortex-A78 디자인
ARM Cortex-A78은 ARM Cortex-A77의 후속작이다. 성능과 효율성을 모두 제공하기 위해 ARM Cortex-X1 및 ARM Cortex-A55 CPU와 DynamIQ 구성으로 페어링될 수 있다. 이 프로세서는 또한 이전 모델에 비해 50%의 에너지 절약을 주장한다.
Cortex-A78은 1.5K 매크로-OP(MOPs) 캐시를 갖춘 4-wide 디코드 비순차 슈퍼스칼라 디자인이다. 사이클당 4개의 명령과 6개의 Mop를 페치하고, 6개의 Mop와 12개의 μop를 사이클당 리네임 및 디스패치할 수 있다. 비순차 윈도우 크기는 160개 항목이며 백엔드는 파이프라인 깊이 14단계, 실행 지연 시간 10단계로 13개의 실행 포트를 갖는다.
이 프로세서는 표준 Cortex-A 로드맵을 기반으로 구축되었으며 2.1 GHz (5 nm) 칩셋을 제공하여 다음과 같은 방식으로 이전 모델보다 향상되었다.
ARM Cortex-A78 디자인
칩셋의 DynamIQ에 대한 동적 공유 장치(Dynamic Shared Unit)의 추가 지원으로 확장된 확장성도 제공된다. 64 KB L1 캐시 구성에서 더 작은 32 KB L1 캐시는 선택 사항이다. 이 작은 L1 메모리를 상쇄하기 위해 분기 예측기는 불규칙한 검색 패턴을 더 잘 커버하며 사이클당 두 개의 분기를 따를 수 있어 L1 캐시 미스를 줄이고 파이프라인 버블을 숨겨 코어를 잘 공급한다. 파이프라인은 A77에 비해 한 사이클 더 길어져 A78이 약 3 GHz의 클럭 주파수 목표를 달성하도록 보장한다. A78은 사이클당 6개 명령 디자인이다.
ARM은 또한 실행 유닛에 두 번째 정수 곱셈 유닛과 추가 부하 주소 생성 유닛(AGU)을 도입하여 데이터 부하와 대역폭을 50% 증가시켰다. 칩셋의 다른 최적화에는 퓨즈드 명령과 명령 스케줄러, 레지스터 이름 변경 구조, 재정렬 버퍼(re-order buffer)의 효율성 개선이 포함된다.
L2 캐시는 최대 512 KB까지 제공되며 성능을 극대화하기 위해 대역폭이 두 배로 늘어났고, 공유 L3 캐시는 최대 4 MB까지 제공되며 이전 세대보다 두 배 더 크다. 동적 공유 장치(DSU)는 또한 ARM Cortex-X1과 함께 8 MB 구성을 허용한다.
ARM Cortex-A78 라이선싱
Cortex-A78은 SIP 코어로 라이선스 사용자에게 제공되며, 설계는 다른 SIP 코어(예: GPU, 디스플레이 컨트롤러, DSP, 이미지 프로세서 등)와 하나의 다이에 통합되어 시스템 온 칩(SoC)을 구성하는 데 적합하다.
ARM Cortex-A78 사용
Cortex-A78은 2020년 11월과 12월에 각각 출시된 삼성 Exynos 2100 SoC에 처음 사용되었다. Snapdragon 888 SoC에 사용된 맞춤형 Kryo 680 Gold 코어는 Cortex-A78 마이크로아키텍처를 기반으로 한다. Cortex-A78은 MediaTek Dimensity 1200 및 8000 시리즈에도 사용된다. 이 장치는 또한 Nvidia의 BlueField-3 및 3X DPU와 2023년 8월에 출시된 HiSilicon Kirin 9000s에도 사용된다.