hotchpotch/wikipedia-multilingual-ir-pairs huggingface dataset:
AVX-512 인코딩 및 기능
AVX-512 명령어는 성능 저하 없이 128/256비트 AVX/AVX2 명령어와 혼합되도록 설계되었다. 그러나 AVX-512VL 확장을 사용하면 AVX-512 명령어를 128/256비트 레지스터 XMM/YMM에서 사용할 수 있으므로 대부분의 SSE 및 AVX/AVX2 명령어는 EVEX 접두사로 인코딩된 새로운 AVX-512 버전을 가지고 있어 연산 마스크 및 추가 레지스터와 같은 새로운 기능에 액세스할 수 있다. AVX-256과 달리 새로운 명령어에는 새로운 니모닉이 없지만 AVX와 네임스페이스를 공유하므로 소스 코드에서 명령어의 VEX 및 EVEX 인코딩된 버전의 구분이 모호하다. AVX-512F는 32비트 및 64비트 값에서만 작동하므로 바이트 또는 워드에서 작동하는 SSE 및 AVX/AVX2 명령어는 AVX-512BW 확장(바이트 및 워드 지원)에서만 사용할 수 있다.
SIMD 레지스터 파일의 너비는 256비트에서 512비트로 증가했으며, 16개에서 총 32개의 레지스터 ZMM0–ZMM31로 확장되었다. 이 레지스터는 AVX 확장의 256비트 YMM 레지스터 및 스트리밍 SIMD 확장의 128비트 XMM 레지스터로 주소 지정할 수 있으며, 레거시 AVX 및 SSE 명령어는 EVEX 인코딩 형식을 사용할 때 추가 16개의 레지스터 XMM16-XMM31 및 YMM16-YMM31에서 작동하도록 확장될 수 있다.
AVX-512 연산 마스크 레지스터
AVX-512 벡터 명령어는 대상에 기록되는 값을 제어하기 위해 연산 마스크 레지스터를 지정할 수 있다. 명령어 인코딩은 이 필드에 대해 0-7을 지원하지만, 연산 마스크 레지스터 k1-k7(k0-k7 중)만 값 1-7에 해당하는 마스크로 사용할 수 있으며, 값 0은 연산 마스크 레지스터가 사용되지 않음을 나타내기 위해 예약되어 있다. 즉, 마스킹되지 않은 연산을 나타내기 위해 하드 코딩된 상수('k0' 대신)가 사용된다. 특별한 연산 마스크 레지스터 'k0'는 여전히 작동하는 유효한 레지스터이며, 연산 마스크 레지스터 조작 명령어에서 사용하거나 대상 연산 마스크 레지스터로 사용할 수 있다. 플래그는 연산 마스크 동작을 제어하며, 이는 "제로"로 설정되어 마스크에 의해 선택되지 않은 모든 것을 0으로 만들거나, "병합"으로 설정되어 선택되지 않은 모든 것을 그대로 둔다. 병합 동작은 블렌드 명령어와 동일하다.
AVX-512 연산 마스크 레지스터
연산 마스크 레지스터는 일반적으로 16비트 너비이지만, AVX-512BW 확장을 사용하면 최대 64비트까지 가능하다. 하지만 실제로 사용되는 비트 수는 마스킹된 명령어의 벡터 유형에 따라 달라진다. 32비트 단정밀도 또는 더블워드의 경우, 16비트가 512비트 레지스터의 16개 요소를 마스킹하는 데 사용된다. 배정밀도 및 쿼드워드의 경우 최대 8개의 마스크 비트가 사용된다.
연산 마스크 레지스터는 AVX-512에서 요소 너비가 없었던 몇 가지 비트 연산 명령어가 추가된 이유이다. 예를 들어, 비트 AND, OR 또는 128비트 셔플은 이제 최종 마스킹에서만 차이가 나는 더블워드 및 쿼드워드 변형으로 존재한다.
연산 마스크 레지스터는 직접 작동하는 새로운 미니 확장 명령어 집합을 가지고 있다. 나머지 AVX-512 명령어와 달리, 이 명령어들은 모두 VEX 인코딩된다. 초기 연산 마스크 명령어는 모두 16비트(워드) 버전이다. AVX-512DQ에는 8 64비트 값의 마스킹 요구 사항을 더 잘 맞추기 위해 8비트(바이트) 버전이 추가되었고, AVX-512BW에는 최대 64 8비트 값을 마스킹할 수 있도록 32비트(더블) 및 64비트(쿼드) 버전이 추가되었다. KORTEST 및 KTEST 명령어는 마스크 레지스터를 기반으로 x86 플래그를 설정하는 데 사용할 수 있으므로 SIMD가 아닌 x86 분기 및 조건부 명령어와 함께 사용할 수 있다.
AVX-512 AVX-512 재단의 새로운 명령어
많은 AVX-512 명령어는 단순히 이전 SSE 또는 AVX 명령어의 EVEX 버전이다. 그러나 몇 가지 새로운 명령어가 있으며, 새로운 AVX-512 버전으로 대체된 이전 명령어가 있다. 새롭거나 대폭 수정된 명령어는 아래에 나열되어 있다. 이러한 재단 명령어에는 AVX-512VL 및 AVX-512BW의 확장 기능도 포함되어 있다. 이러한 확장 기능은 새로운 명령어가 아닌 이러한 명령어의 새로운 버전을 추가할 뿐이기 때문이다.
SSE4의 블렌드 명령어에 EVEX 접두사가 붙은 버전은 없다. 대신 AVX-512는 마스크 레지스터를 선택기로 사용하는 새로운 블렌딩 명령어 집합을 가지고 있다. 아래의 일반적인 비교를 마스크로 변환하는 명령어와 함께, 이들은 XOP의 VPCMOV와 유사하게 일반적인 삼항 연산 또는 cmov를 구현하는 데 사용될 수 있다.
블렌딩은 EVEX 인코딩의 필수 부분이므로 이러한 명령어는 기본 이동 명령어로도 간주될 수 있다. 제로화 블렌드 모드를 사용하면 마스킹 명령어로도 사용할 수 있다.
AVX-512 AVX-512 재단의 새로운 명령어
AVX-512F에는 네 가지 새로운 비교 명령어가 있다. 이들은 XOP 명령어와 유사하게 즉시 필드를 사용하여 8가지 다른 비교를 선택한다. 그러나 XOP 명령어와 달리 결과를 마스크 레지스터에 저장하고 처음에는 더블워드 및 쿼드워드 비교만 지원한다. AVX-512BW 확장은 바이트 및 워드 버전을 제공한다. 이 명령어에는 두 개의 마스크 레지스터를 지정할 수 있다는 점에 유의해야 한다. 하나는 쓰기 위한 대상이고 다른 하나는 일반 마스킹을 선언하기 위한 것이다.
마스크를 설정하는 마지막 방법은 논리적 마스크 설정을 사용하는 것이다. 이 명령어는 AND 또는 NAND를 수행한 다음 결과 값이 0 또는 0이 아닌지를 기반으로 대상 연산 마스크를 설정한다. 비교 명령어와 마찬가지로 이 명령어는 두 개의 연산 마스크 레지스터를 사용한다. 하나는 대상이고 다른 하나는 일반 연산 마스크이다.
AVX-512 AVX-512 재단의 새로운 명령어
압축 및 확장 명령어는 APL의 동일한 이름의 연산과 일치한다. 이들은 다른 AVX-512 명령어와 약간 다른 방식으로 연산 마스크를 사용한다. 압축은 마스크에 표시된 값만 저장하지만, 표시되지 않은 값에 대한 공간을 건너뛰고 예약하지 않고 압축하여 저장한다. 확장은 반대 방식으로 작동하며, 마스크에 표시된 만큼의 값을 로드한 다음 선택된 위치로 확산시킨다.
완전한 두 입력 순열을 위한 새로운 순열 명령어 집합이 추가되었다. 이들은 모두 세 개의 인수, 두 개의 소스 레지스터와 하나의 인덱스를 사용한다. 결과는 첫 번째 소스 레지스터 또는 인덱스 레지스터를 덮어쓰는 방식으로 출력된다. AVX-512BW는 명령어를 16비트(워드) 버전으로 확장하며, AVX-512_VBMI 확장은 명령어의 바이트 버전을 정의한다.
AVX-512 AVX-512 재단의 새로운 명령어
추가된 두 개의 새로운 명령어는 세 개의 입력 사이에서 가능한 모든 비트와이즈(bit-wise) 연산을 논리적으로 구현할 수 있다. 이들은 세 개의 레지스터를 입력으로 받고 8비트 즉시 필드를 사용한다. 출력의 각 비트는 세 개의 해당 입력 비트를 찾아 8비트 즉시의 8개 위치 중 하나를 선택하는 방식으로 생성된다. 세 개의 비트를 사용하여 가능한 조합은 8개뿐이므로 가능한 모든 3개 입력 비트와이즈 연산을 수행할 수 있다.
이들은 AVX-512F의 유일한 비트와이즈 벡터 명령어이다. AVX-512DQ에서는 두 소스 SSE 및 AVX 비트와이즈 벡터 명령어 AND, ANDN, OR 및 XOR의 EVEX 버전이 추가되었다.
더블워드 및 쿼드워드 버전의 차이는 연산 마스크의 적용뿐이다.
많은 변환 또는 이동 명령어가 추가되었다. 이들은 SSE2에서 사용할 수 있는 변환 명령어 집합을 완성한다.
AVX-512F의 고유한 새로운 기능 중에는 부동 소수점 값을 분해하고 특수 부동 소수점 값을 처리하는 명령어가 포함되어 있다. 이러한 방법은 완전히 새로운 것이므로 스칼라 버전도 존재한다.
이것은 새로운 부동 소수점 방법의 두 번째 집합으로, 새로운 스케일링과 역수 및 제곱근 역수의 근사 계산이 포함되어 있다. 근사 역수 명령어는 상대 오차가 최대 2−14임을 보장한다.
AVX-512 집합별 새로운 명령어
AVX-512 충돌 감지(AVX-512CD) 명령어는 일반적으로 안전하게 벡터화할 수 없는 루프에서 요소의 충돌 없는 부분집합을 효율적으로 계산하는 데 도움이 되도록 설계되었다.
AVX-512 지수 및 역수(AVX-512ER) 명령어는 AVX-512 재단에 있는 것보다 더 정확한 근사 역수 명령어를 포함한다. 상대 오차는 최대 2−28이다. 또한 상대 오차가 최대 2−23인 두 가지 새로운 지수 함수를 포함한다.
AVX-512 프리페치(AVX-512PF) 명령어는 AVX2 및 AVX-512에 도입된 새로운 스캐터 및 gather 기능을 위한 새로운 프리페치 연산을 포함한다. T0 프리페치는 레벨 1 캐시로 프리페치하는 것을 의미하고 T1은 레벨 2 캐시로 프리페치하는 것을 의미한다.
두 명령어 집합은 여러 번의 처리 반복을 수행한다. 이들은 일반적으로 Xeon Phi 제품에서만 발견된다.
AVX-512 집합별 새로운 명령어
AVX-512DQ는 새로운 더블워드 및 쿼드워드 명령어를 추가한다. AVX-512BW는 동일한 명령어의 바이트 및 워드 버전을 추가하고, AVX-512F의 더블워드/쿼드워드 명령어의 바이트 및 워드 버전을 추가한다. AVX-512BW에서 워드 형식만 얻는 몇 가지 명령어는 AVX-512_VBMI 확장에서 바이트 형식을 얻는다(VPERMB, VPERMI2B, VPERMT2B, VPMULTISHIFTQB).
마스크 명령어 집합에 두 개의 새로운 명령어가 추가되었다: KADD 및 KTEST (AVX-512DQ에는 B 및 W 형식, AVX-512BW에는 D 및 Q 형식). 워드 형식만 있던 나머지 마스크 명령어는 AVX-512DQ에서 바이트 형식, AVX-512BW에서 더블워드/쿼드워드 형식을 얻었다. KUNPCKBW는 AVX-512BW에 의해 KUNPCKWD 및 KUNPCKDQ로 확장되었다.
AVX-512DQ에 의해 추가된 명령어 중에는 AVX-512F에서 AVX-512 버전을 얻지 못한 몇 가지 SSE 및 AVX 명령어가 포함되어 있다. 이 중에는 모든 두 입력 비트와이즈 명령어 및 정수 추출/삽입 명령어가 있다.
AVX-512 집합별 새로운 명령어
완전히 새로운 명령어는 아래에 설명되어 있다.
세 가지 새로운 부동 소수점 연산이 도입되었다. 이들은 AVX-512뿐만 아니라 새로운 것이므로 압축/SIMD 및 스칼라 버전 모두 존재한다.
VFPCLASS 명령어는 부동 소수점 값이 8가지 특수 부동 소수점 값 중 하나인지 테스트하며, 8가지 값 중 어떤 값이 출력 마스크 레지스터의 비트를 트리거할지는 즉시 필드의 값에 의해 제어된다. VRANGE 명령어는 즉시 필드의 값에 따라 최소 또는 최대 연산을 수행하며, 이는 연산이 절대적인지 여부와 부호가 별도로 처리되는 방식을 제어할 수 있다. VREDUCE 명령어는 단일 소스에서 작동하며, 소수점 부분에 즉시 필드에 지정된 비트 수를 더한 소스 값의 정수 부분을 뺀다.
VPCOMPRESS 및 VPEXPAND를 바이트 및 워드 변형으로 확장. 시프트 명령어는 새로운 명령어이다.
벡터 신경망 명령어: AVX512-VNNI는 아래 설명된 EVEX 코드화된 명령어를 추가한다. AVX-512F를 사용하면 이 명령어는 512비트 벡터에서 작동할 수 있으며, AVX-512VL은 128비트 및 256비트 벡터에 대한 지원을 추가한다.
AVX-512 집합별 새로운 명령어
이후 AVX-VNNI 확장은 이 명령어에 VEX 인코딩을 추가하여 128비트 또는 256비트 벡터에서만 작동할 수 있도록 한다. AVX-VNNI는 AVX-512 제품군의 일부가 아니며 AVX-512F를 요구하지 않고 독립적으로 구현될 수 있다.
정수 융합 곱셈-덧셈 명령어. AVX512-IFMA는 아래 설명된 EVEX 코드화된 명령어를 추가한다.
별도의 AVX-IFMA 명령어 집합 확장은 이 명령어의 VEX 인코딩을 정의한다. 이 확장은 AVX-512 제품군의 일부가 아니며 독립적으로 구현될 수 있다.
갈루아 체의 새로운 명령어는 암호화에 유용하다. 이는 AES, 카멜리아, SM4에서 사용되는 것과 같은 리옌달 스타일 S-박스를 구현하는 데 사용될 수 있기 때문이다. 이러한 명령어는 네트워킹 및 신호 처리에 대한 비트 조작에도 사용될 수 있다.
GFNI는 독립 실행형 명령어 집합 확장이며 AVX 또는 AVX-512와 별도로 활성화될 수 있다. CPU에서 AVX 및 AVX-512F 지원이 표시되는지에 따라 GFNI 지원은 128, 256 또는 512비트 벡터에서 작동하는 레거시(SSE), VEX 또는 EVEX 코드화된 명령어를 활성화한다.
AVX-512 집합별 새로운 명령어
AVX-512F가 포함된 VPCLMULQDQ는 PCLMULQDQ 명령어의 EVEX 인코딩된 512비트 버전을 추가한다. AVX-512VL을 사용하면 EVEX 인코딩된 256비트 및 128비트 버전을 추가한다. VPCLMULQDQ 단독으로(즉, 비-AVX512 CPU에서)는 VEX 인코딩된 256비트 버전만 추가한다. (VEX 인코딩된 128비트 버전의 가용성은 다른 CPUID 비트인 PCLMULQDQ 및 AVX에 의해 표시된다.) 128비트보다 넓은 명령어 변형은 입력 레지스터의 각 128비트 부분에 대해 동일한 연산을 수행하지만, 서로 다른 128비트 필드에서 쿼드워드를 선택하도록 확장하지는 않는다(imm8 피연산자의 의미는 동일하다. 128비트 필드의 낮은 또는 높은 쿼드워드가 선택된다).
VEX 및 EVEX 인코딩된 AES 명령어. 128비트보다 넓은 명령어 변형은 입력 레지스터의 각 128비트 부분에 대해 동일한 연산을 수행한다. VEX 버전은 AVX-512 지원 없이 사용할 수 있다.
AVX-512 집합별 새로운 명령어
Bfloat16 숫자에 대한 AI 가속 명령어.
이전 F16C 명령어 집합의 확장으로, binary16 부동 소수점 숫자(FP16, float16 또는 하프 정밀도 부동 소수점 숫자로도 알려짐)에 대한 포괄적인 지원을 추가한다. 새로운 명령어는 이전에 단정밀도 및 배정밀도 부동 소수점 숫자에 대해 사용할 수 있었던 대부분의 연산을 구현하며, 새로운 복소수 명령어 및 변환 명령어 또한 도입한다. 스칼라 및 압축된 연산이 지원된다.
단정밀도 및 배정밀도 형식 명령어와 달리, 하프 정밀도 피연산자는 조건부로 0으로 플러시되지 않거나(FTZ) 조건부로 0으로 취급되지 않는다(DAZ) MXCSR 설정에 기반한다. 비정규 값은 하드웨어에 의해 전체 속도로 처리되어 FP16 숫자의 전체 동적 범위를 사용하는 것을 용이하게 한다. FP32 및 FP64 숫자를 생성하는 명령어는 여전히 MXCSR.FTZ 비트를 따른다.
AVX-512 AVX-512를 사용하는 CPU
인텔
나이츠 랜딩 (제온 파이 x200): AVX-512 F, CD, ER, PF
나이츠 밀 (제온 파이 x205): AVX-512 F, CD, ER, PF, 4FMAPS, 4VNNIW, VPOPCNTDQ
스카이레이크-SP, 스카이레이크-X: AVX-512 F, CD, VL, DQ, BW
캐넌 레이크: AVX-512 F, CD, VL, DQ, BW, IFMA, VBMI
캐스케이드 레이크: AVX-512 F, CD, VL, DQ, BW, VNNI
쿠퍼 레이크: AVX-512 F, CD, VL, DQ, BW, VNNI, BF16
아이스레이크, 로켓레이크: AVX-512 F, CD, VL, DQ, BW, IFMA, VBMI, VBMI2, VPOPCNTDQ, BITALG, VNNI, VPCLMULQDQ, GFNI, VAES
타이거 레이크 (펜티엄 및 셀러론 제외, 하지만 일부 리뷰어는 AVX-512를 지원하는 셀러론 6305의 CPU-Z 스크린샷을 가지고 있다): AVX-512 F, CD, VL, DQ, BW, IFMA, VBMI, VBMI2, VPOPCNTDQ, BITALG, VNNI, VPCLMULQDQ, GFNI, VAES, VP2INTERSECT
AVX-512 AVX-512를 사용하는 CPU
앨더레이크 (인텔에서 공식적으로 지원되지 않으며, 최신 CPU에서는 완전히 제거됨주 1): AVX-512 F, CD, VL, DQ, BW, IFMA, VBMI, VBMI2, VPOPCNTDQ, BITALG, VNNI, VPCLMULQDQ, GFNI, VAES, BF16, VP2INTERSECT, FP16
사파이어 래피즈 및 이후 P-코어 전용 제온 프로세서: AVX-512 F, CD, VL, DQ, BW, IFMA, VBMI, VBMI2, VPOPCNTDQ, BITALG, VNNI, VPCLMULQDQ, GFNI, VAES, BF16, FP16
AMD
젠 4: AVX-512 F, CD, VL, DQ, BW, IFMA, VBMI, VBMI2, VPOPCNTDQ, BITALG, VNNI, VPCLMULQDQ, GFNI, VAES, BF16
젠 5: AVX-512 F, CD, VL, DQ, BW, IFMA, VBMI, VBMI2, VPOPCNTDQ, BITALG, VNNI, VPCLMULQDQ, GFNI, VAES, BF16, VP2INTERSECT
AVX-512 AVX-512를 사용하는 CPU
^주 1 : 인텔은 앨더레이크 마이크로프로세서에서 AVX-512 명령어 제품군을 공식적으로 지원하지 않는다. 2022년 초에 인텔은 AVX-512 활성화를 방지하기 위해 앨더레이크 마이크로프로세서에서 AVX-512를 실리콘 수준에서 비활성화(퓨징 오프)하기 시작했다.
일부 레거시 BIOS 및 마이크로코드 개정판을 사용하는 구형 앨더레이크 계열 CPU에서는 AVX-512를 지원하는 실리콘을 포함하지 않는 모든 효율성 코어를 비활성화하면 AVX-512 계열 명령어를 실행할 수 있었다.
AVX-512 성능
인텔 벡터화 어드바이저 (2017 버전부터)는 네이티브 AVX-512 성능 및 벡터 코드 품질 분석을 지원한다("코어", 제온 및 인텔 제온 파이 프로세서에 대해). 전통적인 핫스팟 프로필, 어드바이저 권장 사항 및 인텔 컴파일러 벡터화 진단 기능의 "원활한" 통합과 함께, 어드바이저 서베이 분석은 AVX-512 ISA 메트릭 및 새로운 AVX-512 특정 "특성", 예: 스캐터, 압축/확장, 마스크 활용도 등을 제공한다.
일부 프로세서(아이스레이크 이전 인텔 프로세서가 대부분)에서는 AVX-512 명령어가 이전 명령어보다 더 큰 주파수 조절을 유발하여 혼합 작업에 불이익을 줄 수 있다. 추가적인 다운클럭은 512비트 벡터 폭에 의해 트리거되며 실행되는 명령어의 종류에 따라 달라진다. AVX-512의 128비트 또는 256비트 부분(AVX-512VL)을 사용하면 트리거되지 않는다. 결과적으로 gcc 및 클랭은 인텔 타겟에 대해 기본적으로 256비트 벡터를 사용하는 것을 선호한다.
AVX-512 성능
C/C++ 컴파일러는 또한 AVX-512를 가장 효과적으로 사용하기 위해 루프 언롤링 및 파이프라인 정지 방지를 자동으로 처리한다. 이는 언어 내장 함수를 사용하여 AVX-512 사용을 강제하려는 프로그래머가 소스 코드에 평범하게 작성된 루프를 만났을 때 컴파일러가 생성하는 코드에 비해 성능이 더 나빠지는 결과를 초래할 수 있음을 의미한다. 다른 경우에는 C/C++ 코드에서 AVX-512 내장 함수를 사용하면 평범하게 작성된 C/C++에 비해 성능 향상을 가져올 수 있다.
AVX-512 반응
미디어 처리, 암호화, 비디오 게임, 신경망, 그리고 OpenJDK와 같은 AVX-512 애플리케이션의 많은 예가 있다. OpenJDK는 정렬을 위해 AVX-512를 사용한다.
2020년에 많이 인용된 리누스 토르발스의 발언에서 그는 "AVX-512가 고통스럽게 죽고 인텔이 잘 보이는 벤치마크를 만들기 위해 마법 같은 명령어를 만들려고 하는 대신 실제 문제를 해결하기 시작하기를 바란다"고 말했다. 그는 트랜지스터 예산이 추가적인 코어와 정수 성능에 사용되는 것을 선호하며, 부동 소수점 벤치마크를 "혐오한다"고 언급했다.
누멘타는 "고도로 희소한" 신경망 기술을 자랑하며, 이 기술을 통해 GPU가 필요 없어지는데, 이는 그들의 알고리즘이 AVX-512가 탑재된 CPU에서 실행되기 때문이라고 말한다. 그들은 A100에 비해 10배의 속도 향상을 주장하는데, 이는 주로 SET(Sparse Evolutionary Training) 알고리즘과 포어사이트 프루닝과 같은 기법을 통해 정확도를 유지하면서 신경망의 크기를 줄이기 때문이라고 한다.
사파이어 래피즈
사파이어 래피즈(Sapphire Rapids)는 골든 코브 마이크로아키텍처를 기반으로 하고 Intel 7을 사용하여 생산된 인텔의 서버(4세대 제온 스케일러블) 및 워크스테이션(Xeon W-2400 및 Xeon W-3400) 프로세서의 코드명이다. 최대 60개의 코어와 가속기를 특징으로 한다.
사파이어 래피즈는 이글 스트림(Eagle Stream) 서버 플랫폼의 일부이다. 또한 미국 아곤 국립 연구소의 엑사급 슈퍼컴퓨터인 오로라(Aurora)를 구동한다.
사파이어 래피즈 역사
사파이어 래피즈는 앨더레이크를 따라 5년 넘게 개발을 진행해온 인텔의 오랜 프로젝트였으며 많은 지연을 겪었다. 사파이어 래피즈는 2021년 아이스레이크와 쿠퍼레이크의 뒤를 잇는 사파이어 래피즈의 의도로 2019년 5월 투자자 회의에서 인텔이 처음 발표했다. 인텔은 출시 날짜에 대한 언급 없이 2021년 8월 아키텍처 데이 프레젠테이션에서 사파이어 래피즈에 대한 세부 정보를 다시 발표했다.
사파이어 래피즈 역사
인텔 CEO 팻 겔싱어는 사파이어 래피즈의 많은 지연의 원인으로 이전 인텔 리더십을 암묵적으로 비난했다. 한 업계 분석 회사는 인텔이 코어 수가 더 많은 실리콘에서 50~60%의 수율을 보이는 인텔 7 노드의 수율에 문제가 있다고 주장했다. 사파이어 래피즈는 원래 2022년 상반기에 출시될 예정이었다. 나중에 2022년 4분기에 출시될 예정이었지만 다시 2023년 초로 연기되었다. 2023년 1월 10일의 구체적인 발표 날짜는 2022년 11월까지 인텔에서 공개되지 않았다. 서버 프로세서 라인업은 2023년 1월 10일에 출시되었고, 워크스테이션 프로세서 라인업은 2023년 2월 15일에 출시되었다. 네빈 나시프(Nevine Nassif)는 이 세대의 수석 엔지니어이다. 해당 프로세서는 그해 3월 14일에 배송이 가능했다. 인텔은 2023년에 이 세대 제온 프로세서 중 백만 번째를 출하했다.
쿠퍼레이크
쿠퍼레이크(Cooper Lake)는 아래의 항목을 의미한다.
쿠퍼레이크 (마이크로프로세서)
쿠퍼레이크(Cooper Lake)는 Cascade Lake-SP의 후속 제품으로 개발된 3세대 제온 스케일러블 프로세서에 대한 인텔의 코드명이다. 쿠퍼레이크 프로세서는 서버 시장의 4S 및 8S 부문을 대상으로 한다. Ice Lake-SP는 1S 및 2S 세그먼트를 제공한다.
쿠퍼레이크 (마이크로프로세서) 특징
쿠퍼레이크는 2020년 6월 18일에 출시되었으며 최대 28개의 코어를 갖추고 있다. 몇 가지 마이크로아키텍처 변경을 제외하면 쿠퍼레이크의 마이크로아키텍처는 Skylake와 대부분 동일하다. 쿠퍼레이크는 더 빠른 메모리 지원(DDR4-2933을 통한 DDR4-3200), 2세대 옵테인 메모리 지원, 캐스케이드레이크에 비해 두 배의 UPI 링크를 제공한다. 쿠퍼레이크는 인텔의 DPL(Deep Learning Boost)의 일부로 새로운 bfloat16 명령어 세트를 지원하는 최초의 x86 CPU이다.
LGA 2066
LGA 2066은 소켓 R4라고도 불리는 것으로, 2017년 6월 Skylake-X 및 Kaby Lake-X 프로세서와 함께 출시된 인텔의 CPU 소켓이다. 성능, 고급 데스크톱 및 워크스테이션에서 인텔의 LGA 2011-3(R3)을 대체한다. 플랫폼(X299 "Basin Falls" 및 C422 칩셋 기반), LGA 3647(소켓 P)은 Skylake-SP(Xeon "Purley") 기반 서버 플랫폼에서 LGA 2011-3(R3)을 대체한다.
LGA 2066 호환 프로세서
이 모든 CPU가 작동하려면 인텔 X299 칩셋이 필요하다. 따라서 C422 칩셋은 워크스테이션 프로세서에서만 작동하도록 엄격히 제한된다.
LGA 1200
LGA 1200은 2020년 4월에 출시된 인텔 데스크톱 프로세서 코멧레이크(10세대) 및 로켓레이크(11세대) 데스크탑 CPU와 호환되는 ZIF 플립칩 랜드 그리드 배열(LGA) 소켓이다.
LGA 1200은 LGA 1151(소켓 H4)을 대체하도록 설계되었다. LGA 1200은 프로세서의 패드와 접촉하기 위해 1200개의 돌출 핀이 있는 랜드 그리드 어레이 마운트이다. 49개의 핀이 추가된 LGA 1151의 수정된 설계를 사용하여 전력 공급을 개선하고 향후 증분 I/O 기능에 대한 지원을 제공한다. 핀 1 위치는 이전 세대 프로세서와 동일하게 유지되지만 소켓 키잉이 왼쪽으로 이동하여(이전에는 오른쪽) 코멧레이크 프로세서가 전기적으로나 기계적으로 이전 칩과 호환되지 않는다.
애즈락, 에이수스, 바이오스타, 기가바이트 및 MSI는 인텔 Z490 칩셋 기반 마더보드가 11세대 인텔 로켓레이크 데스크톱 CPU를 지원함을 확인했다. 일부 브랜드에 대해 전체 PCIe 4.0 지원이 확인되었다. ASUS는 M.2에 PCIe 4.0에 대한 지원을 포함하지 않아 PCIe gen 4.0 NVMe SSD에 대한 지원을 방해한다.
LGA 1200 방열판
방열판을 마더보드에 고정하기 위한 4개의 구멍은 인텔 소켓 LGA 1156, LGA 1155, LGA 1150, LGA 1151 및 LGA 1200용으로 측면 길이가 75mm인 정사각형에 배치된다. 따라서 냉각 솔루션은 서로 바꿔 사용할 수 있다.
로켓레이크
로켓레이크(Rocket Lake)는 인텔의 11세대 코어 마이크로프로세서에 대한 코드명이다. 2021년 3월 30일에 출시된 이 제품은 인텔의 14nm 공정 노드로 백포트된 서니 코브(인텔의 아이스레이크 모바일 프로세서에서 사용)의 변형인 새로운 Cypress Cove 마이크로아키텍처를 기반으로 한다. 로켓레이크 코어에는 스카이레이크에서 파생된 코멧레이크 코어보다 훨씬 더 많은 트랜지스터가 포함되어 있다.
로켓레이크는 H410 및 B460 칩셋을 제외하고 코멧레이크와 동일한 LGA 1200 소켓 및 400 시리즈 칩셋 호환성을 제공한다. 새로운 500 시리즈 칩셋도 함께 제공된다. 로켓레이크에는 코멧레이크의 10개 코어에서 감소한 최대 8개의 코어가 있다. 인텔 Xe 그래픽과 PCIe 4.0 지원이 특징이다. PCIe 4.0 모드에서는 단일 M.2 드라이브만 지원되며 나머지는 모두 PCIe 3.0을 통해 연결된다.
로켓레이크
인텔은 2021년 3월 16일에 로켓레이크 데스크톱 제품군을 공식 출시했으며 3월 30일에 판매가 시작되었다. 11세대 코어 i3와 로켓레이크 기반 펜티엄 골드 및 셀러론 CPU는 고급 모델과 함께 포함되지 않았다. 대신 인텔은 코멧레이크 코어 i3 및 펜티엄 골드 CPU를 위한 업데이트된 모델을 출시했다. 이 프로세서는 주파수가 100MHz 더 높고 모델 번호의 마지막 숫자가 0에서 5로 변경되지만 원래 부품과 동일한 특성을 갖는다. 인텔은 또한 데스크톱/NUC 및 태블릿 시장에서 11세대 라인업의 일부로 타이거레이크 프로세서를 출시했다. 이러한 프로세서에는 모델 이름에 새로운 B 접미사가 붙는다.
무성 양순 접근음
무성 양순 접근음은 입술으로 조음되는 접근음이다
무성 양순 접근음 발음의 특징
이 음가는 무성 양순 마찰음과 소리가 비슷하나, 엄밀하게 다른 발음이다.
LGA 1700
LGA 1700(소켓 V)은 2021년 11월에 처음 출시된 인텔 데스크톱 프로세서 앨더레이크 및 랩터레이크와 호환되는 ZIF 플립칩 랜드 그리드 배열(LGA) 소켓이다.
LGA 1700은 LGA 1200(소켓 H5)을 대체하도록 설계되었으며 프로세서의 패드와 접촉하기 위한 1700개의 돌출 핀이 있다. 이전 제품에 비해 핀이 500개 더 많아 소켓과 프로세서 크기가 크게 변경되었다. (7.5mm 더 길다) 이는 특히 소비자급 CPU 소켓의 경우 2004년 LGA 775가 출시된 이후 인텔의 LGA 데스크탑 CPU 소켓 크기에 있어 첫 번째 주요 변경 사항이다. 크기가 커지면 방열판 고정 구멍 구성도 변경해야 하므로 이전에 사용된 냉각 솔루션은 LGA 1700 마더보드 및 CPU와 호환되지 않는다.
랩터레이크
랩터레이크(Raptor Lake)는 랩터 코브(Raptor Cove) 성능 코어와 그레이스몬트 효율 코어를 활용하는 하이브리드 아키텍처 기반의 13세대 및 14세대 인텔 코어 프로세서에 대한 인텔의 코드명이다. 앨더레이크와 마찬가지로 랩터레이크는 인텔의 Intel 7 공정을 사용하여 제작되었다. 랩터레이크는 최대 24개의 코어(8개의 성능 코어 + 16개의 효율 코어)와 32개의 스레드를 갖추고 있으며 앨더레이크 시스템(LGA 1700, BGA 1744, BGA 1964)과 소켓 호환된다. 이전 세대와 마찬가지로 랩터레이크 프로세서에도 함께 제공되는 칩셋이 필요하다.
랩터레이크는 2022년 10월 20일에 출시되었다. 2023년 1월 3일 CES 2023에서 인텔은 추가 데스크톱 CPU와 모바일 CPU를 발표했다. 14세대는 2023년 10월 17일 출시됐다.
랩터레이크
인텔 대변인은 다음 마이크로아키텍처가 지연될 가능성이 높기 때문에 메테오레이크가 도착하기 전에 랩터레이크가 프로세스 개선의 이점을 얻기 위해 만들어졌다고 밝혔다.
랩터레이크는 약 한 달 전인 2022년 9월 27일에 출시된 AMD 라이젠 7000 시리즈와 경쟁한다.
14세대 랩터레이크 리프레시는 기존 코어 i 브랜딩 체계를 사용하는 마지막 프로세서 제품군이다.
2023년 12월 14일, 인텔은 보급형 서버용 랩터 코브 기반 제온 E-2400 시리즈를 발표했다.
프리덤 프라이
프리덤 프라이(영어: Freedom Fries)는 미국에서 이라크 침공에 대한 프랑스의 반대로 인해 정치적인 이유로 감자튀김(영어: French Fries)의 이름을 바꾼 것이다. 이 용어는 2003년 2월 노스캐롤라이나의 한 레스토랑에서 처음 만들어졌고, 한 달 후 당시 공화당 소속 미국 하원 운영위원회 위원장인 밥 네이가 의회 구내식당 3곳의 메뉴의 이름을 바꾸면서 널리 알려지게 되었다. 미국의 일부 레스토랑이 이 이름을 채택했지만, 이라크 전쟁의 지지가 감소함에 따라 인해 이 용어의 인기가 사그라들게 되었다. 2006년 네이가 운영위원장직을 사임한 후 의회 구내식당의 메뉴 이름은 다시 프렌치 프라이로 돌아갔다.
프리덤 프라이 배경
알카에다의 9.11 테러와 조지 W. 부시 대통령의 '테러와의 전쟁' 선포 이후 이라크 침공에 대한 논의가 수면 위에 떠오르자. 유엔 안전보장이사회 심의에서 도미니크 드 빌팽 프랑스 외무장관은 프랑스는 침공을 지지하거나 참여하지 않을 것이며 이라크 침공을 명령하는 결의안은 거부할 것임을 분명히 했다. 러시아와 중국도 침공에 반대하긴 했지만 안보리에서 거부권을 행사하겠다고 위협하지는 않았기 때문에, 프랑스는 미국과 영국의 유엔의 침공 결의안을 통과시키려는 시도에 대한 주요한 방해물로 인식되었다. 이로 인해 일부 미국인들은 프랑스에게 배신감을 느꼈다고 비난했으며, 이는 미국 내 반프랑스 감정을 다시 불러일으켰다.
프리덤 프라이 배경
이름 변경은 2003년 2월 노스캐롤라이나주 보퍼트에 있는 레스토랑 '큐비스'의 주인인 닐 롤런드가 처음 시작했는데, 이름변경에 대해 롤런드는 제1차 세계 대전 당시 독일에 대항하여 사우어크라우트를 자유 양배추 (영어: liberty cabbage) 라고 바꿔 부르고 프랑크푸르트 소시지를 핫도그로 이름을 바꾸었던 것에 영감을 얻었다고 말했다. (실제로는 핫도그라는 용어는 제1차 세계대전이 발발하기 훨씬 전부터 사용되었으며, 사우어크라우트는 승리 양배추 (영어: victory cabbage)로, 프랑크푸르트 소시지는 리버티 독(영어: liberty dog)으로 바꿔 불려졌다.) 이름 변경에 대한 인터뷰에서 롤런드는 "프랑스가 [전쟁에서] 발을 빼고 있기 때문에 요리에 프랑스와 관련된 이름을 붙이는 것은 금지되어야 합니다." 라고 말했다. 2007년 3월 롤런드는 "프리덤 프라이(freedom fries)"라는 용어에 대한 상표 등록을 얻었으나 2013년 11월 취소되었다.
프리덤 프라이 미국 하원 구내식당의 채택
2003년 3월 11일, 큐비스 식당이 있던 지역구의 연방 하원의원인 월터 B. 존스는 프랑스가 이기적이라고 비판하며, 큐비스의 예를 따를 것을 제안하는 편지를 의원들에게 돌린다. 이후 미국 공화당 하원 운영위원장 밥 네이는 하원 식당 3곳의 메뉴판에 있는 감자튀김(프렌치 프라이)와 프렌치 토스트와 관련된 메뉴 이름들을 각각 프리덤 프라이와 프리덤 토스트로 바꿀 것을 지시했다. 네이는 미국 하원 운영위원회 의장으로서 하원 식당에 대한 권한을 갖고 있으므로 이 조치에는 표결 없이 즉시 시행되었다. 네이가 발표한 성명에 따르면, 이름 변경은 프랑스가 "미국과 동맹국들과의 협력을 계속 거부"하는 것에 대한 불만을 표현하기 위한 것이었으며, "오늘의 이번 조치는 캐피틀힐의 많은 사람들이 소위 동맹국이라는 프랑스에 대해 갖고 있는 강한 불만을 보여주기 위한 작지만 상징적인 노력"이라고 덧붙였다. 이는 미국의 이라크 점령 당시 임시연합군 식당과 이라크 다국적군 식당에도 적용되었다.
프리덤 프라이 미국 하원 구내식당의 채택
이번 변경에 대해 프랑스 대사관 대변인 나탈리 루아조는 "우리는 매우 심각한 문제로 인한 심각한 순간을 맞고 있지만 미국이 붙인 감자튀김 이름에 신경을 쓰진 않는다"라고 말했으며, 그리고 감자튀김의 원산지는 벨기에라고 덧붙였다. 이름이 바뀐 뒤 대사관 대변인은 "우리 외교관계는 분명히 감자보다 훨씬 더 중요하다. ...그리고 우리 관계는 다시 정상 궤도에 올라와있다."라고 말했다.
프리덤 프라이 미국 하원 구내식당의 채택
갤럽의 2005년 여론 조사에서 프렌치 프라이와 토스트의 이름을 바꾸는 것이 "어리석은 생각인지 진지한 애국심의 표현인지" 묻는 질문에 대해 응답자의 66%는 어리석다고 답했고, 33%는 애국적이라고 답했으며, 1%는 의견이 없었다. 그러나 실제로 "프리덤 프라이"라는 용어 사용을 고려한 참가자는 15%에 불과했으며, 80%는 계속해서 "프렌치 프라이"이라고 부를 것이라고 응답했다. 여러 식당들이 하원 구내식당의 이름 변경을 따라 감자튀김의 메뉴 이름을 변경했다. 2020년 현재까지도 몇몇 미국 식당에서는 여전히 "프리덤 프라이즈"라는 이름을 사용하고 있다. 캘리포니아 주 산타 크루즈에 있는 새턴 카페는 이름 변경에 반대하는 뜻에서 감자튀김의 메뉴 이름을 " 조지 W. 부시 탄핵 프라이" (영어: Impeach George W. Bush fries)로 변경했다. 한편, 머스타드 브랜드 French's의 제조업체인 레킷벤키저는 자사 브랜드명이 성(姓)에서 유래했음을 밝혔다.
프리덤 프라이 미국 하원 구내식당의 채택
매사추세츠주 민주당 하원의원 바니 프랭크는 이러한 변경이 의회를 훨씬 더 우스꽝스러워 보이게 만든다고 했으며, 민주당 소속 뉴욕주 연방 하원의원 호세 세라노는 이름 변경을 보여주기식 행위라고 규정하고 의원들에게 더 중요한 문제에 대해 관심을 가질 것을 촉구했다.
프랑스계 미국인 인디 밴드 Freedom Fry는 Freedom Fries 현상을 바탕으로 이름을 선택했다. 2005년 로버트 플랜트 와 그의 밴드 Strange Sensation은 가사에 "Freedom fries and burns and Scars, the liberator goes too Far."라는 가사가 포함된 반전 노래 "Freedom Fries"가 트랙에 포함된 Mighty ReArranger 앨범을 발표했다.
잭 에이브러모프 스캔들로 인해 네이가 사임하고 베른 엘러스가 새로운 하원 운영위원장으로 취임한 후 2006년 8월 2일 하원 구내식당 메뉴판의 감자튀김 메뉴 이름은 아무런 공지 없이 다시 원래 이름으로 돌아갔다. 이 결정에 대한 질문에 엘러스는 "큰 일이 아니며.... 뉴스 거리가 아니다. "라고 대답했다. 2005년 월터 B. 존스는 "프리덤 프라이즈" 사건에 대한 의견을 묻자 "그런 일이 일어나지 않았더라면 좋았을 텐데요."라고 대답했다.
칩렛
칩렛(chiplet)은 잘 정의된 기능 하위 집합을 포함하는 작은 집적 회로(IC)이다. 단일 패키지의 인터포저에서 다른 칩렛과 결합되도록 설계되었다. 칩렛 세트는 믹스 앤 매치 "레고와 같은" 어셈블리로 구현될 수 있다. 이는 기존 SoC(단일 칩 시스템)에 비해 다음과 같은 몇 가지 장점을 제공한다.
단일 집적 회로에서 함께 작동하는 여러 칩렛을 다중 칩 모듈, 하이브리드 IC, 2.5D IC 또는 고급 패키지라고 부를 수 있다.
칩렛은 UCIe, BoW(번치 오브 와이어), AIB, OpenHBI, OIF XSR과 같은 표준으로 연결될 수 있다. 같은 회사에서 설계하지 않은 칩렛은 상호 운용성을 염두에 두고 설계해야 하는데 이는 어려운 작업이다.
이 용어는 RISC-V 아키텍처와 마찬가지로 2006년 미국 에너지부 확장에서 RAMP 프로젝트(다중 프로세서를 위한 연구 가속기)의 구성 요소로 캘리포니아 대학교 버클리 교수 존 워지넥(John Wawrzynek)에 의해 만들어졌다.
일반적인 예시는 아래를 포함한다:
멀티칩 모듈
멀티칩 모듈(Multi-chip module, MCM)은 일반적으로 여러 집적 회로(IC 또는 "칩"), 반도체 다이 및 기타 개별 구성 요소가 포함된 전자 어셈블리(예: 다수의 도체 단자 또는 "핀"이 있는 패키지)이다. 일반적으로 통합 기판에 통합되어 사용 시 더 큰 IC인 것처럼 처리될 수 있다. MCM 패키징에 대한 다른 용어로는 "이종 통합"(heterogeneous integration) 또는 "하이브리드 집적 회로"가 있다. MCM 패키징을 사용하면 제조업체가 모듈화를 위해 여러 구성 요소를 사용하거나 기존 모놀리식 IC 접근 방식에 비해 수율을 향상시킬 수 있다는 이점이 있다.
FCMCM(Flip Chip Multi-Chip Module)은 플립 칩 기술을 사용하는 멀티 칩 모듈이다. FCMCM에는 하나의 큰 다이와 여러 개의 작은 다이가 모두 동일한 모듈에 있을 수 있다.
킹스 퀘스트
《킹스 퀘스트》는 미국 개발사 시에라 엔터테인먼트가 제작한 일련의 그래픽 어드벤처 게임 시리즈이다. 1980년부터 1998년까지 총 9종 비디오 게임이 제작됐으며 어드벤처 게임 장르에 유행했다. 시에라의 공동창업자 로버트 윌리엄즈가 전작품을 기획했다.
하이브리드 집적 회로
하이브리드 집적 회로(Hybrid integrated circuit, HIC), 하이브리드 마이크로회로, 하이브리드 회로 또는 간단히 하이브리드(hybrid)는 반도체 장치(예: 트랜지스터, 다이오드 또는 모놀리식 IC) 및 수동 부품(예: 저항기, 인덕터, 변압기, 및 커패시터), 기판 또는 인쇄 회로 기판(PCB)에 접착된다. PWB(인쇄 배선 기판)에 부품이 있는 PCB는 MIL-PRF-38534의 정의에 따라 진정한 하이브리드 회로로 간주되지 않는다.
시스템 인 패키지
SiP(system in a package) 또는 시스템 인 패키지(system-in-package)는 하나의 칩 캐리어 패키지에 포함되거나 수동 부품을 포함하고 전체 시스템의 기능을 수행할 수 있는 IC 패키지 기판을 포함하는 다수의 집적 회로(IC)이다. IC는 패키지 온 패키지를 사용하여 적층되거나, 나란히 배치되거나, 기판에 내장될 수 있다. SiP는 전자 시스템의 모든 기능 또는 대부분의 기능을 수행하며 일반적으로 휴대폰, 디지털 음악 플레이어 등의 부품을 설계할 때 사용된다. 집적 회로를 포함하는 다이는 패키지 기판에 수직으로 적층될 수 있다. 이들은 패키지 기판에 접착된 미세한 와이어로 내부적으로 연결된다. 또는 플립 칩 기술을 사용하면 솔더 범프를 사용하여 적층된 칩을 패키지 기판에 결합하거나 두 기술을 모두 단일 패키지에 사용할 수 있다. SiP는 SoC(단일 칩 시스템)와 유사하지만 덜 긴밀하게 통합되어 있으며 단일 반도체 다이에 있지 않다.
시스템 인 패키지
SIP는 시스템 크기를 줄이거나 성능을 향상시키거나 비용을 줄이는 데 사용할 수 있다. 이 기술은 MCM(멀티칩 모듈) 기술에서 발전했다. 차이점은 SiP가 여러 칩이나 다이를 서로 위에 쌓는 다이 적층도 사용한다는 것이다.
소켓 479
소켓 479(mPGA479M)는 일부 인텔 마이크로프로세서에서 사용되는 CPU 소켓이다. 일반적으로 노트북에 사용되는 펜티엄 M 및 셀러론 M 모바일 프로세서에 사용되는 소켓이지만 Tualatin-M 펜티엄 III 프로세서에도 사용되었다. 인텔의 공식 명칭은 µFCPGA 및 µPGA479M이다.
이 소켓 또는 그 변형을 사용하는 PGA 패키지에는 전기적으로 호환되지 않지만 기계적으로 호환되는 프로세서 제품군이 여러 개 있다.
인텔의 CPU 사양조차도 구별이 충분히 명확하지 않은 것으로 보이며 대신 위 소켓 중 1개 이상에 대해 패키지/소켓 지정 PGA478 또는 PPGA478을 사용한다.
소켓 479
아마도 더 혼란스러운 점은 위의 PGA 기반 CPU 중 일부가 479개의 접점(볼)이 모두 채워진 BGA(더 정확하게는 µBGA 또는 심지어 µFCBGA) 패키지로도 제공된다는 것이다. 이러한 CPU 변형의 경우 인텔의 CPU 사양에서는 BGA479, PBGA479 또는 H-PBGA479라는 명칭을 사용한다. 그러나 이러한 명칭은 BGA 변형이 전혀 사용하지 않는 소켓이 아닌 CPU 패키지 자체를 나타낸다는 점에 유의해야 한다(예를 들어 임베디드 시스템에서 메인보드에 직접 납땜되도록 고안되었다). 이러한 CPU의 BGA가 아닌 대응 제품은 소켓 479뿐만 아니라 위에 언급된 소켓 중 하나를 사용한다.
POWER5
POWER5(파워5)는 IBM이 개발하고 제작한 마이크로프로세서이다. POWER4의 향상된 버전이다. 주요 개선 사항은 동시 멀티스레딩(SMT) 및 온다이 메모리 컨트롤러에 대한 지원이다. POWER5는 듀얼 코어 마이크로프로세서로, 각 코어는 1개의 물리적 스레드와 2개의 논리적 스레드를 지원하므로 총 2개의 물리적 스레드와 4개의 논리적 스레드를 지원한다.
POWER5 역사
이 마이크로프로세서의 기술적 세부 사항은 2003년 핫 칩스(Hot Chips) 컨퍼런스에서 처음 발표되었다. 보다 완전한 설명은 2003년 10월 14일 마이크로프로세서 포럼(Microprocessor Forum) 2003에서 제공되었다. POWER5는 공개적으로 판매되지 않았으며 IBM과 해당 파트너가 독점적으로 사용했다. 마이크로프로세서를 사용하는 시스템은 2004년에 출시되었다. POWER5는 고급 엔터프라이즈 서버 시장에서 주로 인텔 아이테니엄 2와 경쟁했으며, 정도는 덜하지만 썬 마이크로시스템즈 UltraSPARC IV 및 후지쯔 SPARC64 V와 경쟁했다. 2005년에 POWER5는 POWER5+로 대체되었다.
슬롯 2
슬롯 2(Slot 2)는 인텔의 Pentium II Xeon 및 Pentium III Xeon에서 사용되는 330리드 단일 에지 접촉 카트리지(에지 커넥터)의 물리적 및 전기적 사양을 나타낸다.
처음 출시되었을 때 슬롯 1 펜티엄 II는 가정, 데스크탑 및 저가형 SMP(대칭형 다중 처리) 시장에서 Pentium 및 Pentium Pro 프로세서를 대체하기 위한 것이었다. 멀티프로세서 워크스테이션 및 서버를 겨냥한 Pentium II Xeon은 동일한 P6 Deschutes 코어를 기반으로 하는 일반적인 Pentium II와 거의 유사했지만, 512KB 외에 L2 캐시 용량을 1024KB 또는 2048KB로 선택할 수 있다는 점이 다르다(코어 주파수에서 작동하는데 펜티엄 II는 비용을 줄이기 위해 CPU 속도의 50%로 실행되는 더 저렴한 타사 SRAM 칩을 사용하였음).
슬롯 2
242리드 슬롯 1 커넥터의 설계가 제온의 최대 속도 L2 캐시를 지원하지 않았기 때문에 확장된 330리드 커넥터가 개발되었다. '슬롯 2'라고 불리는 이 새로운 커넥터는 Pentium II Xeon(코드명 'Drake')과 Pentium III Xeon(코드명 'Tanner' 및 'Cascades')에 사용되었다. 슬롯 2는 마침내 저전력 이중 프로세서 서버용 수정된 Pentium III 코드명 Tualatin이 포함된 소켓 370으로 교체되었고, 워크스테이션 및 쿼드 프로세서 서버용 Pentium 4 기반 Xeon(코드명 Foster)이 포함된 소켓 603으로 대체되었다.
소켓 604
소켓 604(Socket 604)는 인텔 제온 프로세서를 컴퓨터의 나머지 부분과 인터페이스하도록 설계된 604핀 마이크로프로세서 소켓이다. 이는 전기적 인터페이스와 물리적 지원을 모두 제공한다. 이 소켓은 방열판을 지원하도록 설계되었다.
소켓 603 이후 1년이 지난 2002년 11월 18일에 출시된 이 제품은 원래 당시 출시된 대부분의 Xeon을 수용하는 데 사용되었다. 2006년에 저가형 및 중급형 서버 범위에 대해 LGA 771에 의해 계승되었지만 후속 제품인 LGA 1567이 2010년에 등장한 4- 및 8-프로세서 구성을 포함하여 여전히 고급형 서버 범위에 머물고 있다. 당시에는 LGA 1366이 중저가 서버 범위의 Xeon용 기본 소켓이었으며 더 저렴한 구성에서는 여전히 LGA 771 소켓을 사용하는 경우가 있었다. 소켓은 이를 지원하는 마지막 프로세서가 2011년 3분기에 생산을 중단할 때까지 9년(소비자 등급 LGA 775보다 2년 더 길어짐) 동안 지속되어 비정상적으로 긴 수명을 가졌다.
LGA 1356
LGA 1356(소켓 B2)은 1356 랜드 그리드 배열 핀과 함께 2012년 1분기에 출시된 인텔 마이크로프로세서 소켓이다. 이전 버전인 LGA 1366(소켓 B) 및 LGA 1567을 대체하기 위해 LGA 2011과 함께 출시되었다. 인텔 Sandy Bridge-EN(Romley-EN) 및 Ivy Bridge-EN 마이크로프로세서와 호환된다.
LGA 1356 설명
LGA 1356에는 프로세서의 패드와 접촉하기 위한 1356개의 돌출 핀이 있다. LGA 1356 및 LGA 1366 소켓 프로세서는 소켓 노치가 다르기 때문에 서로 호환되지 않는다.
LGA 2011은 고급 데스크톱 및 고성능 서버용으로 설계된 반면, LGA 1356은 서버 시장의 듀얼 프로세서 및 저가형 부문을 위해 설계되었다.
64비트 폭의 DDR3 트리플 채널 메모리를 지원하며 인텔 QPI 연결 1개와 PCI 익스프레스 레인 24개를 갖추고 있다. 한편 LGA 2011은 쿼드 채널 메모리, 2개의 QPI 연결 및 40개의 PCIe 레인을 지원한다. 소켓 LGA 1155, 동세대 데스크탑 소켓은 듀얼 채널 메모리를 지원한다. 각 DDR3 채널은 하나 이상의 DIMM을 지원할 수 있다(DDR3에만 적용 가능하고 DDR3-L에는 적용되지 않음).
관련 계획은 2011년 초에 유출되었으며 2012년 1분기에 출시될 것으로 예상되었다. 2011년 9월에는 출시가 2012년 1분기 말에 이루어질 것으로 추정되었다.
LGA 3647
LGA 3647은 제온 파이 x200("Knights Landing"), 제온 파이 72x5("Knights Mill"), Skylake-SP, Cascade Lake-SP 및 Cascade Lake-W 마이크로프로세서에서 사용되는 인텔 마이크로프로세서 호환 소켓이다.
이 소켓은 6채널 메모리 컨트롤러, 비휘발성 3D XPoint 메모리 DIMM, QPI(퀵패스 인터커넥트)를 대체하는 인텔 UPI(Ultra Path Interconnect) 및 100G 옴니패스(Omni-Path) 상호 연결을 지원하며 새로운 장착 메커니즘도 갖추고 있다. 레버를 사용하여 제자리에 고정하는 것이 아니라 CPU 쿨러의 압력과 나사를 사용하여 제자리에 고정한다.
LGA 3647 종류
이 소켓에는 ILM(독립 로딩 메커니즘, 중앙 나사의 피치가 약간 변경되었으며 가이드 핀이 다른 모서리에 있다는 점에서 더 눈에 띄는 버전)에도 차이점이 있는 두 가지 하위 버전이 있다. 프로세서 소켓과 프로세서의 일치하는 노치가 서로 다른 위치에 있으므로 호환되지 않는 프로세서가 삽입되는 것을 방지하고 시스템에서 잘못된 방열판을 사용하는 것을 방지할 수 있다. 보다 일반적인 P0 변형에는 방열판 장착을 위한 두 가지 하위 옵션이 있다. 정사각형 ILM과 좁은 ILM으로 지정되며 선택은 서버 및 메인보드 설계(공간 제약에 따라 달라질 수 있음)에 따라 달라진다.
에지 커넥터
에지 커넥터(edge connector)는 일치하는 소켓에 연결하기 위한 보드의 가장자리로 이어지는 트레이스로 구성된 인쇄 회로 기판(PCB)의 일부이다. 에지 커넥터는 단 하나의 개별 암 커넥터(수 커넥터는 PCB 가장자리에서 형성됨)만 필요하고 상당히 견고하고 내구성이 높기 때문에 비용을 절약하는 장치이다. PCI, PCI 익스프레스 및 AGP 카드와 같은 주변 카드용 확장 슬롯용으로 컴퓨터에서 일반적으로 사용된다.
에지 커넥터 소켓 디자인
에지 커넥터 소켓은 한쪽이 열려 있는 플라스틱 "상자"로 구성되며 긴 가장자리의 한쪽 또는 양쪽에 핀이 있고 열린 중앙의 중앙으로 밀어 넣기 위해 튀어나온다. 커넥터에는 올바른 극성을 보장하기 위해 키가 있는 경우가 많으며 극성과 잘못된 유형의 장치가 삽입되지 않도록 범프나 노치가 포함될 수 있다. 소켓의 너비는 연결 PCB의 두께에 맞게 선택된다.
소켓의 반대편은 리본 케이블에 고정되는 절연 피어싱 커넥터인 경우가 많다. 또는 반대쪽을 메인보드나 부속 카드에 납땜할 수도 있다.
소켓 603
소켓 603은 인텔 제온 프로세서용 마더보드 소켓이다.