hotchpotch/wikipedia-multilingual-ir-pairs huggingface dataset:
공핍형 부하 NMOS 논리 역사 및 배경
NMOS 집적 회로(IC) 기술에 대한 초기 연구는 1969년 ISSCC에서 IBM의 짧은 논문에서 발표되었다. 휴렛 팩커드는 계산기 사업에서 유망한 속도와 쉬운 인터페이스를 얻기 위해 NMOS IC 기술 개발을 시작했다. HP의 톰 해즈웰은 결국 더 순수한 원재료(특히 상호 연결용 알루미늄)를 사용하고, 게이트 문턱을 충분히 크게 만들기 위해 바이어스 전압을 추가함으로써 많은 문제를 해결했다. 이 백 게이트 바이어스는 이온 주입 개발 전까지 게이트의 (주로) 나트륨 오염물에 대한 사실상의 표준 솔루션으로 남아 있었다(아래 참조). 이미 1970년까지 HP는 충분히 좋은 nMOS IC를 만들었고, 데이브 메이틀랜드가 1970년 12월호 Electronics 잡지에 nMOS에 대한 기사를 쓸 수 있을 정도로 충분히 특성화했다. 그러나 NMOS는 1973년까지 나머지 반도체 산업에서는 드물었다.
공핍형 부하 NMOS 논리 역사 및 배경
생산 준비가 완료된 NMOS 공정 덕분에 HP는 업계 최초의 4kbit IC ROM을 개발할 수 있었다. 모토로라는 결국 이러한 제품의 제2 공급업체 역할을 했으며, 휴렛 팩커드 덕분에 NMOS 공정을 숙달한 최초의 상업용 반도체 공급업체 중 하나가 되었다. 얼마 후, 신생 기업인 인텔은 허니웰을 위한 맞춤형 제품으로 개발된 1kbit pMOS DRAM인 1102를 발표했다(그들의 메인프레임에서 자기 코어 메모리를 대체하려는 시도). 9800 시리즈 계산기에 유사하지만 더 견고한 제품을 원했던 HP의 계산기 엔지니어들은 4kbit ROM 프로젝트에서 얻은 IC 제조 경험을 인텔 DRAM의 신뢰성, 작동 전압 및 온도 범위를 개선하는 데 기여했다. 이러한 노력은 크게 향상된 인텔 1103 1kbit pMOS DRAM에 기여했으며, 이는 세계 최초의 상업적으로 이용 가능한 DRAM IC였다. 1970년 10월에 공식적으로 출시되었으며, 인텔의 첫 번째 진정한 성공적인 제품이 되었다.
공핍형 부하 NMOS 논리 역사 및 배경
초기 MOS 논리는 하나의 트랜지스터 유형을 가지고 있었는데, 이는 논리 스위치 역할을 할 수 있는 인핸스먼트 모드였다. 적합한 저항기를 만들기 어려웠기 때문에 논리 게이트는 포화 부하를 사용했다. 즉, 한 유형의 트랜지스터가 부하 저항기 역할을 하도록 트랜지스터의 게이트를 전원 공급 장치에 항상 연결하여 켜지도록 해야 했다 (PMOS 논리의 경우 더 낮은 전압, NMOS 논리의 경우 더 높은 전압). 그렇게 연결된 장치의 전류는 부하 전체의 전압 제곱에 비례하므로, 풀다운될 때 전력 소비에 비해 풀업 속도가 좋지 않다. (전류가 전압에 단순히 비례하는) 저항기가 더 좋을 것이고, (전류가 전압과 독립적으로 고정된) 전류원은 훨씬 더 좋을 것이다. 게이트가 반대 전원 레일에 연결된 공핍형 모드 장치는 인핸스먼트 모드 장치보다 훨씬 더 나은 부하이며, 저항기와 전류원 사이 어딘가에서 작동한다.
공핍형 부하 NMOS 논리 역사 및 배경
최초의 공핍형 부하 NMOS 회로는 DRAM 제조업체인 모스텍이 개척하고 만들었으며, 1975~76년에 원래 자일로그 Z80 설계에 공핍형 모드 트랜지스터를 사용할 수 있도록 했다. 모스텍은 확산 방법으로는 불가능한 더 정밀한 도핑 프로파일을 생성하는 데 필요한 이온 주입 장비를 보유하고 있었으므로, 부하 트랜지스터의 문턱 전압을 안정적으로 조정할 수 있었다. 인텔에서는 1974년에 페데리코 파진(전 페어차일드 엔지니어이자 나중에 자일로그의 창립자)이 공핍형 부하를 도입했다. 공핍형 부하는 당시 인텔의 가장 중요한 제품 중 하나인 +5V 전용 1Kbit NMOS SRAM인 2102(6000개 이상의 트랜지스터 사용)의 재설계에 처음 적용되었다. 이 재설계의 결과는 현저히 빨라진 2102A였는데, 이 칩의 최고 성능 버전은 액세스 시간이 100ns 미만이어서 MOS 메모리를 바이폴라 RAM 속도에 처음으로 근접시켰다.
공핍형 부하 NMOS 논리 역사 및 배경
공핍형 부하 NMOS 공정은 다른 여러 제조업체에서도 인기가 많은 8비트, 16비트, 32비트 CPU의 여러 버전을 생산하는 데 사용되었다. 인핸스먼트 모드 MOSFET를 부하로 사용하는 초기 PMOS 및 NMOS CPU 설계와 마찬가지로, 공핍형 부하 nMOS 설계는 일반적으로 (정적 게이트뿐만 아니라) 다양한 유형의 동적 논리 또는 동적 클럭드 래치로 사용되는 패스 트랜지스터를 채택했다. 이러한 기술은 속도에 미치는 영향은 복잡하지만 면적 효율성을 상당히 높일 수 있다. 공핍형 부하 NMOS 회로로 제작된 프로세서에는 6800 (후기 버전), 6502, Signetics 2650, 8085, 6809, 8086, Z8000, NS32016 등이 포함된다 (아래 HMOS 프로세서가 특수한 경우로 포함되는지 여부와 관계없이).
공핍형 부하 NMOS 논리 역사 및 배경
또한 많은 지원 및 주변 IC가 (종종 정적) 공핍형 부하 기반 회로를 사용하여 구현되었다. 그러나 바이폴라 7400 시리즈 및 CMOS 4000 시리즈와 같은 표준화된 논리 제품군은 NMOS에는 없었지만, 여러 제2 공급업체가 있는 설계는 종종 사실상의 표준 부품 지위를 획득했다. 한 예로 원래 8085 주변 칩으로 의도되었던 NMOS 8255 PIO 설계는 Z80 및 x86 임베디드 시스템과 다른 많은 상황에서 수십 년 동안 사용되어 왔다. 최신 저전력 버전은 7400 시리즈와 유사하게 CMOS 또는 BiCMOS 구현으로 제공된다.
인텔 자체의 공핍형 부하 NMOS 공정은 고밀도, 단채널 MOS를 의미하는 HMOS로 알려졌다. 첫 번째 버전은 1976년 후반에 도입되었으며 처음에는 정적 램 제품에 사용되었고, 곧 8085, 8086 및 기타 칩의 더 빠르고/또는 더 적은 전력을 소비하는 버전에 사용되었다.
공핍형 부하 NMOS 논리 역사 및 배경
HMOS는 계속 개선되어 4개의 뚜렷한 세대를 거쳤다. 인텔에 따르면, HMOS II (1979)는 다른 일반적인 동시대의 공핍형 부하 NMOS 공정보다 밀도가 두 배, 속도/전력 제품이 네 배 향상되었다고 한다. 이 버전은 모토로라가 모토로라 68000에 사용하고 코모도르 반도체 그룹이 다이-슈링크된 MOS 6502인 MOS Technology 8502에 사용하는 등 많은 제3자에 의해 널리 라이선스되었다.
원래 HMOS 공정(나중에 HMOS I으로 지칭됨)은 채널 길이가 3미크론이었는데, HMOS II에서는 2미크론으로, HMOS III에서는 1.5미크론으로 줄었다. 1982년 HMOS III가 도입될 무렵, 인텔은 HMOS 라인의 설계 요소를 사용하는 CMOS 공정인 CHMOS 공정으로 전환하기 시작했다. 시스템의 마지막 버전인 HMOS-IV가 출시되었다. HMOS 라인의 중요한 장점은 각 세대가 기존 레이아웃을 주요 변경 없이 다이-슈링크할 수 있도록 의도적으로 설계되었다는 것이다. 레이아웃이 변경됨에 따라 시스템이 작동하도록 다양한 기술이 도입되었다.
HMOS, HMOS II, HMOS III 및 HMOS IV는 8085, 8048, 8051, 8086, 80186, 80286 등 다양한 프로세서에 사용되었을 뿐만 아니라 여러 세대의 동일한 기본 설계에도 사용되었다. 데이터시트를 참조하라.
1980년대 중반, 인텔의 CHMOS I, II, III, IV 등과 같은 유사한 HMOS 공정 기술을 사용하는 더 빠른 CMOS 변형이 i386 및 특정 마이크로컨트롤러와 같은 애플리케이션에 n채널 HMOS를 대체하기 시작했다. 몇 년 후인 1980년대 후반에는 고성능 마이크로프로세서뿐만 아니라 고속 아날로그 회로에도 BiCMOS가 도입되었다. 오늘날, 널리 사용되는 7400 시리즈를 포함한 대부분의 디지털 회로는 다양한 토폴로지를 사용하는 다양한 CMOS 공정을 사용하여 제조된다. 이는 속도를 향상하고 다이 면적(트랜지스터 및 배선)을 절약하기 위해 고속 CMOS 설계가 일반적인 저속 저전력 CMOS 회로(1960년대 및 1970년대 유일한 CMOS 유형)의 상보적 정적 게이트 및 전송 게이트 외에 다른 요소를 종종 사용한다는 것을 의미한다. 이러한 방법은 래치, 디코더, 멀티플렉서 등과 같은 칩의 더 큰 빌딩 블록을 구성하기 위해 상당한 양의 동적 회로를 사용하며, 1970년대에 NMOS 및 PMOS 회로를 위해 개발된 다양한 동적 방법론에서 발전했다.
공핍형 부하 NMOS 논리 CMOS와의 비교
정적 CMOS와 비교할 때, 모든 NMOS(및 PMOS) 변형은 정상 상태에서 상대적으로 전력 소모가 많다. 이는 부하 트랜지스터가 저항기로 작동하는 방식에 의존하기 때문이다. 여기서 정지 전류는 출력에서 가능한 최대 부하뿐만 아니라 게이트의 속도(다른 요인이 일정할 경우)를 결정한다. 이는 출력 상태가 변경될 때 p- 및 n-트랜지스터가 잠시 동시에 전도할 때 발생하는 과도 전력 소모에만 기인하는 정적 CMOS 회로의 전력 소비 특성과 대조된다. 그러나 이는 단순화된 관점이며, 더 완전한 그림에는 순수 정적 CMOS 회로조차도 현대의 미세 기하학에서 상당한 누설을 가지고 있다는 사실과 현대 CMOS 칩이 종종 의사 nMOS 회로가 포함된 동적 및 도미노 논리를 포함한다는 사실도 포함되어야 한다.
공핍형 부하 NMOS 논리 이전 NMOS 유형으로부터의 발전
공핍형 부하 공정은 1을 나타내는 Vdd 전압원이 각 게이트에 연결되는 방식에서 이전 공정과 다르다. 두 기술 모두에서 각 게이트는 영구적으로 켜져 있고 Vdd에 연결된 하나의 NMOS 트랜지스터를 포함한다. 0에 연결되는 트랜지스터가 꺼지면 이 풀업 트랜지스터는 기본적으로 출력을 1로 결정한다. 표준 NMOS에서 풀업은 논리 스위치에 사용되는 것과 동일한 종류의 트랜지스터이다. 출력 전압이 Vdd보다 작은 값에 접근하면 점차적으로 자체적으로 꺼진다. 이는 0에서 1로의 전환 속도를 늦춰 회로를 느리게 만든다. 공핍형 부하 공정은 이 트랜지스터를 게이트가 소스에 직접 연결된 일정한 게이트 바이어스를 가진 공핍형 모드 NMOS로 대체한다. 이 대체 유형의 트랜지스터는 출력이 1에 접근할 때까지 전류원 역할을 하다가 저항기 역할을 한다. 그 결과 0에서 1로의 전환이 더 빨라진다.
공핍형 부하 NMOS 논리 정적 전력 소비
공핍형 부하 회로는 동일한 속도에서 인핸스먼트 부하 회로보다 전력을 덜 소비한다. 두 경우 모두 1로의 연결은 항상 활성 상태이며, 0으로의 연결도 활성 상태일 때도 마찬가지이다. 이로 인해 정적 전력 소비가 높다. 낭비되는 양은 풀업의 강도 또는 물리적 크기에 따라 달라진다. (인핸스먼트 모드) 포화 부하 및 공핍형 모드 풀업 트랜지스터는 출력이 0에서 안정적일 때 가장 많은 전력을 소비하므로 이 손실은 상당하다. 공핍형 모드 트랜지스터의 강도는 1에 접근할 때 덜 떨어지므로, 전환 시작 시 및 정상 상태에서 더 적은 전류를 전도함에도 불구하고 더 느리게 시작해도 더 빠르게 1에 도달할 수 있다.
달링턴 트랜지스터
일렉트로닉스에서 달링턴 트랜지스터(Darlington transistor, 흔히 달링턴 쌍이라고 불림)는 두 개의 접합형 트랜지스터로 구성된 회로로, 한 트랜지스터의 이미터가 다른 트랜지스터의 베이스에 연결되어 있어 첫 번째 트랜지스터에 의해 증폭된 전류가 두 번째 트랜지스터에 의해 추가로 증폭된다. 두 트랜지스터의 컬렉터는 함께 연결된다. 이 회로는 각 트랜지스터를 개별적으로 사용할 때보다 훨씬 높은 전류 이득을 가진다. 이는 단일 트랜지스터처럼 작동하며 종종 단일 트랜지스터로 패키징된다. 이 회로는 1953년에 시드니 달링턴에 의해 발명되었다.
달링턴 트랜지스터 동작
달링턴 쌍은 단일 트랜지스터처럼 동작하며, 이는 하나의 베이스, 컬렉터, 이미터를 가진다는 것을 의미한다. 일반적으로 높은 전류 이득을 생성한다 (대략 두 트랜지스터의 이득을 곱한 값으로, β 값이 서로 곱해지기 때문이다). 복합 전류 이득과 개별 이득 간의 일반적인 관계는 다음과 같다:
만약 β1과 β2가 충분히 높다면 (수백), 이 관계는 다음과 같이 근사할 수 있다:
일반적인 달링턴 트랜지스터는 1000 이상의 전류 이득을 가지므로, 훨씬 더 높은 스위칭 전류를 켜기 위해 작은 베이스 전류만 필요하다. 또 다른 장점은 회로에 매우 높은 입력 임피던스를 제공하여 출력 임피던스의 동일한 감소로 이어진다는 것이다. 이 회로를 쉽게 만들 수 있다는 점도 장점이다. 두 개의 개별 NPN (또는 PNP) 트랜지스터로 간단히 만들 수 있으며, 다양한 단일 패키지로도 제공된다.
한 가지 단점은 베이스-이미터 전압이 약 두 배로 증가한다는 것이다. 달링턴 트랜지스터의 베이스와 이미터 사이에 두 개의 접합이 있기 때문에 등가 베이스-이미터 전압은 두 베이스-이미터 전압의 합이다:
달링턴 트랜지스터 동작
실리콘 기반 기술의 경우, 소자가 활성 또는 포화 영역에서 작동할 때 각 VBEi가 약 0.65V이므로, 이 쌍에 필요한 베이스-이미터 전압은 1.3V이다.
달링턴 쌍의 또 다른 단점은 "포화" 전압이 증가한다는 것이다. 출력 트랜지스터는 포화될 수 없다 (즉, 베이스-컬렉터 접합은 역 바이어스 상태를 유지해야 한다). 왜냐하면 첫 번째 트랜지스터가 포화되면 두 번째 트랜지스터의 컬렉터와 베이스 사이에 완전한 (100%) 병렬 음성 되먹임을 설정하기 때문이다. 컬렉터-이미터 전압은 자체 베이스-이미터 전압과 첫 번째 트랜지스터의 컬렉터-이미터 전압의 합과 같으며, 둘 다 정상 작동 시 양수이므로 항상 베이스-이미터 전압을 초과한다. (기호로  항상.) 따라서 달링턴 트랜지스터의 "포화" 전압은 단일 트랜지스터의 포화 전압 (실리콘에서 일반적으로 0.1 - 0.2V)보다 하나의 VBE (실리콘에서 약 0.65V) 더 높다. 동일한 컬렉터 전류에 대해 이 단점은 단일 트랜지스터에 비해 달링턴 트랜지스터의 소모 전력 증가로 이어진다. 증가된 낮은 출력 레벨은 TTL 논리 회로를 구동할 때 문제를 일으킬 수 있다.
달링턴 트랜지스터 동작
또 다른 문제는 스위칭 속도 또는 응답 시간이 감소한다는 것이다. 첫 번째 트랜지스터가 두 번째 트랜지스터의 베이스 전류를 적극적으로 억제할 수 없기 때문에 소자가 꺼지는 데 느리다. 이를 완화하기 위해 두 번째 트랜지스터의 베이스와 이미터 단자 사이에 수백 옴의 저항이 연결되는 경우가 많다. 이 저항은 베이스-이미터 접합에 축적된 전하에 대한 낮은 임피던스 방전 경로를 제공하여 트랜지스터를 더 빠르게 끌 수 있도록 한다.
달링턴 쌍은 단일 트랜지스터보다 고주파에서 더 많은 위상 편이를 가지므로 음성 되먹임으로 더 쉽게 불안정해질 수 있다 (즉, 이 구성을 사용하는 시스템은 추가 트랜지스터 지연으로 인해 성능이 저하될 수 있다).
달링턴 트랜지스터 패키징
달링턴 쌍은 통합 패키지로 제공되거나 두 개의 개별 트랜지스터로 만들 수 있다. 도면에서 왼쪽 트랜지스터인 Q1은 저전력 유형일 수 있지만, 일반적으로 오른쪽의 Q2는 고전력이 필요하다. 이 쌍의 최대 컬렉터 전류 IC(max)는 Q2의 그것이다. 일반적인 통합 전력 소자는 2N6282로, 스위치 오프 저항을 포함하고 IC=10A에서 2400의 전류 이득을 가진다.
통합 소자는 공유 컬렉터를 사용할 수 있기 때문에 두 개의 개별 트랜지스터보다 적은 공간을 차지할 수 있다. 통합 달링턴 쌍은 트랜지스터와 유사한 패키지에 단일로 패키징되거나 집적 회로에 장치 배열 (보통 8개)로 제공된다.
달링턴 트랜지스터 달링턴 삼중자
세 번째 트랜지스터를 달링턴 쌍에 추가하여 훨씬 더 높은 전류 이득을 제공할 수 있으며, 이를 달링턴 삼중자라고 한다. 쌍의 두 번째 트랜지스터의 이미터는 세 번째 트랜지스터의 베이스에 연결되며, 첫 번째 트랜지스터의 이미터가 두 번째 트랜지스터의 베이스에 연결되는 방식과 동일하게 작동하고, 세 트랜지스터의 컬렉터는 함께 연결된다. 이는 세 트랜지스터의 이득을 곱한 값과 거의 동일한 전류 이득을 제공한다. 그러나 증가된 전류 이득은 종종 민감도 및 포화 전류 문제를 정당화하지 못하므로 이 회로는 거의 사용되지 않는다.
달링턴 트랜지스터 응용 분야
달링턴 쌍은 대부분의 음향 시스템을 구동하는 전력 오디오 증폭기의 푸시-풀 출력 단에서 자주 사용된다. 완전히 대칭 푸시-풀 회로에서 두 개의 달링턴 쌍은 이미터 폴로어로 연결되어 양극 및 음극 공급 장치에서 출력을 구동한다. 즉, 양극 레일에 연결된 NPN 달링턴 쌍은 출력의 양의 변동에 전류를 제공하고, 음극 레일에 연결된 PNP 달링턴 쌍은 음의 변동에 전류를 제공한다.
품질 좋은 PNP 전력 트랜지스터를 사용할 수 없었던 시기에는 준대칭 푸시-풀 회로가 사용되었는데, 이 회로에서는 양극 공급 레일에 연결된 두 트랜지스터만 NPN 달링턴 쌍이었고, 음극 레일의 쌍은 공통 이미터 증폭기로 연결된 두 개의 NPN 트랜지스터였다.
달링턴 쌍은 안전 전압 범위 내에서도 피부 접촉으로 인한 전류에 반응할 만큼 충분히 민감할 수 있다. 따라서 터치 센서 스위치의 새로운 입력 단계를 형성할 수 있다.
달링턴 트랜지스터는 LM1084 전압 조정기와 같은 고전류 회로에 사용될 수 있다. 다른 고전류 응용 분야에는 컴퓨터 출력 라인의 안전한 낮은 수준에서 연결된 장치에 필요한 양까지 전류가 증폭되는 모터 또는 전자계전기의 컴퓨터 제어가 포함될 수 있다.
ISFET
이온 민감성 전계효과 트랜지스터(ion-sensitive field-effect transistor, ISFET)는 용액 내 이온 농도를 측정하는 데 사용되는 전계효과 트랜지스터이다. H+와 같은 이온 농도가 변화하면(예: pH 눈금 참조), 트랜지스터를 통과하는 전류가 그에 따라 변화한다. 여기서는 용액이 게이트 전극으로 사용된다. 산화물 표면과 기판 사이의 전압은 이온 피막으로 인해 발생한다. 이는 MOSFET (금속-산화물-반도체 전계효과 트랜지스터)의 특수한 형태이며, 동일한 기본 구조를 공유하지만, 금속 게이트가 이온 민감성 막, 전해질 용액 및 기준 전극으로 대체되었다. 1970년에 발명된 ISFET은 최초의 바이오센서 FET (BioFET)였다.
게이트 물질의 Si-OH 그룹의 표면 가수분해는 pH 값에 따라 수용액에서 달라진다. 일반적인 게이트 물질은 SiO2, Si3N4, Al2O3 및 Ta2O5이다.
ISFET
산화물 표면 전하를 유발하는 메커니즘은 표면 Si-OH 결합과 용액 내 H+ 이온 간의 평형을 설명하는 자리 결합 모델로 설명할 수 있다. SiO2와 같은 산화물 표면을 덮고 있는 수산화기는 양성자를 주거나 받아들일 수 있으며, 산화물-전해질 계면에서 발생하는 다음 산-염기 반응으로 설명되는 양쪽성 방식으로 작용한다.
—Si–OH + H2O     ↔   —Si–O−     + H3O+
—Si–OH + H3O+   ↔   —Si–OH2+ + H2O
ISFET의 소스와 드레인은 MOSFET와 같이 구성된다. 게이트 전극은 수소 이온에 민감한 장벽과 테스트할 물질이 민감한 장벽과 접촉할 수 있도록 하는 간격에 의해 채널과 분리된다. ISFET의 문턱 전압은 이온 민감성 장벽과 접촉하는 물질의 pH에 따라 달라진다.
ISFET 기준 전극으로 인한 실질적인 한계
H+ 농도에 민감한 ISFET 전극은 기존의 유리 전극처럼 용액의 pH를 측정하는 데 사용될 수 있다. 그러나 작동하려면 기준 전극도 필요하다. 용액과 접촉하는 기준 전극이 AgCl 또는 Hg2Cl2와 같은 기존 유형인 경우, 기존 pH 전극과 동일한 한계(접합 전위, KCl 누출, 겔 전극의 경우 글리세롤 누출)를 겪게 된다. 기존 기준 전극은 부피가 크고 깨지기 쉬울 수도 있다. 기존 기준 전극으로 인해 제약되는 너무 큰 부피는 일부 생물학적 또는 생체 내 임상 분석(일회용 미니 카테터 pH 프로브)에 필수적인 ISFET 전극의 소형화를 방해한다. 기존 기준 전극의 고장은 제약 또는 식품 산업의 온라인 측정에서도 문제를 일으킬 수 있는데, 생산 후반 단계에서 귀중한 제품이 전극 파편이나 독성 화학 물질에 오염되어 안전상의 이유로 폐기되어야 하는 경우이다.
ISFET 기준 전극으로 인한 실질적인 한계
이러한 이유로 지난 20년 이상 동안 온칩 내장형 소형 기준 전계 효과 트랜지스터(REFET)에 대한 많은 연구 노력이 집중되었다. 이들의 작동 원리 또는 작동 모드는 전극 제조업체에 따라 다를 수 있으며, 종종 독점적이고 특허로 보호된다. REFET에 필요한 반도체 변형 표면은 또한 항상 테스트 용액과 열역학적 평형 상태에 있지 않으며, 공격적이거나 간섭하는 용해된 종 또는 잘 특성화되지 않은 노화 현상에 민감할 수 있다. 전극을 정기적으로 자주 재교정할 수 있고 서비스 수명 동안 쉽게 유지 관리할 수 있다면 이것은 실제 문제가 아니다. 그러나 전극이 장기간 온라인으로 침지되어야 하거나, 측정 자체의 특성과 관련된 특정 제약(가혹한 환경에서 고압 수중의 지구화학적 측정 또는 대기 중 산소 유입이나 압력 변화로 쉽게 방해받는 무산소 또는 환원 조건)으로 인해 접근할 수 없는 경우 문제가 될 수 있다.
기존 유리 전극과 마찬가지로 ISFET 전극의 중요한 요소는 기준 전극으로 남아 있다. 전극 오작동을 해결할 때, 종종 대부분의 문제는 기준 전극 측에서 찾아야 한다.
ISFET ISFET의 저주파 잡음
ISFET 기반 센서의 경우, 저주파 잡음은 동일한 주파수 영역에 걸쳐 있는 생체 의학 신호와 간섭할 수 있으므로 전체 SNR에 가장 해롭다. 잡음은 주로 세 가지 원인이 있다. ISFET 외부의 잡음원은 환경 간섭 및 터미널 판독 회로의 장비 잡음과 같은 외부 잡음으로 지칭된다. 내부 잡음은 ISFET의 고체 부분에 나타나는 잡음으로, 주로 산화물/Si 계면에서 캐리어의 트랩 및 비트랩으로 인해 발생한다. 그리고 외부 잡음은 일반적으로 액체/산화물 계면에서 이온 교환으로 인해 발생하는 액체/산화물 계면에 뿌리를 둔다. ISFET의 잡음을 억제하기 위해 많은 방법이 고안되었다. 예를 들어, 외부 잡음을 억제하기 위해 ISFET에 접합형 트랜지스터를 통합하여 드레인 전류의 즉각적인 내부 증폭을 실현할 수 있다. 그리고 내부 잡음을 억제하기 위해 시끄러운 산화물/Si 계면을 쇼트키 접합 게이트로 대체할 수 있다.
ISFET ISFET의 드리프트
ISFET의 드리프트는 문턱 전압 불안정성을 의미한다. pH-ISFET의 고유 응답이 완료된 후에도 ISFET의 출력 전압은 시간과 함께 점진적이고 단조롭게 변하며, 이러한 드리프트 동작은 전체 측정 과정 동안 존재한다. 이는 상업적으로 실행 가능한 ISFET 기반 생체 의학 센서를 개발하는 데 심각한 장애물 중 하나였다. 특히, 혈액 pH의 연속 모니터링에 필요한 높은 정확도는 pH ISFET에서 허용되는 드리프트율에 대한 엄격한 요구 사항을 부과한다.
드리프트에 대한 제안된 설명으로는 게이트 절연체 내에서 전기장 강화 이온 이동, 절연체 용액 계면에서의 전기화학적 비평형 조건, 강한 양극성 분극에서의 전해질로부터 전자의 주입으로 인한 절연체 막 내부의 음전하 형성, 그리고 느린 표면 효과 등이 있다.
ISFET 역사
ISFET의 기초는 MOSFET이다. 트벤테 대학교의 네덜란드 엔지니어 피트 베르그벨트는 MOSFET을 연구하여 전기화학 및 생물학적 응용을 위한 센서로 적용할 수 있음을 깨달았다. 이는 1970년 베르그벨트의 ISFET 발명으로 이어졌다. 그는 ISFET을 "일정 거리에 게이트가 있는 특별한 종류의 MOSFET"이라고 설명했다. 이것이 최초의 바이오센서 FET (BioFET)였다.
ISFET 센서는 CMOS (상보성 MOS) 기술을 기반으로 하는 집적 회로에 구현될 수 있었다. ISFET 장치는 DNA 혼성화, 혈액으로부터의 바이오마커 검출, 항체 검출, 포도당 측정 및 pH 감지와 같은 생체 의학 응용 분야에 널리 사용된다. ISFET은 또한 유전 기술에 사용되는 DNA 전계효과 트랜지스터 (DNAFET)와 같은 후기 BioFET의 기초가 된다.
최근에는 액체에서 작동하는 그래핀 전계 효과 트랜지스터(GFET)가 ISFET의 유망한 구현체로 부상했다. 이는 그래핀 채널이 기존의 반도체 채널 기반 장치에 비해 더 민감한 전하-전류 변환기를 제공하기 때문이다. 또한 그래핀 표면은 실리콘에 비해 기능화하기 더 편리하여 바이오FET 분야의 광범위한 발전을 이끌었다.
ISFET 추가 문헌
Rothberg, Johnathan M (2011). 《An integrated semiconductor device enabling non-optical genome sequencing》. 《Nature》 475. 348–52쪽. doi:10.1038/nature10242. ISSN 1476-4687. PMID 21776081.
Bergveld, P. (1991). 《A critical evaluation of direct electrical protein detection methods》. 《Biosensors and Bioelectronics》 6. 55–72쪽. doi:10.1016/0956-5663(91)85009-L. ISSN 0956-5663. PMID 2049171.
ISFET 추가 문헌
Bergveld, P. (2003). 《Thirty years of ISFETOLOGY: What happened in the past 30 years and what may happen in the next 30 years》. 《Sensors and Actuators B: Chemical》 88. 1–20쪽. Bibcode:2003SeAcB..88....1B. doi:10.1016/S0925-4005(02)00301-5. ISSN 0925-4005.
Bergveld, P; A Van den Berg; PD Van der Wal; M Skowronska-Ptasinska; EJR Sudhölter; DN Reinhoudt (1989). 《How electrical and chemical requirements for REFETs may coincide》. 《Sensors and Actuators》 18. 309–327쪽. doi:10.1016/0250-6874(89)87038-6. ISSN 0250-6874.
ISFET 추가 문헌
Chudy, M; W Wróblewski; Z Brzózka (1999). 《Towards REFET》. 《Sensors and Actuators B: Chemical》 57. 47–50쪽. Bibcode:1999SeAcB..57...47C. doi:10.1016/S0925-4005(99)00134-3. ISSN 0925-4005.
Chudy, Michal; Wojciech Wróblewski; Zbigniew Brzózka (1999). 《Towards REFET》. 《Sensors and Actuators B: Chemical》 57. 47–50쪽. Bibcode:1999SeAcB..57...47C. doi:10.1016/S0925-4005(99)00134-3. ISSN 0925-4005.
Collins, S.D. (1993). 《Practical limits for solid-state reference electrodes》. 《Sensors and Actuators B: Chemical》 10. 169–178쪽. Bibcode:1993SeAcB..10..169C. doi:10.1016/0925-4005(93)87002-7. ISSN 0925-4005.
ISFET 추가 문헌
Duroux, P; C Emde; P Bauerfeind; C Francis; A Grisel; L Thybaud; D Armstrong; C Depeursinge; A L Blum (1991). 《The ion sensitive field effect transistor (ISFET) pH electrode: a new sensor for long term ambulatory pH monitoring.》. 《Gut》 32. 240–245쪽. doi:10.1136/gut.32.3.240. ISSN 0017-5749. PMC 1378826. PMID 2013417.
Errachid, A.; J. Bausells; N. Jaffrezic-Renault (1999). 《A simple REFET for pH detection in differential mode》. 《Sensors and Actuators B: Chemical》 60. 43–48쪽. Bibcode:1999SeAcB..60...43E. doi:10.1016/S0925-4005(99)00242-7. ISSN 0925-4005.
ISFET 추가 문헌
Ghallab, Y.H.; W. Badawy; K.V.I.S. Kaler. 〈A novel pH sensor using differential ISFET current mode read-out circuit〉. 《Proceedings International Conference on MEMS, NANO and Smart Systems》. International Conference on MEMS, NANO and Smart Systems. Banff, Alta., Canada. 255–258쪽. doi:10.1109/ICMENS.2003.1222002.
Guth, U; F Gerlach; M Decker; W Oelßner; W Vonau (2009). 《Solid-state reference electrodes for potentiometric sensors》. 《Journal of Solid State Electrochemistry》 13. 27–39쪽. doi:10.1007/s10008-008-0574-7. ISSN 1432-8488. S2CID 94301958.
ISFET 추가 문헌
Huang, I-Yu; Ruey-Shing Huang; Lieh-Hsi Lo (2002). 《A new structured ISFET with integrated Ti/Pd/Ag/AgCl Electrode and micromachined back-side P+ contacts》. 《Journal of the Chinese Institute of Engineers》 25. 327–334쪽. doi:10.1080/02533839.2002.9670707. S2CID 109790089. 2011년 7월 3일에 원본 문서에서 보존된 문서. 2010년 11월 1일에 확인함.
Kal, S.; Bhanu, P. V. (2007). 《Design and modeling of ISFET for pH sensing》. TENCON 2007 - 2007 IEEE Region 10 Conference. Taipei. 1–4쪽. doi:10.1109/TENCON.2007.4428805. ISBN 978-1-4244-1272-3.
ISFET 추가 문헌
Kisiel, Anna; Agata Michalska; Krzysztof Maksymiuk (September 2007). 《Plastic reference electrodes and plastic potentiometric cells with dispersion cast poly(3,4-ethylenedioxythiophene) and poly(vinyl chloride) based membranes》. 《Bioelectrochemistry》 71. 75–80쪽. doi:10.1016/j.bioelechem.2006.09.006. ISSN 1567-5394. PMID 17107827.
Lee, YC; BK Sohn (2002). 《Development of an FET-type reference electrode for pH detection》. 《Journal of the Korean Physical Society》 40. 601–604쪽. Bibcode:2002JKPS...40..601Y. doi:10.3938/jkps.40.601 (년 이후로 접속 불가 2025-07-12). ISSN 0374-4884.
ISFET 추가 문헌
Lisdat, F.; W. Moritz (August 1993). 《A reference element based on a solid-state structure》. 《Sensors and Actuators B: Chemical》 15. 228–232쪽. Bibcode:1993SeAcB..15..228L. doi:10.1016/0925-4005(93)85057-H. ISSN 0925-4005.
Skowronska-Ptasinska, M; PD Van Der Wal; A Van Den Berg; P Bergveld; EJR Sudhölter; DN Reinhoudt (1990). 《Reference field effect transistors based on chemically modified ISFETs》. 《Analytica Chimica Acta》 230. 67–73쪽. Bibcode:1990AcAC..230...67S. doi:10.1016/s0003-2670(00)82762-2. ISSN 0003-2670.
ISFET 추가 문헌
Suzuki, Hiroaki; Taishi Hirakawa; Satoshi Sasaki; Isao Karube (1998년 2월 15일). 《Micromachined liquid-junction Ag/AgCl reference electrode》. 《Sensors and Actuators B: Chemical》 46. 146–154쪽. Bibcode:1998SeAcB..46..146S. doi:10.1016/S0925-4005(98)00110-5. ISSN 0925-4005.
van den Berg, A.; A. Grisel; H.H. van den Vlekkert; N.F. de Rooij (January 1990). 《A micro-volume open liquid-junction reference electrode for pH-ISFETs》. 《Sensors and Actuators B: Chemical》 1. 425–432쪽. Bibcode:1990SeAcB...1..425V. doi:10.1016/0925-4005(90)80243-S. ISSN 0925-4005.
Vonau, W.; W. Oelßner; U. Guth; J. Henze (2010년 2월 17일). 《An all-solid-state reference electrode》. 《Sensors and Actuators B: Chemical》 144. 368–373쪽. Bibcode:2010SeAcB.144..368V. doi:10.1016/j.snb.2008.12.001. ISSN 0925-4005.
단접합 트랜지스터
단접합 트랜지스터(Unijunction transistor, UJT) 또는 단일 접합트랜지스터는 하나의 p-n 접합만 있는 3개의 리드 전자 반도체 소자이다. 이 장치는 전기적으로 제어되는 스위치로만 작동한다.
UJT는 선형 증폭기로 사용되지 않는다. 수백 킬로헤르츠의 저주파에서 중주파에 이르는 자유 발진기, 동기화 또는 트리거 발진기, 펄스 생성 회로에 사용된다. 사이리스터의 트리거링 회로에 널리 사용된다. 1960년대에는 단위당 저렴한 비용과 독특한 특성으로 인해 발진기, 펄스 발생기, 톱니파 발생기, 트리거링 회로, 위상 제어, 타이밍 회로, 전압 또는 전류 조절 전원과 같은 다양한 응용 분야에서 사용이 보장되었다. 원래 단접합 트랜지스터 유형은 현재는 구식으로 간주되지만, 나중에 개발된 다층 소자인 프로그래밍 가능 단접합 트랜지스터는 여전히 널리 사용 가능하다.
단접합 트랜지스터 유형
단접합 트랜지스터에는 세 가지 유형이 있다.
프로그래밍 가능 단접합 트랜지스터 또는 PUT는 두 개의 외부 저항을 사용하여 UJT와 유사한 특성을 보이는 다중 접합 소자이다. 사이리스터의 가까운 사촌이며, 사이리스터와 마찬가지로 4개의 p-n 층으로 구성된다. 각각 첫 번째 및 마지막 층에 연결된 애노드와 캐소드를 가지고 있으며, 내부 층 중 하나에 연결된 게이트를 가지고 있다. PUT는 기존 UJT와 직접적으로 호환되지 않지만 유사한 기능을 수행한다. 파라미터 를 설정하기 위한 두 개의 "프로그래밍" 저항이 있는 적절한 회로 구성에서, PUT는 기존 UJT처럼 작동한다. 2N6027, 2N6028 및 BRY39 모델은 이러한 소자의 예이다.
단접합 트랜지스터 응용 분야
단접합 트랜지스터 회로는 1960년대와 1970년대에 하나의 능동 소자만으로 간단한 발진기를 만들 수 있었기 때문에 취미 전자 회로에서 인기가 있었다. 예를 들어, 가변 속도 스트로브 조명에서 릴렉세이션 발진기에 사용되었다.
나중에 집적 회로가 더욱 보편화되면서 555 타이머 IC와 같은 발진기가 더 널리 사용되었다.
릴렉세이션 발진기의 능동 소자로 사용되는 것 외에도, UJT 또는 PUT의 가장 중요한 응용 분야 중 하나는 사이리스터(실리콘 제어 정류기(SCR), TRIAC 등)를 트리거하는 것이다. DC 전압을 사용하여 UJT 또는 PUT 회로를 제어하여 DC 제어 전압이 증가함에 따라 "온 시간"이 증가하도록 할 수 있다. 이 응용 분야는 대용량 AC 전류 제어에 중요하다.
UJT는 자기장을 측정하는 데에도 사용될 수 있다. 홀 효과는 PN 접합의 전압을 변조한다. 이는 UJT 릴렉세이션 발진기의 주파수에 영향을 미친다. 이것은 UJT에서만 작동한다. PUT는 이러한 현상을 보이지 않는다.
단접합 트랜지스터 구조
UJT는 이미터(E)와 두 개의 베이스(B1 및 B2)의 세 개의 단자를 가지고 있어 때때로 "이중 베이스 다이오드"라고도 불린다. 베이스는 가볍게 도핑된 n형 실리콘 막대로 형성된다. 두 개의 옴 접점 B1 및 B2가 양 끝에 부착된다. 이미터는 고농도로 도핑된 p형 재료이다. 이미터와 베이스 사이의 단일 PN 접합이 소자의 이름을 부여한다. 이미터가 개방 회로일 때 B1과 B2 사이의 저항을 내부 베이스 저항이라고 한다. 이미터 접합은 대부분의 응용 분야에서 대칭형 장치가 최적의 전기적 특성을 제공하지 않으므로, 장치가 비대칭이 되도록 일반적으로 베이스-1(B1)보다 베이스-2(B2)에 더 가깝게 위치한다.
이미터와 두 베이스 리드 사이에 전위차가 존재하지 않으면 B1에서 B2로 극히 작은 전류가 흐른다. 반면에, 트리거 전압으로 알려진, 베이스 리드에 비해 충분히 큰 전압이 이미터에 인가되면, 이미터에서 B1에서 B2로 흐르는 전류에 합류하는 매우 큰 전류가 흐르게 되어 더 큰 B2 출력 전류를 생성한다.
단접합 트랜지스터 구조
단접합 트랜지스터의 회로도 기호는 이미터 리드를 화살표로 나타내며, 이미터-베이스 접합이 전류를 전도할 때의 전통 전류 방향을 보여준다. 상보형 UJT는 p형 베이스와 n형 이미터를 사용하며, n형 베이스 소자와 동일하게 작동하지만 모든 전압 극성이 반대이다.
UJT의 구조는 N채널 JFET와 유사하지만, JFET에서는 p형(게이트) 재료가 N형(채널) 재료를 둘러싸고 있으며, 게이트 표면이 UJT의 이미터 접합보다 크다. UJT는 이미터 접합이 순방향 바이어스된 상태로 작동하는 반면, JFET는 일반적으로 게이트 접합이 역방향 바이어스된 상태로 작동한다. UJT는 전류 제어 부저항 소자이다.
단접합 트랜지스터 소자 작동
이 소자는 트리거되면 이미터 전원 공급 장치에 의해 제한될 때까지 이미터 전류가 재생적으로 증가하는 독특한 특성을 가지고 있다. 이 소자는 부저항 특성을 나타내므로 발진기로 사용될 수 있다.
UJT는 두 베이스 사이에 양전압으로 바이어스된다. 이는 소자의 길이를 따라 전위 강하를 유발한다. 이미터 전압이 P 확산(이미터) 지점의 전압보다 대략 다이오드 전압만큼 높게 구동되면, 이미터에서 베이스 영역으로 전류가 흐르기 시작한다. 베이스 영역은 매우 약하게 도핑되어 있기 때문에, 추가 전류(실제로는 베이스 영역의 전하)는 전도도 변조를 유발하여 이미터 접합과 B2 단자 사이의 베이스 부분 저항을 감소시킨다. 이 저항 감소는 이미터 접합이 더 순방향 바이어스됨을 의미하며, 따라서 더 많은 전류가 주입된다. 전체적으로, 이 효과는 이미터 단자에서 부저항을 발생시킨다. 이것이 UJT가 유용하게 사용되는 이유이며, 특히 간단한 발진기 회로에서 그렇다.
단접합 트랜지스터 발명
단접합 트랜지스터는 제너럴 일렉트릭에서 저마늄 4극 트랜지스터 연구의 부산물로 발명되었다. 이 소자는 1953년에 특허를 받았다. 상업적으로는 실리콘 소자가 제조되었다. 일반적인 부품 번호는 2N2646이다.
배리캡
배리캡 다이오드(varicap diode), 버랙터 다이오드(varactor diode), 가변 정전 용량 다이오드(variable capacitance diode), 가변 반응저항 다이오드(variable reactance diode) 또는 튜닝 다이오드(tuning diode)는 역방향 바이어스된 PN 접합의 전압 의존적 전기 용량을 활용하도록 설계된 다이오드의 일종이다.
배리캡 응용 분야
버랙터는 전압 제어 축전기로 사용된다. 주로 전압 제어 발진기, 파라메트릭 증폭기, 주파수 체배기에 사용된다. 전압 제어 발진기는 FM 송신기의 주파수 변조 및 위상동기회로와 같은 다양한 응용 분야를 가지고 있다. 위상동기회로는 많은 라디오, 텔레비전 수상기, 휴대 전화를 튜닝하는 주파수 합성기에 사용된다.
배리캡은 1961년 6월 장치 특허를 받은 라모 울드리지(Ramo Wooldridge) 기업의 퍼시픽 세미컨덕터(Pacific Semiconductor) 자회사에서 개발했다. 이 장치 이름은 1967년 10월 퍼시픽 세미컨덕터의 후신인 TRW 세미컨덕터에 의해 "바리캡"으로 상표 등록되었다. 이는 이 장치가 사용되면서 다른 이름이 붙게 된 이유를 설명하는 데 도움이 된다.
배리캡 작동
버랙터는 역방향 바이어스 상태에서 작동하므로 장치를 통해 DC 전류가 흐르지 않는다. 역방향 바이어스 양은 공핍 영역의 두께를 제어하며, 이에 따라 버랙터의 접합 정전 용량을 제어한다. 정전 용량 변화 특성은 도핑 프로파일에 따라 달라진다. 일반적으로 급준 접합 프로파일의 경우 공핍 영역 두께는 인가 전압의 제곱근에 비례하고, 전기 용량은 공핍 영역 두께에 반비례한다. 따라서 정전 용량은 인가 전압의 제곱근에 반비례한다. 초급준 접합 프로파일의 경우 정전 용량 변화는 더욱 비선형적이지만, 초급준 배리캡은 더 큰 정전 용량 변화를 가지며 낮은 전압에서 작동할 수 있다.
모든 다이오드는 이러한 가변 접합 정전 용량을 나타내지만, 배리캡은 이 효과를 활용하고 정전 용량 변화를 늘리기 위해 제조된다.
이 그림은 p-n 접합으로 형성된 공핍층을 가진 버랙터 단면의 예시를 보여준다. 이 공핍층은 MOS 또는 쇼트키 다이오드로도 만들 수 있다. 이는 CMOS 및 MMIC 기술에서 중요하다.
배리캡 회로에서의 사용
일반적으로 회로에서 배리캡 다이오드를 사용하려면 기존의 정전 용량이나 유도자와 병렬로 연결하는 등, 동조 회로에 연결해야 한다. 배리캡의 정전 용량을 변경하기 위해 역방향 바이어스로 DC 전압이 인가된다. DC 바이어스 전압은 동조 회로에 유입되지 않도록 차단되어야 한다. 이는 배리캡 다이오드의 최대 정전 용량보다 약 100배 큰 정전 용량을 가진 DC 차단 축전기를 직렬로 연결하고, 배리캡 캐소드와 차단 축전기 사이의 노드에 고임피던스 소스에서 DC를 인가함으로써 달성할 수 있으며, 첨부된 다이어그램의 왼쪽 상단 회로에 나와 있다.
배리캡에는 상당한 DC 전류가 흐르지 않으므로, 캐소드를 DC 제어 전압 저항에 다시 연결하는 저항 값은 22 kΩ에서 150 kΩ 범위에 있을 수 있으며, 차단 축전기는 5–100 nF 범위에 있을 수 있다. 때때로, 매우 높은 Q를 가진 동조 회로의 경우, 제어 전압의 소스 임피던스를 높여 동조 회로에 부하를 주지 않고 Q를 감소시키지 않기 위해 저항과 직렬로 유도자가 배치된다.
배리캡 회로에서의 사용
또 다른 일반적인 구성은 두 개의 배리캡 다이오드를 역방향(애노드-애노드)으로 연결하는 것이다. (다이어그램의 왼쪽 하단 회로 참조) 두 번째 배리캡은 첫 번째 회로의 차단 축전기를 효과적으로 대체한다. 이로 인해 전체 정전 용량과 정전 용량 범위가 절반으로 줄어들지만, 각 장치에 걸리는 AC 전압 성분을 줄이고 AC 성분이 배리캡을 순방향 전도로 바이어스할 만큼 충분한 진폭을 가질 경우 대칭적인 왜곡을 줄이는 이점이 있다.
배리캡으로 튜닝 회로를 설계할 때, 신호를 왜곡하고 고조파를 추가할 수 있는 다이오드 정전 용량을 너무 많이 변경하는 것을 방지하기 위해 배리캡에 걸리는 AC 전압 성분을 최소 수준으로 유지하는 것이 일반적으로 좋은 관행이다(일반적으로 피크 대 피크 100 mV 미만).
배리캡 회로에서의 사용
다이어그램 오른쪽 상단의 세 번째 회로는 두 개의 직렬 연결된 배리캡과 별도의 DC 및 AC 신호 접지 연결을 사용한다. DC 접지는 전통적인 접지 기호로 표시되고, AC 접지는 열린 삼각형으로 표시된다. 접지 분리는 (i) 저주파 접지 노드에서 고주파 방사를 방지하고, (ii) AC 접지 노드의 DC 전류가 배리캡 및 트랜지스터와 같은 활성 장치의 바이어스 및 작동 지점을 변경하는 것을 방지하기 위해 종종 수행된다.
이러한 회로 구성은 텔레비전 튜너와 전자적으로 튜닝되는 방송 AM 및 FM 수신기, 기타 통신 장비 및 산업 장비에서 매우 일반적이다. 초기 배리캡 다이오드는 완전한 정전 용량 범위(약 1–10 pF)를 얻기 위해 일반적으로 0–33 V의 역전압 범위를 필요로 했지만, 여전히 매우 작았다. 이러한 유형은 캐리어 주파수가 높아서 작은 정전 용량 변화만 필요한 텔레비전 튜너에서 광범위하게 사용되었으며, 지금도 그러하다.
배리캡 회로에서의 사용
시간이 지남에 따라 0–5 V 또는 0–12 V와 같은 비교적 작은 역 바이어스 변화로 100–500 pF의 넓은 정전 용량 범위를 나타내는 배리캡 다이오드가 개발되었다. 이러한 새로운 장치는 전자적으로 튜닝되는 AM 방송 수신기를 구현할 수 있게 했으며, 일반적으로 10 MHz 미만의 낮은 주파수에서 큰 정전 용량 변화를 요구하는 수많은 다른 기능도 가능하게 했다. 소매점에서 사용되는 일부 전자 보안 태그 리더 설계는 전압 제어 발진기에 이러한 고용량 배리캡을 필요로 한다.
페이지 상단에 묘사된 세 개의 리드를 가진 장치들은 일반적으로 단일 패키지에 공통 캐소드로 연결된 두 개의 배리캡이다. 오른쪽의 소비자용 AM/FM 튜너에 묘사된 대로, 단일 이중 패키지 배리캡 다이오드는 탱크 회로(주요 방송국 선택기)의 통과 대역과 국부 발진기를 각각의 단일 배리캡으로 조절한다. 이는 비용 절감을 위해 수행된다. 두 개의 이중 패키지(하나는 탱크용, 하나는 발진기용)를 사용하여 총 네 개의 다이오드를 사용할 수도 있었으며, 이는 LA1851N AM 라디오 칩의 응용 데이터에 묘사된 바와 같다. FM 섹션(약 백 배 높은 주파수에서 작동)에 사용되는 두 개의 저용량 이중 버랙터는 빨간색 화살표로 강조되어 있다. 이 경우 탱크/대역 통과 필터용 이중 패키지와 국부 발진기용 이중 패키지를 통해 네 개의 다이오드가 사용된다.
배리캡 고조파 곱셈
고조파 곱셈과 같은 일부 응용 분야에서는, 신호 속도에 따라 정전 용량을 의도적으로 변화시켜 고조파를 생성하기 위해 배리캡에 큰 신호 진폭 교류 전압이 인가되며, 이는 필터링을 통해 추출된다. 충분한 진폭의 사인파 전류가 배리캡을 통해 흐르면, 결과 전압은 더 삼각형 모양으로 "뾰족해지고" 홀수 고조파가 생성된다.
이것은 적절한 트랜지스터가 이 더 높은 주파수에서 작동하도록 개발되기 전에 3–400 MHz 주파수에서 약 20와트에서 1–5와트의 중간 전력, 1–2 GHz의 마이크로파 주파수를 생성하는 데 사용된 초기 방법 중 하나였다. 이 기술은 가장 빠른 GaAs 트랜지스터조차도 여전히 부적합한 100 GHz – 1 THz 범위의 훨씬 더 높은 주파수를 생성하는 데 여전히 사용된다.
배리캡 배리캡 다이오드 대체품
모든 반도체 접합 장치는 이 효과를 나타내므로 배리캡으로 사용될 수 있지만, 그 특성이 제어되지 않고 배치마다 크게 다를 수 있다.
널리 사용되는 임시 배리캡에는 LED, 1N400X 시리즈 정류 다이오드, 쇼트키 정류기, 그리고 컬렉터-베이스 접합이 역방향 바이어스된 다양한 트랜지스터가 포함된다. 특히 2N2222 및 BC547이 그러하다. 트랜지스터의 이미터-베이스 접합을 역방향 바이어스하는 것도 AC 진폭이 작은 한 매우 효과적이다. 최대 역방향 바이어스 전압은 일반적으로 애벌랜치 과정이 시작되어 전도되기 전까지 5V에서 7V 사이이다. 접합 면적이 더 큰 고전류 장치는 더 높은 정전 용량을 가지는 경향이 있다. 필립스 BA 102 배리캡과 일반적인 제너 다이오드인 1N5408은 접합 정전 용량에서 유사한 변화를 나타내지만, BA 102는 접합 정전 용량과 관련하여 지정된 특성 세트를 가지며(1N5408은 그렇지 않다) 1N5408의 "Q"는 더 작다.
배리캡 개발 전에는 제2차 세계 대전 독일의 스펙트럼 애널라이저와 같은 장비의 VCO 및 필터에서 전기적으로 제어 가능한 반응저항으로 모터 구동 가변 축전기 또는 포화 반응기가 사용되었다.
배리캡 추가 자료
Mortenson, Kenneth E. (1974). Variable capacitance diodes: the operation and characterization of varactor, charge storage and PIN diodes for RF and microwave applications. Dedham, Mass.: Artech House.