hotchpotch/wikipedia-multilingual-ir-pairs huggingface dataset:
이주갑인상 연구사
그 외에도 신유혁명설(신유년에 큰 혁명이 일어난다는 참위설의 일종)에 의거해 진무 천황의 즉위년을 정했다는 설, 신유년인 사이메이 천황 7년인 661년에서 1320년을 소급했다는 설 등이 있다.
메이지 시대 들어서는 일본 학자들 사이에도 일본서기의 기년이 신빙성이 떨어진다는 설이 정설이 됐다. 역사학자 나카 미치요(那珂通世)는 일본 사서와 한국 사서를 대조한 결과 신공기, 응신기의 기록은 2주갑 소급되었으며, 신공기의 신라 정벌 이야기는 삼국사기 신라본기의 왜병 침입 기사와 관련이 있다고 보았다.
이주갑인상 신공기와 응신기
이주갑인상의 흔적이 집중적으로 발견되는 곳은 일본서기의 진구 황후기(일본서기 연대상 201~269년)와 오진 천황기(일본서기 연대상 270~310년)다. 일본서기와 삼국사기의 백제 왕력 연대를 비교하면 다음과 같다. 420년 전지왕 사망, 구이신왕 즉위 기사의 경우 2주갑이 아니라 126년 차이가 나지만 나머지 왕력 기사는 전부 일본서기와 삼국사기 사이에 120년 차이가 있다.
이주갑인상 기타 일본서기 기년에 관한 논의
신공기의 기년에 대해서는 2주갑 인상 외에도 다양한 논의가 진행되어 왔다. 특히 백제와 왜가 한반도 남부지역을 침공한 신공 49년조(249년, 2주갑 내리면 369년) 기사 내용의 실제 연대는 2주갑이 아니라 3주갑이 인상됐다는 설, 6세기의 사건이라는 설, 아예 역사성을 부인하는 설 등이 있다.
또한 일본서기 신공 5년(일본서기상 205년, 2주갑 수정기년 325년) 2월에는 신라 사신 모마리질지(毛麻利叱智)가 미질허지벌한(微叱許智伐旱)을 구출하고 화형으로 죽는 이야기가 나온다. 이는 박제상 설화가 반영된 것인데, 삼국사기 상 박제상의 사망 연도는 418년, 삼국유사에서 박제상의 사망 연도는 425년으로, 어떻게 보아도 갑자 단위로 연도가 맞아들어가지 않는 문제가 있다.
이주갑인상 기타 일본서기 기년에 관한 논의
왜5왕과 관련해서도 일본서기의 기년에 의문점이 있다. 송서 등에 따르면 왜국은 421년 송에 조공을 한 이후, 502년까지 5명의 왜왕이 중국 남조와 외교관계를 맺었다. 마지막 왜왕 무(武)를 제외하면 421~462년까지 4명의 왜왕이 송나라와 교류했는데, 일본서기 상 이 기간 동안 재위한 왜왕은 인교 천황, 안코 천황, 유랴쿠 천황 3명에 불과하다. 일본 학계에서는 이 3명을 왜왕 제, 흥, 무에 비정하는데 어떻게 보아도 일본서기의 기년과 중국 사서의 기년은 일치하지 않는다.
다만, 유랴쿠 천황 이후 일본서기의 백제관계 기사의 기년은 실제 연대와 일치한다. 일례로 유랴쿠 5년(461년) 6월조에는 백제의 도군(島君)이 치쿠시(筑紫)의 카쿠라 섬(各羅島, 각라도)에서 태어났다는 기사가 있는데, 무령왕릉 묘지명의 기록과 일치한다.
또 문제가 되는 연도인 서기 1세기 ~ 4세기 무렵의 치천하대왕(현 일본 천황)들은 재위기간이 대부분 70년을 넘고, 나이 또한 100살에 가까운데, 전란 끝에 왕위에 오른 것으로 보이는 히미코 등의 역사를 없애기 위해 의도적으로 재위기간을 늘린 것이라는 가설도 있다.
도동 분기점
도동 분기점(道洞分岐點, Dodong Junction, 도동JC)은 대구광역시 동구 도동에 설치된 경부고속도로와 새만금포항고속도로, 그리고 중앙고속도로가 만나는 분기점이다.
동대구 분기점
동대구 분기점(E.Daegu JC)은 대구광역시 동구 부동에 설치된 경부고속도로와 중앙고속도로가 만나는 분기점이다. 본래 이 위치에 동대구 나들목이 설치되어 있었으며, 중앙고속도로 대동 ~ 동대구 민자구간이 개통되면서 분기점으로 변경되었다. 기존 동대구 나들목은 용계동 방향으로 더 남쪽으로 이설되었으며, 이 과정에서 화랑로와 안심로, 반야월로, 동촌로 사이의 대구 시내 도로가 대대적인 개량을 거쳤다. 2022년 3월 31일 대구외곽순환고속도로가 개통되면서 상매 분기점과 연결되었다.
양산 분기점
양산 분기점(梁山分岐點, Yangsan Junction, 양산JC)은 경상남도 양산시 동면 석산리와 남부동, 다방동에 걸쳐 있는, 경부고속도로와 중앙고속도로지선이 만나는 분기점이다.
언양 분기점
언양 분기점(彦陽分機點, Eonyang Junction, 언양JC)은 울산광역시 울주군 언양읍 동부리와 어음리에 걸쳐 설치된 경부고속도로와 울산고속도로가 만나는 분기점이자 울산고속도로의 기점이다.
대동 분기점
대동 분기점(大東分岐點, Daedong Junction, 대동JC)은 경상남도 김해시 대동면 덕산리에 설치된 중앙고속도로와 중앙고속도로지선이 만나는 분기점이다. 본래 Y자형 형태를 가진 교차로였으나 2014년 12월 16일에 중앙고속도로지선의 김해 분기점 ~ 대동 분기점 구간이 개통되면서 지금과 같은 형태로 변형되었다. 2014년 새로 개통된 구간은 중앙고속도로 춘천 방면에서 중앙고속도로지선 김해 방면으로의 진출과 중앙고속도로지선 양산 방면에서 중앙고속도로 부산 방면으로의 진출이 불가능하다.
에스타디오 모누멘탈 (부에노스아이레스)
에스타디오 모누멘탈(스페인어: Estadio Monumental)은 아르헨티나 부에노스아이레스의 누녜스(Nuñez) 지구에 있는 종합 경기시설이다. 리베르 플라테 경기장(스페인어: Estadio River Plate), 엘 모누멘탈(El Monumental)이라는 이름으로도 잘 알려져 있다. 아르헨티나 프리메라 디비시온 리버 플레이트의 홈구장이며, FIFA 월드컵 예선 등의 경기가 있을 때 아르헨티나 축구 국가대표팀이 주로 경기를 갖는 곳이어서 아르헨티나의 국립경기장처럼 인식되기도 한다. 1978년 FIFA 월드컵과 1987년 코파 아메리카가 바로 이곳에서 열렸다. 2021년에는 2021년 코파 아메리카가 열릴 예정이다.
이 경기장에서 처음 있었던 공식 경기는 1938년 5월 25일 우루과이의 명문팀인 페냐롤과의 경기였다.(결과는 리베르의 3:1 승리)
공교롭게도, 리베르의 최대 라이벌인 보카가 그들의 홈 구장인 라 봄보네라에서 개장경기를 가진 날짜 역시 2년 후인 1940년 5월 25일이었다.
에스타디오 모누멘탈 (부에노스아이레스) 특징
경기장의 공식적인 수용인원은 70,127석이다. 이전엔 76,000 명의 관중을 수용할 수 있었으나 여러 차례에 걸친 경기장 개조 공사로, 이전까지 좌석이 없었던 계단형 스탠드(populars라고 부르는)에 좌석을 설치하면서 수용인원이 줄어들었다.
주 경기장 주변에는 테니스, 농구 경기장 등 여러 체육 시설이 있으며, 극장이나 박물관 같은 문화시설도 있다.
아르헨티나에서 가장 큰 스포츠 시설로써, 국가대표 럭비팀인 로스 푸마스(Los Pumas)도 이곳을 경기장으로 사용한다. 그 밖에 롤링스톤즈, 마돈나, 메탈리카, U2, 건스 앤 로지스, 마이클 잭슨, 레드 핫 칠리 페퍼스, 폴 매카트니, 에어로스미스, AC/DC 등 많은 외국 가수들이 이곳에서 공연을 갖기도 했다.
1986년 11월 29일에는 1933년~1935년, 1939년, 1943년~1952년, 1960년~1964년, 그리고 1966년~1969년 등 여러 차례 리버 플레이트의 구단주(클럽 회장)였던 안토니오 베스푸시오 리베르티의 이름이 공식적으로 경기장에 붙여졌다.
그레비스 울트라사운드
그레비스 울트라사운드(Gravis Ultrasound, GUS)는 IBM PC 호환 시스템 플랫폼을 위한 사운드 카드로 캐나다의 어드벤스드 그레비스 컴퓨터 테크놀로지 사에서 개발한 것이다. 당시 비슷한 가격대의 사운드와 견주어 뛰어난 음질을 제공하였기 때문에 1990년대의 데모 장면에서 매우 유명하였다.
그레비스 울트라사운드는 1992년 출시 당시 IBM PC 플랫폼에 샘플 기반 음악 합성 기술("웨이브테이블"이라는 이름으로 판매됨)을 제공한 것으로 유명했다. 즉, 인공 컴퓨터 생성이 아닌 악기의 기초가 되는 파형으로서 실제 사운드 녹음을 사용할 수 있는 기능이다. 예를 들어 피아노나 트럼펫의 샘플은 실제 해당 악기와 더 비슷하게 들린다. 최대 32개의 하드웨어 오디오 채널을 갖춘 GUS는 다양한 악기 패치 세트를 통해 MIDI 재생 품질이 뛰어났다. 자체 RAM에 저장된다.
카드는 모두 캐나다 회사인 ATI와 유사한 빨간색 PCB로 제조되었다. 크리에이티브 카드보다 가격이 조금 더 비쌌을 뿐이며, 음악가를 겨냥한 많은 동급 전문 카드보다 큰 차이를 보였다.
그레비스 울트라사운드 버전
첫 울트라사운드는 1992년 여름에 생산을 시작하였다.
기판 위에 CS4231 코덱과 512 킬로바이트의 램 (SOJ 단일 칩에 최대 1 메가바이트까지 달 수 있음), 파나소닉/소니/미츠비시 CD-ROM 인터페이스 슬롯이 달린 버전이다.
울트라사운드 플러그 앤 플레이(Ultrasound Plug & Play)는 전혀 다른 사운드 세트와 더불어 AMD 인터웨이브 기술을 채용한 새로운 카드이다.
울트라사운드 클래식의 저가 버전이지만, 울트라사운드 맥스와 같이 512 킬로바이트의 램이 장착되고 최대 1 메가바이트까지 달 수 있다.
울트라사운드 클래식의 OEM 버전으로 512 킬로바이트 ~ 1 메가 바이트의 램이 채용되었다.
1메가 바이트의 램이 기본 장착되어 있다.
라후에강
라후에강(스페인어: Río Rahue)은 칠레 로스라고스주에 위치한 강이다. 이 강은 루판코 호수 서쪽 끝에서 기원한다. 중간쯤에는, 오소르노시를 북쪽에서 남쪽으로 가로질러 지난다. 태평양 연안에서 40km 떨어진 지점에서 부에노강으로 합류해 흘러든다.
오소르노시의 자연 환경의 특징을 꼽아 보자면, 라후에 강을 들 수 있다. 라후에강 오른쪽 강변에는 오소르노시의 심장부인 플라자 데 아르마스(Plaza de Aramas) 공원이 자리해 있다.
유희왕 (게임)
유희왕(Yu-Gi-Oh!, 遊☆戯☆王) 오피셜 카드 게임 듀얼몬스터즈는 트레이딩 카드 게임(Trading card game, TCG)이다. 다카하시 가즈키의 만화 유희왕 듀얼몬스터즈를 토대로, 실제 게임으로 제작한 것이다. 현재 코나미 사(社)가 제작 및 배포하고 있다. 한국어판은 대원 미디어에 저작권이 있다.
몬스터, 마법, 함정 카드로 구성된 카드 뭉치 '덱'을 이용해 상대의 LP(라이프 포인트)를 줄이는 것을 목표로 하는 카드 게임이다.
유희왕 (게임) 게임의 진행
게임의 진행은 다음과 같다. 먼저 서로의 덱을 셔플하고, 가위바위보 등으로 선·후공을 정한다. 그 뒤 서로 자신의 덱에서 카드를 5장씩 드로우 하고, 이것은 자신의 패가 된다. 이후부터는 아래의 턴의 흐름에 따라 게임이 진행된다.
배틀 페이즈: 몬스터끼리의 전투가 일어나는 페이즈이다. 배틀 페이즈는 다시 스타트 스텝, 배틀 스텝, 데미지 스텝(데미지 스텝 개시 시, 데미지 계산 전, 데미지 계산 중, 데미지 계산 후, 데미지 스텝 종료 시), 엔드 스텝으로 세분된다. 전투할 몬스터가 없거나 전투를 실행하고 싶지 않을 때에는 배틀 페이즈를 생략하고 메인 페이즈 1에서 바로 엔드 페이즈로 넘어갈 수 있다. 선제 공격자는 첫 턴에는 배틀 페이즈를 실행할 수 없다.
메인 페이즈 2: 배틀 페이즈가 종료하면 메인 페이즈 2로 진행한다. 메인 페이즈 1과 마찬가지로 몬스터의 일반 소환/세트(그러나 1턴에 한번이므로 메인 페이즈 1에 일반 소환하지 않았을 경우만 가능하다.), 마법/함정의 발동/세트 등을 할 수 있다. 배틀 페이즈를 실행하지 않았을 경우, 메인 페이즈 2는 실행할 수 없다.
유희왕 (게임) 몬스터의 종류
싱크로 몬스터: 유희왕 5D's에서 처음 공개된 몬스터. 카드 색은 흰색이며, 필드 위에서 튜너 몬스터 1장과 튜너 몬스터가 아닌 임의의 수의 몬스터를 묘지로 보내는 것으로, 묘지로 보낸 몬스터의 레벨 합계와 같은 레벨 수치를 가진 싱크로 몬스터를 엑스트라 덱에서 특수 소환하게 된다. 《○○○족》《싱크로》로 기재하며, 동시에《효과》카테고리에 속해 있는 카드도 있다. 일부 카드는 《튜너》카테고리에도 속해 있다.
엑시즈 몬스터:유희왕 ZEXAL에서 처음 공개된 몬스터. 카드 색은 검은색이며, 필드 위에서 동일한 레벨을 가진 몬스터 2장 이상을 소재로 하여 같은 레벨 수치의 '랭크'를 가진 엑시즈 몬스터를 엑스트라 덱에서 특수 소환하게 된다. 다른 엑스트라 덱 몬스터와 다른 점은 랭크를 가지고 있기에 레벨과 관련된 효과를 적용할 수 없고, 소재로 된 몬스터가 바로 묘지로 가지 않고 계속 엑시즈 몬스터 아래에 '엑시즈 소재'로서 남는다. 이 엑시즈 소재는 엑시즈 몬스터의 효과 발동을 위해 제거할 수 있다. 《○○○족》《엑시즈》로 기재하며, 동시에효과도 적혀있는 카드도 있다.
유희왕 (게임) 몬스터의 종류
펜듈럼 몬스터:유희왕 ARC-V에서 처음 공개된 몬스터. 카드 색은 상단은 메인 덱 몬스터의 노란색이나 황토색, 하단은 마법 카드의 청록색이다. 카드 중간에 '펜듈럼 스케일'이라고 부르는 숫자와 '펜듈럼 효과'라고 부르는 또 하나의 효과가 있다. 펜듈럼 몬스터는 기존 마법/함정 카드 존의 맨 끝 두 부분인 '펜듈럼 존'에 지속 마법 카드로서 발동할 수 있으며, 이 경우 왼쪽의 펜듈럼 스케일 초과, 오른쪽의 펜듈럼 스케일 미만의 레벨에 해당하는 패의 몬스터를 1턴에 1번 자신의 메인 페이즈 시에 동시에 여럿 특수 소환할 수 있다. 펜듈럼 효과는 펜듈럼 존에 놓여야만 지속 마법처럼 발동할 수 있으며, 몬스터 효과와는 별개이다. 펜듈럼 몬스터는 필드 위에서 묘지로 보내졌을 경우, 엑스트라 덱에 앞면 표시로 보내지며, 이 펜듈럼 몬스터 또한 펜듈럼 소환 시 동시에 소환할 수 있다. 《○○○족》《펜듈럼》으로 기재하며, 동시에 《일반》이나 《효과》카테고리와 속해 있다. 일부 펜듈럼 몬스터는 《융합》,《싱크로》,《엑시즈》카테고리와 속해 있는 경우도 있는데, 이 경우에는 먼저 엑스트라 덱에 뒷면으로 투입하여 정규적인 융합/싱크로/엑시즈 소환으로 특수 소환하여, 그 뒤 필드에서 묘지로 보내진 경우 엑스트라 덱에 앞면 표시로 대신 보내져 펜듈럼 소환할 수 있다.
유희왕 (게임) 몬스터의 종류
링크 몬스터:유희왕 VRAINS에서 처음 공개된 몬스터. 카드 색은 푸른색이며, 몬스터마다 다른 '링크' 수치와 그 링크 수치분의 '링크 마커'가 여러 방향으로 그려져 있다. 필드 위에서 기재된 임의의 몬스터를 묘지로 보내는 것으로 엑스트라 덱에서 특수 소환하게 된다. 마스터 룰 4가 적용되면서 메인 몬스터 존의 2번째, 4번째 구간 앞에 하나씩의 '엑스트라 몬스터 존'이 개설, 이 두 군데 중 한 플레이어가 한 곳에만 엑스트라 덱에서 몬스터를 소환할 수 없게 되었다. 그러나 링크 몬스터가 필드 위에 존재하면 링크 마커가 가리키는 메인 몬스터 존에도 엑스트라 덱의 몬스터를 특수 소환할 수 있다(마스터룰 5부터는 해당사항 없음). 엑스트라 몬스터 존에서 시작해서 링크 마커가 다른 한 곳의 엑스트라 몬스터 존을 가리키게 된 경우는 '엑스트라 링크'라고 하며, 이 경우 다른 한 곳의 엑스트라 몬스터 존도 사용할 수 있다. 《○○○족》《링크》로 기재하며,《효과》카테고리에 속해 있는 카드도 있다.
유희왕 (게임) 몬스터의 종류
몬스터의 소환에는 일반 소환, 반전 소환, 특수 소환, 어드밴스 소환, 펜듈럼 소환, 의식 소환, 융합 소환, 엑시즈 소환,링크 소환이 있다.
효과 몬스터가 가진 효과.
마법 카드의 종류에는 일반 마법, 속공 마법, 필드 마법, 지속 마법, 의식 마법, 장착 마법이 있으며, 함정 카드의 종류에는 일반 함정, 카운터 함정, 지속 함정이 있다.
유희왕 (게임) 체인
어떠한 카드의 발동에 대응하여 다른 카드를 발동하는 경우를 말하며, 이 때문에 카드를 발동했을 경우 우선 상대에게 체인을 할 것인가의 의견을 물어봐야 한다. 체인은 자신이든 상대든 원하는 만큼 실행할 수 있으나, 체인을 처리할 경우에는 가장 마지막의 체인된 효과부터 처리한다.
체인의 요소로 '스펠 스피드'가 존재하는데, 기본적으로 어느 한 효과가 발동하면 그 효과 이상의 스펠 스피드로만 체인할 수 있다.
유희왕 (게임) 몬스터의 속성과 종족
몬스터의 속성에는 어둠, 빛, 화염, 물, 땅, 바람 ,신속성으로 7종류가 존재하며, 각자의 속성을 따로 서포트하는 카드가 존재한다.
몬스터의 종족또한 드래곤족, 마법사족, 전사족, 야수족, 야수전사족, 곤충족, 물족, 화염족, 공룡족, 파충류족, 사이버스족, 언데드족, 식물족, 기계족, 악마족, 천사족, 어류족, 해룡족, 환신야수족, 창조신족, 사이킥족 등의 종족들이 존재하며, 역시 각자의 종족을 서포트하는 카드가 존재한다. 현재의 종족 수는 25개이다.
아이테니엄
아이테니엄(Itanium)은 2001년에 공식 발표된 인텔이 제공하는 64비트 CPU이다. 휴렛 팩커드(HP)와 공동으로 개발된 높은 성능의 서버 아키텍처인 IA-64를 처음으로 채용하여, HP의 PA-RISC 프로세서를 대체하거나 인텔의 제온 프로세서의 규모로 사용되는 것을 목적으로 한다. 개발이 지연되면서 출시된 최초의 아이테니엄은 2001년에 출시되었다. 그 뒤로도 보다 강력한 아이테니엄 프로세서가 정기적으로 발표되었다. 아이테니엄은 2006년에 아이테니엄 2로 자리를 내 주었다.
인텔은 2019년 1월 30일 아이테니엄 CPU 계열의 수명 종료(EOL) 및 제품 생산 중단을 발표하였다.
아이테니엄 아이테니엄의 판매 추이
아이테니엄 프로세서는 그 능력면에서 지속적인 발전을 보여줘왔다. 머시드는 초기 개념을 증명하기 위한 제품이었지만, 맥킨리 프로세서는 메모리 구조를 극적으로 향상시켰으며 이로 인해 경쟁력있는 제품이 되었다. 매디슨은 130나노미터 공정기술로 전환을 하였으며 주된 성능의 병목현상을 극복시킬 수 있었던 캐시 크기를 증가시킬 수 있었다. 몬테시토는 90나노미터 공정기술로 듀얼코어를 가능하게 했으며 단위 전력당 성능을 크게 향상시킬 수 있었다. 몬트베일에서는 코어 수준 락스텝과 요구 기반 스위칭(Demand Based Switching, DBS)의 기능을 지원했으며 프론트 사이드 버스(FSB)를 667 MHz로 증가시키게 되었다.
아이테니엄 서버 판매의 추이 역사는 다음과 같다.
아이테니엄 아키텍처
인텔은 아이테니엄 명령어 집합과 마이크로아키텍처에 대해서 자세한 정보를 공개하고 있으며 기술에 대한 개요들도 제공하고 있다. 아키텍처의 이름은 그동안 여러번 바뀌었다. HP는 처음 PA-WideWord라고 명명했으나 인텔은 나중에 IA-64라고 이름을 지었다. 그 이후 아이테니엄 프로세서 아키텍처(IPA)라고 불리다가 최종적으로 인텔 아이테니엄 아키텍처라고 명명했다. 그렇지만 일반적으로 IA-64라고도 불린다. 인텔 아이테니엄 아키텍처는 폭넓은 64비트 함축적인 병렬 아키텍처이다. 기본 데이터 워드는 64비트이며 바이트 단위로 액세스 가능한 바이트-어드레싱을 지원한다. 논리적인 주소 범위는 264 바이트이다. 아키텍처는 predication speculation과 분기 예측을 지원한다. 하드웨어적인 레지스터 재명명을 사용한다. 루프의 병렬적인 실행을 위해서도 동일한 방법이 사용된다. Speculation, 예측, predication, 그리고 재명명(renaming)은 컴파일러에 의해 제어된다. 각 명령어 워드는 이것들을 위해 추가적인 비트가 있다. 이 방법은 아키텍처의 뚜렷한 특성이다.
아이테니엄 아키텍처
아키텍처는 128개의 정수용 레지스터와 128개의 부동소수점 레지스터, 64개의 1비트 예측 레지스터, 그리고 8개의 분기 레지스터가 있다. 부동소수점 레지스터는 82비트 길이여서 중간 결과를 정확하게 보존할 수 있다.
각 128비트의 명령어 워드에는 3개의 명령어가 포함된다. 명령어를 가지고 오는 페치(Fetch)부에서는 클럭당 두개의 워드를 L1캐시로부터 파이프라인으로 읽어올 수 있다. 컴파일러가 이러한 최대의 장점을 살리게 되면, 프로세서는 클럭 주기동안 여섯개의 명령어를 실행할 수 있다. 프로세서는 11개의 그룹에 총 30개의 기능 실행부를 가지고 있다. 각 부분은 특정 부분집합의 명령어 집합을 실행할 수 있으며 각 유닛은 실행부분이 데이터를 기다리기위해 멈추지 않는한 단위 주기당 하나의 명령어의 비율로 실행을 한다. 그룹에 있는 모든 유닛들이 명령어 집합의 부분집합과 정확히 일치하지는 않지만 공통된 명령어는 여러 유닛들을 실행될 수 있다.
실행 유닛 그룹은 아래와 같이 구성되어 있다.
아이테니엄 아키텍처
컴파일러는 명령어들을 동시에 실행할 수 있는 6개의 집합으로 집단을 만든다. 부동소수점 유닛은 곱셈과 누산을 동시에 실행할 수 있어서 하나의 부동소수점 명령어는 곱셈을 한후 덧셈이 필요한 경우 두개의 명령어처리를 한번에 수행할 수 있다. 이러한 연산은 과학 계산과 같은 곳에서는 매우 일반적이며 곱셈-누산기는 성능향상에 커다란 도움을 준다. 이러한 경우 프로세서는 하나의 주기동안에 4개의 FLOPs를 처리할 수 있다. 예를 들면 800MHz 아이테니엄 프로세서는 3.2GFlops의 이론 성능을 가진다. 가장 빠른 아이테니엄 2 1.67GHz의 이론 성능은 6.67GFlops이다.
아이테니엄 아키텍처
2002년부터 2006년까지 아이테니엄2 프로세서는 공통의 캐시 계층구조를 공유하여 왔다. 16KiB의 1차 명령어 캐시와 16KiB의 1차 데이터 캐시를 가지고 있다. 2차 캐시는 명령어와 데이터용 공통의 통합 캐시로서 256KiB의 크기이다. 3차 캐시도 역시 공통의 통합 캐시이지만 그 크기는 1.5MiB에서부터 24MiB로 다양하다. 256KiB의 2차 캐시는 주 산술 논리 장치(ALU)를 방해하지 않고 세마포어 연산을 처리할 수 있는 충분한 회로를 포함하고 있다.
주 메모리는 버스를 통하여 별도 칩으로 접근할 수 있다. 아이테니엄 2 버스는 초기에 맥킨리 버스라 불리었다. 그렇지만 일반적으로 아이테니엄 버스라 통칭된다. 버스의 속도는 새로운 프로세서가 출시될 때마다 지속적으로 빨라졌으며 버스 전송은 단위 클럭 주기당 2x128비트이다. 따라서 200MHz 맥킨리 버스의 전송 속도는 6.4GiB/s이며 533MHz 몬테시토 버스 전송속도는 17.056 GiB/s이다.
아이테니엄 아키텍처
2006년 이전 출시된 아이테니엄 프로세서는 IA-32 아키텍처를 하드웨어적으로 구현하였기 때문에 기존의 32비트 서버 애플리케이션들을 지원한다. 그렇지만 IA-32코드의 성능은 아이테니엄 프로세서의 64비트뿐만 아니라 그 당시의 x86프로세서보다 뒤떨어졌다. 2005년에 인텔은 IA-32 실행 계층( IA-32 Execution Layer,IA-32 EL)를 개발하였다. 이것은 더 나은 성능을 제공하는 소프트웨어 애뮬레이션이다. 따라서 인텔은 몬테시토에서부터 IA-32 코드의 하드웨어적인 지원을 하지 않았다.
인텔은 2006년 출시된 몬테시토에서 기본적인 프로세서의 마이크로아키텍처 향상을 이루었다.
하드웨어 멀티스레딩 : 각 프로세서 코어는 두개의 실행 스레드를 위한 콘텍스트를 가진다. 하나의 스레드가 메모리 접근을 위해 대기하고 있을 때, 다른 스레드는 실행을 할 수 있다. 인텔은 이것을 x86과 x86-64 마이크로프로세서에서 지원하는 하이퍼 스레딩과 구분을 하기 위해서 “굵은 멀티스레딩”(coarse multithreading)이라고 불렀다. 굵은 멀티스레딩은 인텔 아이테니엄 아키텍처와 조화를 잘 이루어서 좋은 성능 향상을 가져왔다.
캐시 향상 : 몬테시토는 이전의 공용 L2 캐시를 명령어만을 위한 1MiB L2 캐시와 데이터 전용 256KiB L2 캐시로 분리하였다. 몬테시토는 최대 12MiB의 공통 L3 캐시를 지원한다. 또한 캐시 안정성 향상을 위한 기술로 인텔 캐시 안전 기술(Intel Cache Safe Technology)을 지원하여 캐시에서 발생할 수 있는 데이터 오류를 최소화할 수 있다.
아이테니엄 출시된 프로세서
아이테니엄 프로세서는 그 능력면에서 지속적인 발전을 보여줘왔다. 머시드는 초기 개념을 증명하기 위한 제품이었지만, 맥킨리 프로세서는 메모리 구조를 극적으로 향상시켰으며 이로 인해 경쟁력있는 제품이 되었다. 매디슨은 130나노미터 공정기술로 전환을 하였으며 주된 성능의 병목현상을 극복시킬 수 있었던 캐시 크기를 증가시킬 수 있었다. 몬테시토는 90나노미터 공정기술로 듀얼코어를 가능하게 했으며 단위 전력당 성능을 크게 향상시킬 수 있었다. 몬트베일에서는 코어 수준 락스텝과 요구 기반 스위칭의 기능을 지원했으며 프론트 사이드 버스를 667 MHz로 증가시키게 되었다.
아이테니엄 앞으로 출시될 프로세서
폴손은 투킬라 프로세서의 후속 모델로서 2012년에 출시 예정이다. 인텔에 의하면 45나노미터 공정기술을 건너뛰고 바로 32나노미터 공정기술을 사용할 것이다. 8코어 이상과 멀티스레딩 향상, 그리고 특히 가상화에서 병렬화의 장점을 살릴 수 있는 새로운 명령어들을 지원할 예정이다. 폴손은 세계 최대의 48MiB L3캐시와 코어당 768KiB 총 6MiB의 L2 캐시, 총 캐시 크기는 54MiB이며 다이 사이즈는 544 mm²로서 이전 세대인 투킬라 프로세서의 698.75 mm² 보다 작을것으로 예상된다.
키슨은 2014년에 출시될 폴손의 후속 아이테니엄 프로세서이다. 폴손과 키슨 그리고 투킬라는 이진, 소켓 호환성을 지원할 것이다라는 것외에는 알려진 것이 없다.
IA-64
IA-64(Intel Itanium architecture)는 단종된 64비트 인텔 마이크로프로세서의 아이테니엄 계열의 명령어 집합 (ISA)이다. 기본 ISA 사양은 휴렛 팩커드(HP)에서 시작되었으며, 이후 인텔이 HP와 협력하여 구현했다. 첫 아이테니엄 프로세서인 코드명 메르세드는 2001년에 출시되었다.
아이테니엄 아키텍처는 명시적인 명령어 수준 병렬성을 기반으로 하며, 컴파일러가 병렬로 실행할 명령어를 결정한다. 이는 런타임에 프로세서가 명령어 종속성을 관리하는 슈퍼스칼라 아키텍처와 대조된다. 투킬라를 포함한 모든 아이테니엄 모델에서 코어는 클럭당 최대 6개의 명령어를 실행한다.
2008년 아이테니엄은 x86-64, 파워 ISA, SPARC에 이어 기업급 시스템에서 네 번째로 많이 배포된 마이크로프로세서 아키텍처였다.
IA-64
2019년 인텔은 IA-64 아키텍처를 지원하는 마지막 CPU의 단종을 발표했다. 마이크로소프트 윈도우 버전은 IA-64를 지원했지만, 지원이 중단되었으며, 예를 들어 리눅스 커널은 훨씬 더 오랫동안 지원했지만 2024년 버전 6.7부터 지원을 중단했다(리눅스 6.6 LTS에서는 여전히 지원됨). HP-UX, OpenVMS, FreeBSD와 같은 몇몇 다른 운영체제만 IA-64를 지원했으며; HP-UX와 OpenVMS는 여전히 지원하지만 FreeBSD는 FreeBSD 11에서 지원을 중단했다.
IA-64 역사
1989년, HP는 축소 명령어 집합 컴퓨터(RISC) 아키텍처가 클럭당 하나의 명령어 처리 한계에 접근하고 있다는 우려를 가지기 시작했다. 인텔과 HP 연구원들은 모두 미래 설계에 대한 컴퓨터 아키텍처 옵션을 탐색하고 있었고, 1980년대 초 예일 대학교의 연구에서 비롯된 초장명령어 워드(VLIW)라는 새로운 개념을 따로 조사하기 시작했다.
VLIW는 단일 명령어 워드에 여러 명령어를 하나의 매우 긴 명령어 워드로 인코딩하여 프로세서가 각 클럭 사이클에서 여러 명령어를 실행하도록 하는 컴퓨터 구조 개념이다(RISC 및 CISC와 유사). 일반적인 VLIW 구현은 컴파일 시간에 어떤 명령어를 동시에 실행할 수 있는지와 이 명령어의 실행을 위한 적절한 스케줄링을 결정하고 분기 작업의 방향을 예측하는 데 정교한 컴파일러에 크게 의존한다. 이 접근 방식의 가치는 더 적은 클럭 사이클에서 더 유용한 작업을 수행하고 프로세서 명령어 스케줄링 및 분기 예측 하드웨어 요구 사항을 단순화하는 것이며, 더 빠른 실행을 위해 프로세서 복잡성, 비용 및 에너지 소비가 증가하는 단점이 있다.
IA-64 역사
이 기간 동안 HP는 자체와 같은 개별 기업 시스템 회사들이 독점 마이크로프로세서를 개발하는 것이 더 이상 비용 효율적이지 않다고 믿기 시작했다. 인텔 또한 x86 ISA를 넘어선 여러 아키텍처 옵션을 연구하여 고성능 엔터프라이즈 서버 및 고성능 컴퓨팅(HPC) 요구 사항을 충족하려 했다.
인텔과 HP는 1994년 IA-64 ISA 개발을 위해 협력했으며, 인텔이 명시적 병렬 명령어 컴퓨팅(EPIC)이라고 명명한 VLIW 설계 개념의 변형을 사용했다. 인텔의 목표는 HP가 초기 VLIW 작업에서 개발한 전문 지식과 자체 기술을 활용하여 앞서 언급한 고급 시스템을 대상으로 모든 OEM(Original Equipment Manufacturer)에 판매할 수 있는 대량 생산 제품 라인을 개발하는 것이었고, HP는 인텔의 대량 생산 및 최신 공정 기술을 사용하여 PA-RISC 프로세서보다 우수한 기성 프로세서를 구매할 수 있기를 원했다.
인텔은 설계 및 상용화 프로세스를 주도했으며, HP는 ISA 정의, Merced/Itanium 마이크로아키텍처 및 아이테니엄 2에 기여했다. 첫 아이테니엄 제품군인 Merced를 출시하려던 원래 목표 연도는 1998년이었다.
IA-64 역사
인텔의 제품 마케팅 및 산업 참여 노력은 상당했으며, 당시 RISC 프로세서를 기반으로 한 대부분의 기업 서버 OEM과의 설계 계약을 따냈다. 산업 분석가들은 IA-64가 서버, 워크스테이션, 고급 데스크톱에서 지배적인 위치를 차지하고 궁극적으로 모든 범용 응용 프로그램에서 RISC 및 CISC 아키텍처를 대체할 것이라고 예측했다. 컴팩과 실리콘 그래픽스는 Alpha와 MIPS 아키텍처의 추가 개발을 포기하고 IA-64로 전환하기로 결정했다.
1997년이 되자 IA-64 아키텍처와 컴파일러가 원래 생각했던 것보다 구현하기 훨씬 어렵다는 것이 분명해졌고, 아이테니엄의 출시는 지연되기 시작했다. 아이테니엄은 최초의 EPIC 프로세서였기 때문에 개발 노력은 팀이 예상했던 것보다 더 많은 예상치 못한 문제에 부딪혔다. 게다가 EPIC 개념은 이전에 구현된 적 없는 컴파일러 기능에 의존했으므로 더 많은 연구가 필요했다.
IA-64 역사
여러 그룹이 이 아키텍처를 위한 운영체제를 개발했는데, 여기에는 마이크로소프트 윈도우, 유닉스 및 유닉스 계열 시스템(예: 리눅스, HP-UX, FreeBSD, 솔라리스, Tru64 UNIX, 그리고 몬터레이/64 (마지막 세 개는 시장에 출시되기 전에 취소됨)가 포함된다. 1999년, 인텔은 리눅스를 IA-64로 포팅하기 위한 오픈소스 산업 컨소시엄("Trillium", 이후 상표권 문제로 "Trillian"으로 개명) 구성을 주도했으며, 이 컨소시엄은 인텔이 주도하고 칼데라 시스템즈, CERN, 시그너스 솔루션스, 휴렛 팩커드, IBM, 레드햇, SGI, SUSE, 터보리눅스 및 VA 리눅스 시스템즈가 참여했다. 그 결과, 작동하는 IA-64 리눅스가 예정보다 일찍 출시되었으며, 새로운 아이테니엄 프로세서에서 실행되는 최초의 운영체제였다.
인텔은 1999년 10월 4일 프로세서의 공식 명칭을 아이테니엄으로 발표했다. 몇 시간 만에 유즈넷 뉴스그룹에서 이 명칭에 대한 말장난으로 아이테닉이라는 이름이 붙여졌다. 아이테닉은 1912년 처녀 항해에서 침몰한 "가라앉지 않는" 타이타닉호에서 유래했다.
IA-64 역사
바로 다음 날인 1999년 10월 5일, AMD는 인텔의 x86 명령어 집합을 확장하여 완벽하게 하위 호환되는 64비트 모드를 포함할 계획을 발표했으며, AMD의 새로운 x86 64비트 아키텍처가 AMD의 차기 8세대 마이크로프로세서인 SledgeHammer에 통합될 것이라고 추가로 밝혔다. AMD는 또한 아키텍처 사양 및 추가 세부 정보가 2000년 8월에 공개될 것이라고 밝혔다.
AMD는 IA-64 아키텍처에 기여하는 당사자로 초대된 적이 없었고 어떤 종류의 라이센싱도 불가능해 보였기 때문에, AMD의 AMD64 아키텍처 확장은 기존 x86 아키텍처에 64비트 컴퓨팅 기능을 추가하는 진화적인 방법으로 처음부터 자리매김했으며, 레거시 32비트 x86 코드도 여전히 지원했다. 이는 IA-64로 완전히 새로운, x86과 완전히 호환되지 않는 64비트 아키텍처를 만드는 인텔의 접근 방식과는 대조적이었다.
2019년 1월, 인텔은 키트슨(Kittson)이 단종될 것이며, 마지막 주문일은 2020년 1월, 마지막 선적일은 2021년 7월이 될 것이라고 발표했다. 2023년 11월, IA-64 지원은 리눅스 커널에서 제거되었으며, 이후 트리 외부에서 유지되고 있다.
IA-64 아키텍처
인텔은 아이테니엄의 명령어 집합을 광범위하게 문서화했으며, 기술 언론에서는 개요를 제공했다.
이 아키텍처는 역사상 여러 번 이름이 변경되었다. HP는 원래 이를 PA-WideWord라고 불렀다. 인텔은 나중에 IA-64라고 불렀고, 그 다음에는 아이테니엄 프로세서 아키텍처(IPA)라고 불렀다. 최종적으로 인텔 아이테니엄 아키텍처로 정착했지만, 여전히 IA-64로 널리 불린다.
이것은 64비트 레지스터가 풍부한 명시적 병렬 아키텍처이다. 기본 데이터 워드는 64비트이며, 바이트 주소 지정이 가능하다. 논리 주소 공간은 264바이트이다. 이 아키텍처는 술어, 추측 실행, 그리고 분기 예측을 구현한다. 매개변수 전달을 위해 가변 크기 레지스터 윈도잉을 사용한다. 동일한 메커니즘은 루프의 병렬 실행을 허용하는 데도 사용된다. 추측 실행, 예측, 술어, 그리고 이름 변경은 컴파일러의 제어 하에 있다. 각 명령어 워드에는 이를 위한 추가 비트가 포함된다. 이 접근 방식은 아키텍처의 특징적인 요소이다.
이 아키텍처는 많은 수의 레지스터를 구현한다.
IA-64 아키텍처
128개의 부동소수점 레지스터. 부동소수점 레지스터는 중간 결과의 정밀도를 유지하기 위해 82비트 길이이다. 정수 레지스터와 같은 전용 "NaT" 트랩 비트 대신, 부동소수점 레지스터는 "NaTVal"("Not a Thing Value")이라는 트랩 값을 가지며, 이는 NaN과 유사하지만 구별된다. 이 레지스터들 역시 32개의 정적 레지스터와 96개의 윈도우 또는 회전 레지스터를 가진다. fr0은 항상 +0.0을 읽고, fr1은 항상 +1.0을 읽는다.
IA-64 아키텍처
각 128비트 명령어 워드를 번들(bundle)이라고 하며, 각각 41비트 명령어를 담는 세 개의 슬롯과 각 슬롯에 어떤 종류의 명령어가 들어있는지를 나타내는 5비트 템플릿으로 구성된다. 이러한 종류에는 M-유닛(메모리 명령어), I-유닛(정수 ALU, 비ALU 정수, 또는 긴 즉시 확장 명령어), F-유닛(부동소수점 명령어), 또는 B-유닛(분기 또는 긴 분기 확장 명령어)이 있다. 템플릿은 또한 스톱(stop)을 인코딩하는데, 이는 스톱 전후의 데이터 사이에 데이터 종속성이 존재함을 나타낸다. 한 쌍의 스톱 사이에 있는 모든 명령어는 번들링과 관계없이 명령어 그룹을 구성하며, 많은 유형의 데이터 종속성으로부터 자유로워야 한다. 이 지식은 프로세서가 자체적으로 복잡한 데이터 분석을 수행할 필요 없이 병렬로 명령어를 실행할 수 있도록 한다. 이러한 분석은 명령어가 작성될 때 이미 수행되었기 때문이다.
각 슬롯 내에서, 몇 가지 예외를 제외하고 모든 명령어는 술어화되며, 술어 레지스터를 지정하는데, 이 레지스터의 값(참 또는 거짓)에 따라 명령어가 실행될지 여부가 결정된다. 항상 실행되어야 하는 술어화된 명령어는 항상 참을 읽는 pr0에 술어화된다.
IA-64 아키텍처
IA-64 어셈블리 언어와 명령어 형식은 주로 컴파일러에 의해 작성되도록 의도적으로 설계되었으며, 사람에 의해 작성되지 않는다. 명령어는 세 개의 번들로 그룹화되어야 하며, 세 개의 명령어가 허용된 템플릿과 일치해야 한다. 명령어는 특정 유형의 데이터 종속성 사이에 스톱을 발행해야 하며, 스톱은 허용된 템플릿에 따라 제한된 위치에서만 사용할 수 있다.
페치(fetch) 메커니즘은 클럭당 최대 두 개의 번들을 L1 캐시에서 파이프라인으로 읽을 수 있다. 컴파일러가 이를 최대한 활용할 수 있을 때, 프로세서는 클럭 사이클당 6개의 명령어를 실행할 수 있다. 프로세서에는 11개의 그룹에 30개의 기능 실행 유닛이 있다. 각 유닛은 명령어 집합의 특정 하위 집합을 실행할 수 있으며, 각 유닛은 데이터 대기 때문에 실행이 멈추지 않는 한 클럭당 하나의 명령어 속도로 실행한다. 그룹의 모든 유닛이 명령어 집합의 동일한 하위 집합을 실행하는 것은 아니지만, 일반적인 명령어는 여러 유닛에서 실행될 수 있다.
실행 유닛 그룹에는 다음이 포함된다.
IA-64 아키텍처
이상적으로는 컴파일러가 명령어를 동시에 실행할 수 있는 여섯 개씩의 그룹으로 묶을 수 있다. 부동소수점 유닛은 곱셈-누산기 연산을 구현하므로, 애플리케이션이 곱셈 후 덧셈을 요구할 때 단일 부동소수점 명령어가 두 명령어의 작업을 수행할 수 있다. 이는 과학 연산에서 매우 일반적이다. 이러한 경우 프로세서는 클럭당 4 FLOPs를 실행할 수 있다. 예를 들어, 800 MHz 아이테니엄은 이론적으로 3.2 GFLOPS의 성능을 가졌고, 1.67 GHz의 가장 빠른 아이테니엄 2는 6.67 GFLOPS로 평가되었다.
IA-64 아키텍처
실제로 프로세서는 데이터 종속성이나 사용 가능한 번들 템플릿의 한계 등으로 인해 모든 슬롯이 유용한 명령어로 채워지지 않아 종종 활용도가 낮을 수 있다. 가장 밀집된 코드는 명령어당 42.6비트를 요구하며, 이는 당시 전통적인 RISC 프로세서의 명령어당 32비트와 비교된다. 낭비되는 슬롯으로 인한 불필요한 작업(no-ops)은 코드의 밀도를 더욱 떨어뜨린다. 투기적 로드 및 분기와 캐시에 대한 힌트를 위한 추가 명령어는 최적으로 생성하기 비실용적이다. 왜냐하면 컴파일러는 여러 프로세스를 실행하고 인터럽트를 처리하는 시스템에서 다른 캐시 수준의 내용을 예측할 수 없기 때문이다.
2002년부터 2006년까지 아이테니엄 2 프로세서는 공통 캐시 계층을 공유했다. 이들은 16 KB의 레벨 1 명령어 캐시와 16 KB의 레벨 1 데이터 캐시를 가졌다. L2 캐시는 통합되어 (명령어 및 데이터 모두) 256 KB였다. 레벨 3 캐시 또한 통합되었고 크기는 1.5 MB에서 24 MB까지 다양했다. 256 KB L2 캐시에는 메인 산술 논리 장치(ALU)를 방해하지 않고 세마포어 작업을 처리하기에 충분한 로직이 포함되어 있었다.
주 메모리는 오프칩 칩셋으로의 버스를 통해 접근된다. 아이테니엄 2 버스는 처음에는 매킨리 버스(McKinley bus)라고 불렸지만, 지금은 보통 아이테니엄 버스라고 불린다. 버스 속도는 새로운 프로세서 출시와 함께 꾸준히 증가했다. 버스는 클럭 사이클당 2×128비트를 전송하므로, 200 MHz 매킨리 버스는 6.4 GB/s를 전송했고, 533 MHz 몬테시토 버스는 17.056 GB/s를 전송한다.
2006년 이전에 출시된 아이테니엄 프로세서는 레거시 서버 애플리케이션을 지원하기 위해 IA-32 아키텍처에 대한 하드웨어 지원을 제공했지만, IA-32 코드의 성능은 네이티브 코드보다 훨씬 나빴으며 동시대 x86 프로세서의 성능보다도 나빴다. 2005년 인텔은 더 나은 성능을 제공하는 소프트웨어 에뮬레이터인 IA-32 실행 계층(IA-32 EL)을 개발했다. 따라서 몬테시토부터 인텔은 IA-32 코드에 대한 하드웨어 지원을 없앴다.
2006년, 몬테시토 출시와 함께 인텔은 기본 프로세서 아키텍처에 여러 가지 개선 사항을 적용했다.
골드만삭스
골드만삭스그룹(The Goldman Sachs Group, Inc., NYSE: GS) 또는 골드만삭스는 국제금융시장에서 투자업무와 증권업무, 투자관리, 기타 금융서비스를 기관투자자들에게 주로 서비스를 제공하는 대표적인 미국계 다국적 투자은행이다.
골드만삭스 출신 미국 고위 공무원으로는 빌 클린턴 행정부, 조지 W. 부시 행정부에서 재무부 장관을 지낸 로버트 루빈과 헨리 폴슨 등이 있으며, 해외에서는 유럽 중앙은행(ECB)에서 총재를 맡고 있는 마리오 드라기, 그리고 캐나다 은행(BOC) 총재와 잉글랜드 은행 총재를 모두 역임한 마크 카니 등이 있다.
골드만삭스 역사
1869년 설립된 골드만삭스는 현재 맨하탄 남부의 뉴욕 시 월스트리트 200에 본사를 두고 있다. 인수 합병(M&A) 자문, 주식 발행 주간, 자산운용, 프라임 브로커 등 관련 서비스를 제공하고 있다. 독일계 유대인 마르쿠스 골드만이 뉴욕에 차린 약속어음 거래 회사를 모체로 시작된 금융회사로, 150여 년 전통을 자랑한다. 전 세계 24개국 지사를 통해 기업 M&A와 채권발행 등 사업을 하고 있다. 한국에서는 1992년 서울사무소를 개설 하였으며, 1998년 12월 서울지점으로 승격했다.
2018년 10월, 당시 골드만삭스 사장 겸 COO였던 데이비드 솔로몬(David M. Solomon)이 CEO에 선임되었으며, 2019년 1월, 로이드 블랭크파인(Lloyd C. Blankfein)이 회장직에서 물러나면서 솔로몬이 회장직을 겸하고 있다.
골드만삭스 비판
전 직원 그레그 스미스(Greg Smith)는 골드만삭스의 운영 체계를 내부인의 관점으로 비판하였다.
골드만삭스 1MDB 부패 스캔들
1MDB는 나집 라작 전 말레이시아 총리 정부가 설립한 정부계 펀드로 부패의 온상역할을 한 것으로 지적되고 있다. 수도 재개발 등에 자금을 투자했지만 총 45억 달러 이상의 자금유용혐의가 불거져 나집 전 총리 등이 기소된 상태다. 1MDB는 2012-2013년에 65억 달러의 자금을 조달, 이 중 일부가 부패에 연루된 인물의 계좌에 흘러간 것으로 파악되고 있다. 골드만삭스 투자은행부문은 1MDB의 채권을 인수해 6억 달러의 수수료를 챙겼다.
2018년 11월 13일 마하티르 빈 모하맛 말레이시아 총리는 방영된 미국 CNBC TV 인터뷰에서 자국 정부계 펀드 '1MDB(1말레이시아개발회사)'의 거액 자금유용 스캔들과 관련, "우리는 골드만삭스에 속았다"고 비난했다.
2020년 10월 22일 골드만삭스의 말레이시아 법인은 미국 브루클린 연방법원에서 말레이시아 국부펀드인 1MDB의 자금운용을 타내려고 16억달러(1조 8184억원) 이상의 뇌물을 제공한 혐의를 인정했다. 골드만삭스가 1MDB 부패스캔들과 관련해 29억달러(3조2958억원)의 합의금을 내기로 했다.
골드만삭스 1MDB 부패 스캔들
지난 2022년 4월 8일 뉴욕시 연방법원 배심원들은 골드만삭스 전 임원 로저 응에 대한 3개 혐의에 대해 모두 유죄 결정을 내렸다. 로저 응은 1MDB의 초대형 채권 거래 3건을 따내기 위해 16억 달러 (1조 9천억원 정도)의 뇌물을 말레이시아 정치인과 공무원들에게 제공한 혐의를 받고 있다.
2023년 9월 14일 말레이시아가 골드만삭스와 '1MDB 스캔들' 합의에 대해 재협상에 나서겠다는 뜻을 밝혔다.
발해사
그뿐만 아니라 발해 사신 가운데는 자신이 상인이 되어 일본 측의 관리나 상인들을 상대로 직접 교역에 나섰던 이들도 적지 않았다. 아울러 사신이 개인 명의로 일본 측의 관리 등과 선물을 주고받는 것 역시 양국 간에 이루어진 교역의 한 형태로 분류할 수 있다.
이 외에도 발해의 상인이 직접 일본에 가서 사무역을 행한 사례도 확인된다. 『속일본기』 권16의 천평 18년조(746)에 의하면 발해인과 철리국 사람(鐵利國人) 1,100명이 일본 데와국[出羽國]에 상륙하여 머물렀다고 한다. 이때 일본으로 건너 온 사람의 숫자가 무려 1,100명에 달하였다는 점이나 옷과 양식을 주어 돌려보냈다는 점으로 미루어 일정한 교역 활동이 전개되었던 것으로 생각된다.
한편, 그 동안의 연구에 따르면 발해는 담비 가죽, 호랑이 가죽, 곰 가죽, 인삼, 꿀 등을 일본에 수출하였고, 비단, 명주, 실, 면, 수은, 금칠, 수정 염주 등을 수입하였다. 여기서 흥미로운 사실은 발해가 일본으로부터 비단과 명주 등 섬유 제품의 원료를 수입하는 대신 짐승의 가죽을 일본에 수출하는 경우가 많았다는 점이다. 이는 양국 간의 기후 차이에 따른 동식물의 생장과 관련 있는 것으로 보인다.
발해사 참고자료
「8～9세기 발해와 일본의 경제외교와 대재부」,『고구려연구』22,박진숙,고구려연구회,2006.
「발해의 대일본외교 연구」,,박진숙,충남대학교 박사학위논문,2001.
「8세기 후반 발해의 대일본외교와 교역」,『사학연구』81,조이옥,한국사학회,2006.
『발해정치외교사』, 김종복, 일지사, 2009.
『발해 문왕대의 지배체제 연구』, 김진광, 박문사, 2012.
『발해정치사연구』, 송기호, 일조각, 1995.
『한국 고대무역사 연구』, 윤재운, 경인문화사, 2006.
『발해의 대외관계사』, 한규철, 신서원, 1994.
발해와 일본의 관계」, 구난희, 동북아역사재단, 2007.
「발해의 무역」, 윤재운, 동북아역사재단, 2007.
「사회⋅경제구조」, 임상선, 국사편찬위원회, 1996.
「일본과의 관계」, 한규철, 국사편찬위원회, 1996.
록스타 노스
록스타 노스(Rockstar North, 이전 이름: DMA Design Limited)는 미국의 게임회사인 록스타 게임즈(Rockstar Games)의 스튜디오 중의 하나이다.
록스타 노스 비디오 게임
DMA 디자인 시절:
록스타 노스 이후:
직접 메모리 접근
직접 메모리 접근(直接 - 接近, direct memory access, DMA)은 특정 하드웨어 하위 시스템이 CPU와 독립적으로 메인 시스템 메모리에 접근할 수 있게 해주는 컴퓨터 시스템의 기능이다.
DMA가 없는 경우, CPU가 프로그래밍된 입출력을 사용할 때 읽기 또는 쓰기 작업 전체시간 동안 CPU가 완전히 점유되어 작업을 수행할 수 없다. DMA를 사용하는 경우, CPU는 먼저 전송을 시작한 후 전송이 진행되는 동안 다른 작업을 수행하고, 작업이 완료되면 DMA 컨트롤러(DMAC)로부터 인터럽트를 수신한다. 이 기능은 CPU가 데이터 전송속도를 따라가지 못하거나 비교적 느린 I/O 데이터 전송을 기다리는 동안 작업을 수행할 때 유용하다. 한편, PIO는 DMA의 반대개념으로서, 장치들 사이에 전송되는 모든 데이터가 중앙처리장치를 거쳐가는 방식이다. DMA는 PIO의 단점을 보완하기 위해 고안된 기능이다.
직접 메모리 접근
주변장치의 데이터는 장치 컨트롤러에 의해 로컬 버퍼로 이동한다. 그러나 전송할 데이터가 많은 경우, 많은 양의 데이터의 이동으로 인한 부담이 커지는데 이러한 문제를 해결하기 위해 DMA를 이용한다. 장치 컨트롤러가 데이터의 한 블록을 이동시키는데 이 과정에서 DMA로 인해 CPU의 개입이 필요없게 된다. CPU에서는 데이터 이동이 완료되었다는 단 한 번의 인터럽트만 발생한다. 데이터가 전송되는 동안 CPU는 다른 작업을 수행할 수 있게 되어 효율성이 높아진다.
디스크 드라이브 컨트롤러, 그래픽 카드, 네트워크 카드, 사운드 카드를 포함한 많은 하드웨어 시스템이 DMA를 사용한다. DMA는 멀티 코어 프로세서의 칩 내부 데이터 전송에도 쓰인다. DMA는 메모리 간 복사 또는 데이터 이동에도 쓰일 수 있다.
DMA는 과거 IBM의 특허 기술이었다(현재는 특허권 소멸).
직접 메모리 접근 이론
표준 DMA(Third-party DMA)는 DMA 컨트롤러를 사용한다. DMA 컨트롤러는 메모리 주소를 생성하고 메모리 읽기 또는 쓰기 사이클을 초기화할 수 있다. 여기에는 일부 하드웨어 레지스터들이 포함된다. 이것들은 메모리 주소 레지스터, 바이트 카운트 레지스터와 하나 이상의 레지스터들을 포함한다. DMA 컨트롤러의 특징에 따라 컨트롤 레지스터들은 원본, 대상, 전송 방향, 전송 크기 단위, 버스트 당 전송 파이트 수의 조합을 지정할 수 있다.
버스 마스터링 시스템(First-party DMA System)에서 CPU와 주변 장치는 각각 메모리 버스 통제권을 얻을 수 있다. 버스 마스터가 될 수 있는 주변장치는 필요에 따라 메모리 주소와 제어 신호를 제공 받아 CPU를 거치지 않고 시스템 메모리에 직접 쓸 수 있다.
직접 메모리 접근 동작 모드
버스트 모드에서 전체 데이터 블록은 하나의 연속된 시퀀스로 전송된다. DMA 컨트롤러가 CPU로부터 시스템 버스 접근을 허락 받으면 DMA 컨트롤러는 CPU에게 시스템 버스 접근 제어권을 돌려주기 전까지 데이터 블록의 모든 데이터를 전송한다. 이 모드를 "블록 전송 모드"라고 부르기도 한다.
직접 메모리 접근 동작 모드
사이클 도용 모드는 전송 시간 동안 CPU가 비활성화되어선 안되는 시스템에서 사용된다. 사이클 도용 모드에서는 DMA 컨트롤러는 BR(Bus Request) 신호와 BG(Bus Grant) 신호를 이용하여 버스트 모드와 같은 방식으로 시스템 버스 접근을 얻을수있다. 이 두 신호는 CPU와 DMA 컨트롤러 사이의 인터페이스를 제어한다. 사이클 도용 모드에선 1 바이트의 데이터를 전송한 뒤 BG 신호를 통해 CPU로부터 얻은 시스템 버스 제어권이 해제된다. 전체 블록이 전송될 때까지 BR를 통하여 시스템 버스 제어권을 요청하며 요청당 1 바이트의 데이터를 전송한다. 지속적으로 시스템 제어권을 얻고 해제하는 것으로 DMA 컨트롤러는 실질적으로 명령과 데이터 전송을 교차 배치한다. CPU가 명령을 처리하면 DMA 컨트롤러는 하나의 데이터 값을 전송한다. 사이클 도용 모드의 데이터 블록 전송 속도는 버스트 모드만큼 빠르지 않지만 CPU가 버스트 모드만큼 길게 대기하지 않는다. 사이클 도용 모드는 데이터를 실시간으로 모니터링 해야하는 컨트롤러에 유용하다.
투명적 모드는 데이터 블록을 전송하는데 대부분의 시간을 사용하지만 이것은 전체 시스템 성능 측면에서 가장 효율적인 모드이다. 투명적 모드에서 DMA 컨트롤러는 CPU가 시스템 버스를 사용하지 않는 명령들 실행할 때만 데이터를 전송한다. 투명적 모드의 장점은 CPU가 프로그램 실행 도중 멈추지 않는 다는 것과 DMA 전송이 시간 측면에서 자유롭다는 것이며 단점은 하드웨어가 CPU가 시스템 버스를 사용하는지 판별해야하며 이것이 복잡할 수 있다는 것이다. 이 모드를 "은닉 DMA 데이터 전송 모드"라고 부르기도 한다.
직접 메모리 접근 캐시 간섭
DMA는 캐시 일관성 문제를 일으킬 수 있다.