hotchpotch/wikipedia-multilingual-ir-pairs huggingface dataset:
PCI 버스 PCI 버스 지연 시간
이러한 타이밍 제약을 충족할 수 없는 장치는 (메모리 쓰기의 경우) 게시된 쓰기와 (다른 쓰기 및 모든 읽기의 경우) 지연된 트랜잭션의 조합을 사용해야 한다. 지연된 트랜잭션에서 대상은 트랜잭션(쓰기 데이터를 포함하여)을 내부적으로 기록하고 첫 번째 데이터 단계에서 중단한다(TRDY# 대신 STOP#를 주장). 개시자는 나중에 정확히 동일한 트랜잭션을 다시 시도해야 한다. 그 동안 대상은 내부적으로 트랜잭션을 수행하고, 다시 시도된 트랜잭션을 기다린다. 다시 시도된 트랜잭션이 보이면 버퍼링된 결과가 전달된다.
장치는 하나의 지연된 트랜잭션을 완료하는 동안 다른 트랜잭션의 대상이 될 수 있다. 장치는 트랜잭션 유형, 주소, 바이트 선택 및 (쓰기인 경우) 데이터 값을 기억해야 하며, 올바른 트랜잭션만 완료해야 한다.
대상이 내부적으로 기록할 수 있는 지연 트랜잭션 수에 제한이 있는 경우(간단한 대상은 1개로 제한할 수 있음), 기록하지 않고 해당 트랜잭션을 다시 시도하도록 강제한다. 이는 현재 지연 트랜잭션이 완료될 때 처리된다. 두 개시자가 동일한 트랜잭션을 시도하는 경우, 하나가 시작한 지연 트랜잭션의 결과가 다른 개시자에게 전달될 수 있다. 이는 무해하다.
대상은 버퍼링된 결과를 재시도가 성공적으로 전달되거나, 버스가 재설정되거나, 재시도를 보지 않고 215=32768 클럭 사이클(약 1밀리초)이 경과하면 지연 트랜잭션을 포기한다. 후자는 정상 작동에서는 절대로 발생해서는 안 되지만, 한 개시자가 재설정되거나 오작동하는 경우 전체 버스의 교착 상태를 방지한다.
PCI 버스 PCI 버스 브리지
PCI 표준은 여러 독립적인 PCI 버스를 필요할 때 한 버스에서 다른 버스로 작업을 전달하는 버스 브리지로 연결할 수 있도록 허용한다. PCI는 많은 버스 브리지를 사용하지 않는 경향이 있지만, PCI 익스프레스 시스템은 일반적으로 PCI 익스프레스 루트 포트라고 불리는 많은 PCI-PCI 브리지를 사용한다. 각 PCI 익스프레스 슬롯은 다른 슬롯에 브리지로 연결된 별도의 버스처럼 보인다. PCI 호스트 브리지(일반적으로 x86 플랫폼의 노스브리지)는 CPU, 주 메모리 및 PCI 버스 간의 상호 연결 역할을 한다.
PCI 버스 PCI 버스 브리지
일반적으로 버스 브리지가 한 버스에서 다른 버스로 전달되어야 하는 트랜잭션을 보면, 원본 트랜잭션은 전달된 트랜잭션이 완료될 때까지 기다려야 결과가 준비된다. 한 가지 주목할 만한 예외는 메모리 쓰기의 경우이다. 여기서 브리지는 쓰기 데이터를 내부적으로 기록(공간이 있는 경우)하고, 전달된 쓰기가 완료되기 전이나 심지어 시작되기 전에 쓰기 완료를 신호할 수 있다. 이러한 "전송되었지만 아직 도착하지 않은" 쓰기는 우편 메시지에 비유하여 "게시된 쓰기"라고 불린다. 이러한 쓰기는 성능 향상에 큰 기회를 제공하지만, 허용되는 사항을 규정하는 규칙은 다소 복잡하다.
PCI 표준은 특정 상황에서 버스 브리지가 여러 버스 트랜잭션을 하나의 더 큰 트랜잭션으로 변환하는 것을 허용한다. 이는 PCI 버스의 효율성을 향상시킬 수 있다.
연속된 주소에 대한 쓰기 트랜잭션은 원래 쓰기 순서와 동일한 순서로 버스트 내 접근이 이루어지는 한, 더 긴 버스트 쓰기로 결합될 수 있다. 쓰기가 거의 연속적인 경우 모든 바이트 활성화가 비활성화된 추가 데이터 단계를 삽입하는 것도 허용된다.
동일한 단어의 서로 다른 부분에 대한 여러 쓰기는 여러 바이트 활성화가 주장된 단일 쓰기로 병합될 수 있다. 이 경우, 특정 순서로 버스 브리지에 제시된 쓰기는 전달될 때 동시에 발생하도록 병합된다.
동일한 바이트 또는 바이트에 대한 여러 쓰기는 결합될 수 없다. 예를 들어, 두 번째 쓰기만 수행하고 덮어쓴 첫 번째 쓰기를 건너뛰는 것은 허용되지 않는다. 이는 PCI 사양이 쓰기에 부수 효과를 허용하기 때문이다.
PCI 버스 PCI 버스 신호
PCI 버스 트랜잭션은 다섯 가지 주요 제어 신호에 의해 제어되며, 그 중 두 개는 트랜잭션 개시자(FRAME# 및 IRDY#)에 의해 구동되고 세 개는 대상(DEVSEL#, TRDY#, STOP#)에 의해 구동된다. 트랜잭션을 시작할 권한을 얻는 데 사용되는 두 가지 추가 중재 신호(REQ# 및 GNT#)가 있다. 모든 신호는 액티브 로우이며, 이는 활성 또는 주장 상태가 낮은 전압임을 의미한다. 메인보드의 풀업 저항기는 어떤 장치도 신호를 구동하지 않으면 신호가 높게(비활성 또는 비주장) 유지되도록 보장하지만, PCI 버스는 저항기에 의존하여 신호 레벨을 변경하지 않는다. 모든 장치는 신호 레벨을 변경하기 전에 한 사이클 동안 신호를 높게 구동한 다음 구동을 중단한다.
모든 PCI 버스 신호는 클럭의 상승 에지에서 샘플링된다. 신호는 클럭의 하강 에지에서 명목상 변경되며, 각 PCI 장치에 클럭의 상승 에지에서 관찰한 신호에 응답하는 방법을 결정하는 데 약 절반 클럭 사이클, 그리고 응답을 다른 장치로 전송하는 데 약 절반 클럭 사이클을 제공한다.
PCI 버스 PCI 버스 신호
PCI 버스는 PCI 버스 신호를 구동하는 장치가 변경될 때마다 한 장치가 신호 구동을 중단하고 다른 장치가 시작하는 사이에 하나의 턴어라운드 사이클이 경과해야 한다고 요구한다. 그렇지 않으면 두 장치가 동시에 신호를 구동하는 기간이 발생하여 버스 작동을 방해할 수 있다.
이 턴어라운드 사이클과 제어 라인을 구동을 중단하기 전에 한 사이클 동안 높게 구동해야 하는 요구 사항의 조합은 각 주요 제어 라인이 소유자를 변경할 때 최소 두 사이클 동안 높게 유지되어야 함을 의미한다. PCI 버스 프로토콜은 이것이 거의 제한이 되지 않도록 설계되었다. 몇 가지 특수한 경우(특히 고속 연속 트랜잭션)에만 이 요구 사항을 충족하기 위해 추가 지연을 삽입해야 한다.
PCI 버스에서 버스 마스터로 작동할 수 있는 모든 장치는 다른 장치와 트랜잭션을 시작할 수 있다. 한 번에 하나의 트랜잭션만 시작되도록 하기 위해 각 마스터는 먼저 메인보드에 위치한 중재자로부터 버스 부여 신호인 GNT#를 기다려야 한다. 각 장치에는 버스를 요청하는 별도의 요청 라인 REQ#가 있지만, 중재자는 현재 요청이 없으면 버스 부여 신호를 모든 장치에 "주차"할 수 있다.
PCI 버스 PCI 버스 신호
중재자는 언제든지 GNT#를 제거할 수 있다. GNT#를 잃은 장치는 현재 트랜잭션을 완료할 수 있지만, (FRAME#를 주장하여) GNT#가 시작되기 전 사이클에 주장된 것을 관찰하지 않으면 새 트랜잭션을 시작할 수 없다.
중재자는 다른 마스터의 트랜잭션 중에도 언제든지 GNT#를 제공할 수 있다. 트랜잭션 중에는 FRAME# 또는 IRDY# 또는 둘 다가 주장된다. 둘 다 비주장되면 버스는 유휴 상태이다. GNT#가 주장되고 버스가 유휴 상태이면 언제든지 장치가 트랜잭션을 시작할 수 있다.
PCI 버스 트랜잭션은 주소 단계로 시작된다. 개시자(일반적으로 칩셋)는 GNT#가 있고 버스가 유휴 상태임을 확인하고 AD[31:0] 라인에 대상 주소를 구동하고, 관련 명령(예: 메모리 읽기 또는 I/O 쓰기)을 C/BE[3:0]# 라인에 구동하며, FRAME#를 낮게 당긴다.
PCI 버스 PCI 버스 신호
다른 각 장치는 주소와 명령을 검사하고 DEVSEL#를 주장하여 대상으로 응답할지 여부를 결정한다. 장치는 3사이클 이내에 DEVSEL#를 주장하여 응답해야 한다. 1 또는 2사이클 이내에 응답하겠다고 약속하는 장치는 각각 "고속 DEVSEL" 또는 "중속 DEVSEL"을 가진다고 한다. (실제로는 응답 시간은 2.5사이클이며, PCI 장치는 모든 신호를 3사이클 후에 수신될 수 있도록 반 사이클 일찍 전송해야 한다.)
장치는 첫 번째 사이클에 주소를 래치해야 한다. 개시자는 DEVSEL# 응답을 받기 전에도 다음 사이클에 버스에서 주소와 명령을 제거해야 한다. 추가 시간은 캡처된 주소와 명령을 해석하는 데만 사용할 수 있다.
주소 단계의 다섯 번째 사이클(또는 다른 모든 장치가 중속 DEVSEL 이상인 경우 더 일찍)에는 일부 주소 범위에 대해 포괄적인 "감산 디코딩"이 허용된다. 이는 일반적으로 ISA 버스 브리지에서 해당 범위(메모리의 경우 24비트, I/O의 경우 16비트) 내의 주소에 사용된다.
PCI 버스 PCI 버스 신호
여섯 번째 사이클에 응답이 없으면 개시자는 FRAME#를 비주장하여 트랜잭션을 중단할 수 있다. 이는 마스터 중단 종료로 알려져 있으며, PCI 버스 브리지는 이 경우 모든 1의 데이터(0xFFFFFFFF)를 반환하는 것이 일반적이다. 따라서 PCI 장치는 일반적으로 중요한 상태 레지스터에서 모든 1의 값을 사용하는 것을 피하여 소프트웨어에서 이러한 오류를 쉽게 감지할 수 있도록 설계된다.
참고:
클럭 0의 상승 에지에서 개시자는 FRAME#와 IRDY#가 모두 높고 GNT#가 낮음을 관찰하므로 클럭 1의 상승 에지에 맞춰 주소, 명령을 구동하고 FRAME#를 낮게 주장한다. 대상은 주소를 래치하고 디코딩을 시작한다. 클럭 2(고속 DEVSEL), 3(중속) 또는 4(저속)에 맞춰 DEVSEL#로 응답할 수 있다. 감산 디코딩 장치는 클럭 4까지 다른 응답이 없음을 확인하고 클럭 5에 응답할 수 있다. 마스터가 클럭 5까지 응답을 보지 못하면 트랜잭션을 종료하고 클럭 6에 FRAME#를 제거한다.
PCI 버스 PCI 버스 신호
TRDY#와 STOP#는 주소 단계 동안 비주장(높음)이다. 개시자는 데이터 전송 준비가 되면 즉시 IRDY#를 주장할 수 있으며, 이론적으로는 클럭 2부터 주장할 수 있다.
64비트 주소 지정을 허용하기 위해 마스터는 두 개의 연속적인 사이클에 걸쳐 주소를 제시한다. 먼저 C/BE[3:0]#에 특수 "이중 사이클 주소" 명령과 함께 하위 주소 비트를 보낸다. 다음 사이클에는 상위 주소 비트와 실제 명령을 보낸다. 상위 주소 비트가 0인 경우 이중 주소 사이클은 금지되므로, 64비트 주소 지정을 지원하지 않는 장치는 단순히 이중 사이클 명령에 응답하지 않을 수 있다.
PCI 구성 공간 접근을 위한 주소는 특수 디코딩을 사용한다. 이 경우, 하위 주소 라인은 원하는 PCI 구성 레지스터의 오프셋을 지정하고, 상위 주소 라인은 무시된다. 대신, 장치가 DEVSEL#를 주장하기 전에 추가 주소 신호인 IDSEL 입력이 높아야 한다. 각 슬롯은 다른 상위 주소 라인을 IDSEL 핀에 연결하고, 상위 주소 라인에 원-핫 인코딩을 사용하여 선택된다.
PCI 버스 PCI 버스 신호
주소 단계 이후(구체적으로 DEVSEL#가 낮아지는 사이클부터) 하나 이상의 데이터 단계 버스트가 이어진다. 모든 경우에 개시자는 C/BE[3:0]# 라인에 활성-로우 바이트 선택 신호를 구동하지만, AD[31:0]의 데이터는 개시자(쓰기의 경우) 또는 대상(읽기의 경우)에 의해 구동될 수 있다.
데이터 단계 동안 C/BE[3:0]# 라인은 활성-로우 바이트 활성화 신호로 해석된다. 쓰기의 경우, 주장된 신호는 AD 버스의 네 바이트 중 어느 바이트가 지정된 위치에 기록될지를 나타낸다. 읽기의 경우, 개시자가 어떤 바이트에 관심이 있는지를 나타낸다. 읽기의 경우, 바이트 활성화 신호를 무시하고 단순히 모든 32비트를 반환하는 것은 항상 유효하다. 캐시 가능한 메모리 리소스는 항상 32개의 유효한 비트를 반환해야 한다. 바이트 활성화 신호는 주로 읽기가 부수 효과를 가지는 I/O 공간 접근에 유용하다.
네 개의 C/BE# 라인 모두가 비주장된 데이터 단계는 PCI 표준에서 명시적으로 허용되며, 진행 중인 버스트 접근에서 주소를 진행시키는 것 외에는 대상에 아무런 영향을 미치지 않아야 한다.
PCI 버스 PCI 버스 신호
데이터 단계는 양측이 전송을 완료하고 다음 데이터 단계로 진행할 준비가 될 때까지 계속된다. 개시자는 더 이상 기다릴 필요가 없을 때 IRDY# (개시자 준비)를 주장하고, 대상은 TRDY# (대상 준비)를 주장한다. 데이터를 제공하는 쪽은 자신의 준비 신호를 주장하기 전에 AD 버스에 데이터를 구동해야 한다.
참가자 중 한 명이 준비 신호를 주장하면, 데이터 단계가 끝날 때까지 준비 해제하거나 제어 신호를 변경할 수 없다. 데이터 수신자는 IRDY#와 TRDY#가 모두 주장된 것을 볼 때까지 각 사이클마다 AD 버스를 래치해야 한다. 이는 현재 데이터 단계의 끝을 표시하며, 방금 래치된 데이터가 전송될 단어임을 나타낸다.
최대 버스트 속도를 유지하기 위해 데이터 송신자는 IRDY#와 TRDY#가 모두 주장된 것을 본 후 다음 단어를 AD 버스에 구동하는 데 반 클럭 사이클의 시간을 갖는다.
PCI 버스 PCI 버스 신호
위 그림에서 주소 사이클이 계속되며, 단일 주소 사이클과 중간 DEVSEL을 가정하여 대상은 클럭 3에 응답한다.
하지만 이때는 양쪽 모두 데이터 전송 준비가 되어 있지 않다. 클럭 4에는 개시자는 준비되었지만 대상은 준비되지 않았다. 클럭 5에는 양쪽 모두 준비되었고 데이터 전송이 이루어진다(수직선으로 표시됨). 클럭 6에는 대상이 전송 준비가 되었지만 개시자는 준비되지 않았다. 클럭 7에는 개시자가 준비되었고 데이터가 전송된다. 클럭 8과 9에는 양쪽 모두 데이터 전송 준비 상태를 유지하며, 최대 속도(클럭 사이클당 32비트)로 데이터가 전송된다.
읽기의 경우, 클럭 2는 AD 버스 턴어라운드를 위해 예약되어 있으므로, 대상은 고속 DEVSEL이 가능하더라도 버스에 데이터를 구동할 수 없다.
고속 DEVSEL을 지원하는 대상은 이론적으로 주소가 제시된 사이클 이후에 읽기에 응답하기 시작할 수 있다. 그러나 이 사이클은 AD 버스 턴어라운드를 위해 예약되어 있다. 따라서 대상은 트랜잭션의 두 번째 사이클에서 AD 버스(따라서 TRDY#)를 구동할 수 없다. 대부분의 대상은 이만큼 빠르지 않으며 이 조건을 강제하기 위한 특별한 논리가 필요하지 않을 것이다.
PCI 버스 PCI 버스 신호
어느 한쪽이 현재 데이터 단계 이후 버스트 종료를 요청할 수 있다. 멀티워드 버스트를 지원하지 않는 간단한 PCI 장치는 항상 즉시 이를 요청한다. 버스트를 지원하는 장치도 주소 지정 가능한 메모리의 끝과 같이 지원할 수 있는 최대 길이에 제한이 있을 것이다.
개시자는 IRDY#를 주장하는 동시에 FRAME#를 비주장하여 모든 데이터 단계를 트랜잭션의 마지막 단계로 표시할 수 있다. 대상이 TRDY#를 주장한 다음 사이클에 최종 데이터 전송이 완료되고, 양측은 각자의 RDY# 신호를 비주장하며, 버스는 다시 유휴 상태가 된다. 마스터는 IRDY#를 주장하기 전에 FRAME#를 비주장할 수 없으며, IRDY#를 주장한 상태로 대상이 TRDY#를 주장하기를 기다리는 동안 FRAME#를 비주장할 수도 없다.
PCI 버스 PCI 버스 신호
유일한 작은 예외는 대상이 DEVSEL#로 응답하지 않는 마스터 중단 종료이다. obviously, 이러한 경우에는 TRDY#를 기다리는 것이 무의미하다. 그러나 이 경우에도 마스터는 FRAME#를 비주장한 후 최소 한 사이클 동안 IRDY#를 주장해야 한다. (일반적으로 마스터는 DEVSEL#를 받기 전에 IRDY#를 주장하므로, 단순히 IRDY#를 한 사이클 더 주장해야 한다.) 이는 버스 턴어라운드 타이밍 규칙이 FRAME# 라인에서 준수되도록 하기 위함이다.
대상은 STOP#를 주장하여 개시자에게 버스트 종료를 요청한다. 그러면 개시자는 다음 유효한 기회에 FRAME#를 비주장하여 트랜잭션을 종료할 것이며, 더 많은 데이터를 전송하려는 경우 별도의 트랜잭션으로 계속할 것이다. 대상이 이를 수행하는 방법에는 여러 가지가 있다.
데이터와 함께 연결 해제
대상이 STOP#와 TRDY#를 동시에 주장하면, 이는 대상이 이를 마지막 데이터 단계로 간주하고자 함을 나타낸다. 예를 들어, 버스트 전송을 지원하지 않는 대상은 항상 단어별 PCI 트랜잭션을 강제하기 위해 이를 수행한다. 이는 대상이 버스트를 종료하는 가장 효율적인 방법이다.
데이터 없이 연결 해제
PCI 버스 PCI 버스 신호
대상이 TRDY#를 주장하지 않고 STOP#를 주장하면, 이는 대상이 데이터를 전송하지 않고 중지하기를 원함을 나타낸다. STOP#는 데이터 단계를 종료하는 목적에서 TRDY#와 동등하게 간주되지만, 데이터는 전송되지 않는다.
재시도
데이터를 전송하기 전의 데이터 없는 연결 해제는 재시도이며, 다른 PCI 트랜잭션과 달리 PCI 개시자는 작업을 계속하기 전에 약간 멈춰야 한다. 자세한 내용은 PCI 사양을 참조하십시오.
대상 중단
일반적으로 대상은 마지막 데이터 단계까지 DEVSEL#를 주장된 상태로 유지한다. 그러나 대상이 데이터 없이 연결 해제(STOP# 주장)하기 전에 DEVSEL#를 비주장하면, 이는 치명적인 오류 조건인 대상 중단을 나타낸다. 개시자는 재시도할 수 없으며, 일반적으로 이를 버스 오류로 처리한다. 대상은 TRDY# 또는 STOP#가 낮은 상태로 기다리는 동안 DEVSEL#를 비주장할 수 없다. 데이터 단계 시작 시 이를 수행해야 한다.
개시자가 대상이 요청한 연결 해제와 동시에 버스트를 종료하는 데는 항상 최소 한 사이클이 걸린다. 시간은 같지만 한 가지 추가 데이터 단계가 필요한 두 가지 하위 경우가 있다.
연결 해제-A
PCI 버스 PCI 버스 신호
개시자가 자신의 IRDY#를 주장하기 전에 STOP#를 관찰하면, IRDY#를 주장하는 동시에 FRAME#를 비주장하여 현재 데이터 단계 이후에 버스트를 종료할 수 있다.
연결 해제-B
개시자가 대상의 STOP#를 관찰할 때 이미 IRDY#를 주장하고 있다면(FRAME#를 비주장하지 않고), 추가 데이터 단계에 대해 이미 결정한 것이다. 대상은 데이터를 전송하지 않고 STOP#를 TRDY# 없이 주장된 상태로 유지한 채 추가 데이터 단계를 기다려야 트랜잭션이 끝날 수 있다.
개시자가 대상의 연결 해제 요청과 동시에 버스트를 종료하면 추가 버스 사이클이 발생하지 않는다.
메모리 공간 접근의 경우, 버스트 내의 단어는 여러 순서로 접근될 수 있다. 불필요한 하위 주소 비트 AD[1:0]는 개시자가 요청한 순서를 전달하는 데 사용된다. 특정 순서를 지원하지 않는 대상은 첫 번째 단어 이후 버스트를 종료해야 한다. 이러한 순서 중 일부는 모든 PCI 장치에서 구성 가능한 캐시 라인 크기에 따라 달라진다.
캐시 라인 내의 시작 오프셋이 0이면, 이 모든 모드는 동일한 순서로 축소된다.
PCI 버스 PCI 버스 신호
캐시 라인 토글 및 캐시 라인 랩 모드는 임계어 우선 캐시 라인 인출의 두 가지 형태이다. 토글 모드는 제공된 주소를 증가하는 카운터와 XOR한다. 이는 인텔 486 및 펜티엄 프로세서의 기본 순서이다. 구현하기 위해 캐시 라인 크기를 알 필요가 없다는 장점이 있다.
PCI 버전 2.1은 토글 모드를 구식화하고 캐시 라인 랩 모드를 추가했다. 이 모드에서는 인출이 선형적으로 진행되며, 각 캐시 라인의 끝에서 랩 어라운드된다. 하나의 캐시 라인이 완전히 인출되면, 인출은 다음 캐시 라인의 시작 오프셋으로 점프한다.
대부분의 PCI 장치는 제한된 범위의 일반적인 캐시 라인 크기만 지원한다. 캐시 라인 크기가 예상치 못한 값으로 프로그래밍되면 단일 단어 접근을 강제한다.
PCI는 I/O 및 구성 공간에 대한 버스트 접근도 지원하지만, 선형 모드만 지원된다. (이는 거의 사용되지 않으며, 일부 장치에서는 버그가 있을 수 있다. 이들은 이를 지원하지 않을 수도 있지만, 단일 단어 접근을 제대로 강제하지 않을 수도 있다.)
다음은 마스터에 의해 종료되는 최고 속도 4워드 쓰기 버스트이다.
PCI 버스 PCI 버스 신호
클럭 에지 1에서 개시자는 주소, 명령을 구동하고 FRAME#를 주장하여 트랜잭션을 시작한다. 다른 신호는 유휴 상태이며(^^^으로 표시됨), 메인보드의 풀업 저항기에 의해 높게 당겨져 있다. 이것은 턴어라운드 사이클일 수 있다. 사이클 2에서 대상은 DEVSEL#와 TRDY#를 모두 주장한다. 개시자도 준비되었으므로 데이터 전송이 발생한다. 이 과정은 세 번 더 반복되지만, 마지막 (클럭 에지 5) 전에 마스터는 FRAME#를 비주장하여 종료를 나타낸다. 클럭 에지 6에서 AD 버스와 FRAME#는 구동되지 않고(턴어라운드 사이클) 다른 제어 라인은 1사이클 동안 높게 구동된다. 클럭 에지 7에서 다른 개시자가 다른 트랜잭션을 시작할 수 있다. 이것은 다른 제어 라인의 턴어라운드 사이클이기도 하다.
동일한 읽기 버스트는 한 사이클 더 소요된다. 대상이 TRDY#를 주장하기 전에 AD 버스가 턴어라운드될 때까지 1사이클을 기다려야 하기 때문이다.
대상에 의해 종료되는 고속 버스트는 끝에 추가 사이클이 하나 더 있다.
PCI 버스 PCI 버스 신호
클럭 에지 6에서 대상은 (데이터와 함께) 중지하기를 원한다고 나타내지만, 개시자는 이미 IRDY#를 낮게 유지하고 있으므로 다섯 번째 데이터 단계(클럭 에지 7)가 있으며, 이 동안 데이터는 전송되지 않는다.
PCI 버스는 패리티 오류를 감지하지만, 작업을 재시도하여 수정하려고 시도하지 않는다. 이는 순전히 오류 표시일 뿐이다. 이 때문에 패리티 오류가 발생하기 전에 감지할 필요가 없으며, PCI 버스는 실제로 몇 사이클 후에 감지한다. 데이터 단계 동안 AD[31:0] 라인을 구동하는 장치는 이들 라인과 C/BE[3:0]# 라인에 대해 짝수 패리티를 계산하고, 1사이클 후에 PAR 라인을 통해 전송한다. AD 버스에 대한 모든 접근 규칙 및 턴어라운드 사이클은 PAR 라인에도 적용되며, 단 1사이클 늦게 적용된다. AD 버스를 수신하는 장치는 수신된 패리티를 확인하고, 1사이클 후에 PERR#(패리티 오류) 라인을 주장한다. 이는 일반적으로 프로세서 인터럽트를 생성하며, 프로세서는 PCI 버스에서 오류를 감지한 장치를 검색할 수 있다.
PCI 버스 PCI 버스 신호
PERR# 라인은 대상이 선택된 후에 데이터 단계 동안에만 사용된다. 주소 단계(또는 특수 사이클의 데이터 단계) 동안 패리티 오류가 감지되면, 이를 관찰하는 장치는 SERR#(시스템 오류) 라인을 주장한다.
일부 바이트가 C/BE# 라인에 의해 마스크되어 사용되지 않더라도, 이들은 여전히 정의된 값을 가져야 하며, 이 값은 패리티를 계산하는 데 사용되어야 한다.
PCI 버스 신호를 구동하는 서로 다른 장치 간에 턴어라운드 사이클이 필요하기 때문에 일반적으로 PCI 버스 트랜잭션 사이에 유휴 사이클이 있어야 한다. 그러나 특정 상황에서는 이 유휴 사이클을 건너뛰어 한 전송의 최종 사이클(IRDY# 주장, FRAME# 비주장)에서 다음 전송의 첫 번째 사이클(FRAME# 주장, IRDY# 비주장)로 직접 이동하는 것이 허용된다.
개시자는 다음과 같은 경우에만 연속 트랜잭션을 수행할 수 있다.
PCI 버스 PCI 버스 신호
추가적인 타이밍 제약은 특히 DEVSEL#와 같은 대상 제어 라인을 턴어라운드해야 하는 필요성에서 발생할 수 있다. 대상은 최종 데이터 단계 다음 사이클에 DEVSEL#를 비주장하여 높게 구동하며, 이는 연속 트랜잭션의 경우 주소 단계의 첫 번째 사이클이다. 주소 단계의 두 번째 사이클은 DEVSEL# 턴어라운드를 위해 예약되므로, 대상이 이전 대상과 다른 경우 세 번째 사이클(중속 DEVSEL 속도)까지 DEVSEL#를 주장해서는 안 된다.
이 문제가 발생할 수 없는 한 가지 경우는 개시자가 두 번째 전송이 이전 전송과 동일한 대상에 주소 지정됨을 어떤 방식으로든(아마도 주소가 충분한 상위 비트를 공유하기 때문에) 아는 경우이다. 이 경우, 개시자는 연속 트랜잭션을 수행할 수 있다. 모든 PCI 대상은 이를 지원해야 한다.
대상 또한 요구 사항을 추적하는 것이 가능하다. 고속 DEVSEL을 사용하지 않는 경우, 요구 사항은 사소하게 충족된다. 사용하는 경우, 다음 중 하나가 아닌 한 중간 DEVSEL 시간까지 기다려야 한다.
PCI 버스 PCI 버스 신호
이러한 기능을 가진 대상은 PCI 구성 레지스터의 특수 비트로 이를 나타내며, 버스상의 모든 대상이 이를 가지고 있다면 모든 개시자는 자유롭게 연속 전송을 사용할 수 있다.
차감 디코딩 버스 브리지는 연속 사이클의 경우 이러한 추가 지연을 예상하고, 연속 지원을 광고해야 한다.
개정 2.1부터 PCI 사양에는 선택적인 64비트 지원이 포함된다. 이는 64비트 버스 확장인 AD[63:32], C/BE[7:4]# 및 PAR64, 그리고 여러 개의 추가 전원 및 접지 핀을 제공하는 확장 커넥터를 통해 제공된다. 64비트 PCI 커넥터는 추가 64비트 세그먼트를 통해 32비트 커넥터와 구별할 수 있다.
64비트 장치 간의 메모리 트랜잭션은 모든 64비트를 사용하여 데이터 전송 속도를 두 배로 높일 수 있다. 비메모리 트랜잭션(구성 및 I/O 공간 접근 포함)은 64비트 확장을 사용할 수 없다. 64비트 버스트 동안 버스트 주소 지정은 32비트 전송과 마찬가지로 작동하지만, 주소는 데이터 단계당 두 번 증가한다. 시작 주소는 64비트 정렬되어야 한다. 즉, AD2는 0이어야 한다. 중간 주소(AD2 = 1인)에 해당하는 데이터는 AD 버스의 상위 절반에 전달된다.
PCI 버스 PCI 버스 신호
64비트 트랜잭션을 시작하려면, 개시자는 AD 버스에 시작 주소를 구동하고 FRAME#와 동시에 REQ64#를 주장한다. 선택된 대상이 이 트랜잭션에 대해 64비트 전송을 지원할 수 있는 경우, DEVSEL#와 동시에 ACK64#를 주장하여 응답한다. 대상은 트랜잭션별로 64비트 전송을 허용할지 여부를 결정할 수 있다.
주소 단계 동안 REQ64#가 주장되면, 개시자는 주소의 상위 32비트와 버스 명령 사본을 버스의 상위 절반에 구동한다. 주소가 64비트를 요구하는 경우 이중 주소 사이클이 여전히 필요하지만, 버스의 상위 절반은 두 주소 단계 사이클 동안 주소의 상위 절반과 최종 명령 코드를 전달한다. 이를 통해 64비트 대상은 전체 주소를 보고 더 일찍 응답을 시작할 수 있다.
개시자가 ACK64# 없이 DEVSEL#가 주장된 것을 보면, 32비트 데이터 단계를 수행한다. 첫 번째 데이터 단계 동안 버스의 상위 절반에서 전송되었을 데이터는 대신 두 번째 데이터 단계 동안 전송된다. 일반적으로 개시자는 DEVSEL#를 보기 전에 모든 64비트 데이터를 구동한다. ACK64#가 없으면 데이터 버스의 상위 절반 구동을 중단할 수 있다.
REQ64# 및 ACK64# 라인은 마지막 데이터 단계를 제외한 전체 트랜잭션 동안 주장된 상태로 유지되며, 각각 FRAME# 및 DEVSEL#와 동시에 비주장된다.
PAR64 라인은 PAR 라인과 마찬가지로 작동하지만, AD[63:32] 및 C/BE[7:4]#에 대해 짝수 패리티를 제공한다. 이는 REQ64#가 주장되는 경우에만 주소 단계에서 유효하다. PAR64는 REQ64#와 ACK64#가 모두 주장되는 경우에만 데이터 단계에서 유효하다.
PCI는 원래 쓰기 백 캐시 캐시 일관성에 대한 선택적 지원을 포함했다. 이는 캐시 가능한 메모리 대상의 지원이 필요했으며, 이 대상은 버스의 캐시에서 SDONE (스누핑 완료) 및 SBO# (스누핑 백오프)라는 두 핀을 수신했다.
이 기능은 실제로 거의 구현되지 않았기 때문에 PCI 사양의 개정 2.2에서 삭제되었으며, 개정 2.3에서는 핀이 SMBus 접근에 재사용되었다.
캐시는 DEVSEL#를 주장하지 않고 모든 메모리 접근을 감시했다. 캐시 가능한 접근을 발견하면 SDONE을 낮게 구동했다(스누핑 미완료). 일관성을 지원하는 대상은 SDONE이 높게 주장될 때까지 데이터 단계(TRDY# 주장)를 완료하는 것을 피했다.
캐시에 깨끗한 데이터가 있는 데이터에 대한 쓰기의 경우, 캐시는 자신의 사본을 무효화하기만 하면 되며, 이것이 확립되는 즉시 SDONE을 주장했다. 그러나 캐시에 더티 데이터가 포함되어 있는 경우, 접근이 진행되기 전에 캐시가 이를 다시 기록해야 했으므로 SDONE을 높일 때 SBO#를 주장했다. 이는 활성 대상에게 TRDY# 대신 STOP#를 주장하도록 신호를 보냈으며, 이는 개시자가 연결을 끊고 나중에 작업을 재시도하도록 했다. 그 동안 캐시는 버스를 중재하고 데이터를 메모리에 다시 기록했다.
캐시 일관성을 지원하는 대상은 또한 캐시 라인을 넘어가기 전에 버스트를 종료해야 한다.
PCI 버스 개발 도구
PCI 버스를 개발 및 문제 해결할 때 하드웨어 신호 검사가 매우 중요하다. 로직 분석기 및 버스 분석기는 사용자가 유용한 방식으로 신호를 수집, 분석 및 디코딩할 수 있는 도구이다.
김종현 (고려)
김종현 (金宗鉉, ?~?)은 고려의 문신이다.
김종현 (고려) 생애
소배압이 이끈 거란군 10만명의 고려 침공 당시 개경 일대를 방어하다가, 귀주에서 강감찬을 도와 거란군을 물리치는 데 공헌하였다.
1011년 현종 2년에 감찰어사에 임명되었고, 1019년 강감찬 휘하에서 병마판관으로 개성 수비 임무를 맡았으며, 귀주대첩 이후 예부원외랑과 우간의대부(1031년, 덕종 즉위년), 우산기상시(右散騎常侍) 등을 지냈다.
목포시립교향악단
목포시립교향악단(木浦市立交響樂團, City of Mokpo Symphony Orchestra)은 전라남도의 대표적인 관현악단이다. 1982년에 창단된 목포실내악단을 모체로 1983년 7월에 시립교향악단으로 창단되었다.
김연주, 변욱, 2006년에 4대 진윤일, 2015년에 5대 김현수, 2021년에 6대 정헌이 상임지휘자를 맡았으며, 현재 전희범이 7대 상임지휘자로 재직 중이다. 악장은 공석이며, 주요 공연장은 목포 시민문화체육센터 대극장과 문화예술회관이다.
BSP (임베디드)
임베디드 시스템에서 보드 서포트 패키지(board support package, BSP)는 특별하게 지원 코드로 실시간 운영체제에 적합한 상태에 동작되도록 한다. 이것은 통상 부트 로더(bootloader)와 함께 생성되는데 실시간 운영 체제를 로드하기 위한 최소한의 장치를 지원하고, 하드웨어 보드의 모든 장치를 위한 디바이스 드라이버를 말한다.  어떤 공급자들은 또한 루트 파일 시스템(root file system), 툴 체인(toolchain) 그리고 장치를 위한 컨피규레이터(configurator)를 제공한다.
두문동칠십이인
두문동칠십이인(杜門洞七十二人) 또는 두문동칠십이현(杜門洞七十二賢)은 고려 멸망 직후 고려에 충성을 다하고 절개를 지켰다고 전하는 72인의 유신(遺臣)들을 가리킨다. 공자가어와 사기는 공자의 승당제자를 72명으로 언급하고 있다. 동국 18현이 우리나라의 대표적 성리학자들이며, 두문동칠십이현은 근대화 이전 우리나라의 대표적 절개(節槪)와 충(忠)의 표상이었다.
그러나 72현의 구성에 대해서는 여러 가지 설이 있으나 1994년에 설립된 사단법인 고려역사선양회에서는 72현과 관련된 고려조, 조선조의 각종 역사서와 각 가문의 족보와 문집 등을 고증하여 가장 공통된 인물만을 선별하여 2007년 8월 30일 경기도 파주에 완공된 고려대전 충신각에는 정몽주(鄭夢周), 하자종(河自宗), 문자종(文自宗), 조의생(曺義生), 임선미(林先味)을 포함한 72현을 배위하여 봉안했다. 이들은 끝까지 고려에 충성을 다하고 지조를 지키기 위해 이른바 부조현(不朝峴)이라는 고개에서 조복(朝服)을 벗어던지고 현재 경기도 개풍군 광덕면 광덕산 기슭인 두문동(杜門洞)에 들어와 새 왕조 조선에 출사하지 않았다.
두문동칠십이인
이후 정조 대 1783년, 당시 개경부유수였던 서유방(徐有防)이 두문동 72인 중 조의생(曺義生), 임선미(林先味)와 맹(孟)씨(이름이 전해지지 않음) 세 명을 숭절사(崇節祠)에 배향할 것을 상소하여 그대로 배향이 시행되었다. 이후 두문동에 표절사(表節祠)를 세워 그들을 모셨고, 후대에 박문수(朴門壽), 민안부(閔安富), 김충한(金沖漢) 등이 추가로 이곳에 배향되었다.
두문동에 관한 기록은 두문동 72현의 한 사람인 성사제의 후손인 성석주(成碩周, 1649~1695)가 그의 조상에 관한 일을 기록한 《두문동실기(杜門洞實記)》가 가문 내에 전해지다 순조 1809년 간행되었고, 고종 때 사헌부 장령 성대진(成大璡)이 두문동실기를 증보한 《두문동실기(병)속록(杜門洞實記(幷)續錄)》이 남아서 전해지고 있다. 당시 많은 선비들이 은거함에 따라 두문동이라는 곳이 나라 안 여러 곳에 남아 있었다. 이 후 집밖에 나가지 않는 것을 일컬어 '두문불출(杜門不出)'이라고 일컫게 되었다. 원래, '두문불출'이란 말은 '문을 닫고 나가지 않는다'는 뜻으로, 사마천의 《사기》 권68 상군열전 '公子虔杜門不出已八年矣'에서 유래된 것으로 여겨진다.
두문동칠십이인 인원 구성
1783년 개경부유수 서유방의 상소문에 의하면, 두문동 태학생(太學生) 72인 중에 이름이 전해지는 사람은 조의생, 임선미와 맹씨 뿐이라고 하였다.
《두문동실기》〈두문제현충렬록(杜門諸賢忠烈錄)에서 '두문동에 들어갔다(入杜門洞)'거나 '두문동에 살았다(居杜門洞)'고 기록되는 등 두문동과 관련된 인물들은 아래와 같다. 각각 호와 이름을 기재하였다. (두문동에 들어갔다는 기재가 없거나 다른 지역에서 은거한 것이 분명한 사람은 기재를 보류하였다.)
《두문동록(杜門洞錄)》(김진근(金振根) 지음, 1928년 발행, 국립중앙도서관 소장)의 〈여조병절신칠십이인록(麗朝秉節臣七十二人錄)〉에는 고려 말기 충절을 지킨 신하 72명의 이름을 적고 있다. 물론, 이들 중에는 두문동에 은거하지 않은 사람들도 포함되어 있다.
신라박씨 충헌공파 대종회의 72현인 목록과 대조 하였다. 성사제(成思齊)는 국문표기 문제, 민보(閔普)는 마지막 글자 누락 문제로 간주하여 2명은 열거하지 않았다.
두문동칠십이인 인원 구성
재령이씨 창원종친회에서 2012년 10월 발행한 《초역 두문동서원지》에 인물들이다. 이 번역본의 출간으로 재령 이씨 모은공파 대종회는 함안문화원에서 2013년 1월 17일에 발간 기념회를 열기도 하였다.
두문동 서원은 4실 22간으로 이루어졌는데 4실은 표절실(表節室), 순절실(殉節室), 항절실(抗節室), 정절실(靖節室)이고
표절실은 순절반, 항절반, 정절반으로 나누어 두문동 72현을 배향하였는데, 순절실은 순절반, 항절실은 항절반, 정절실은 정절반으로 두문동외 제현을 배향하였다.
두문동서원의 배향된 인원은 55위과 두문동외 제현은 65위 총 120위를 봉안하고 있다.
이용희 (1917년)
이용희(李用熙, 1917년 3월 23일~1997년 12월 4일)는 대한민국의 학자이다. 서울대학교 외교학과의 창설에 관여한 정치학자이며 미술사학에 정통한 미술사가이다. 국제정치이론의 토착화를 위해 노력했으며, "권역이론" "전파이론"등의 개념을 제창하기도 하였다. 1940년 연희전문학교 문과를 졸업하였으며 1963년 서울대학교에서 법학박사학위를 받았다. 대통령 정치담당 특보, 국토 통일원 장관,대우재단 이사, 아주대학교 총장, 세종연구소 이사장을 지냈다.
이용희 (1917년) 정치학자 및 정치가
서울대 정치외교학과, 외교학과 교수를 지냈으며 국제정치학의 권위자였다. 1962년 유엔 총회 한국대표, 한국 국제 정치학회 회장을 역임하였다. 1975년 대통령 정치담당 특보를 지냈으며 1976년에는 국토통일원 장관을 거쳤다.
이용희 (1917년) 미술사학자
미술사학자로서 이용희는 이동주라는 이름으로 알려져있다. 한국회화사에 대한 많은 저술을 남겼다. 그는 중국미술의 아류라고 치부하던 식민적 사관으로 보던 한국의 전통미술을 전통 동양화론에 입각한 감식안으로 한국 전통회화의 독자성을 주장하였다.
갈릴래아호
갈릴래아호(← 고대 그리스어: Γαλιλαιας 갈릴라이아스[*])는 이스라엘 북쪽에 있는 담수호이다. 호수의 둘레가 약 53 km이고, 남북으로 21 km, 동서로 11 km이며 면적은 대략 166 km2에 이른다. 호수 둘레는 약 50km다. 헤르몬 산에서 발원한 물이 북쪽에서 흘러들어 온 뒤 요르단강을 통해 사해로 빠져나간다. 해수면으로부터 약 209 m가량 아래에 위치하고 있으며 수심의 평균 깊이는 약 26 m, 가장 깊은 곳은 43 m이다.
네게브 사막의 관개용수원이 되고 있으므로 대아랍 분규의 한 쟁점이 되고 있다.
갈릴래아호 이름
갈릴래아라는 이름은 ‘구역’을 뜻하는 히브리어 단어 ‘갈릴’에서 나왔고 구약성경과 신약성경에 모두 등장한다. 신약성경에는 주로 ‘바다’로 기록되어 있고 예수와 관련해 유명하다. 구약성경에는 킨네렛 호수(히브리어: יָם כִּנֶּרֶת, 민수기34:11, 여호수아 13:27)로 나오고, 신약성경에는 게네사렛 호수, 갈릴라이아스 바다, 티베리아스 바다 등으로 기록되어 있다.
갈릴래아호 개요
주요한 수원은 북쪽에 위치한 헤르몬산이다. 이곳 정상은 1년 내내 눈이 쌓여있다. 이 눈이 녹아서 갈릴리 호수로 흘러가 호수는 생물이 풍성하다.
요르단강
요르단강(히브리어: נהר הירדן 나하르 하야르덴, 아랍어: نهر الأردن 나흐르 알우르둔[*])은 레반트 지역의 길고 대략적으로 북쪽에서 남쪽으로 흐르는 내륙유역 강으로, 갈릴래아호를 거쳐 사해로 흐르는 251-킬로미터-길이 (156 mi)이다. 이 강은 요르단, 시리아, 이스라엘, 팔레스타인 자치 정부를 지나거나 그 경계를 이룬다.
요르단과 이스라엘 점령 골란고원은 강의 동쪽 경계를 이루고, 이스라엘과 이스라엘 점령 요르단강 서안 지구는 서쪽에 위치한다. 요르단과 요르단강 서안 지구는 모두 강과 관련하여 이름이 유래되었다. 이 강은 유대교와 기독교에서 중요한 의미를 갖는다. 성경에 따르면, 이스라엘 민족은 이 강을 건너 약속의 땅으로 들어갔고, 나자렛 예수는 세례자 요한에 의해 이 강에서 세례를 받았다.
요르단강 어원
현대 언어(예: 요르단, 야르덴, 우르둔)에서 강 이름의 대부분에 대한 여러 가설 중 하나는 셈어 '야르돈(Yard|on)'에서 '흘러내리다' <√ירד>가 유래했다는 것이다. 이는 강의 경사를 반영하며, 야르콘강 및 야르무크강과 같은 이 지역의 다른 강 이름에도 나타날 수 있다. 또는 이집트어 외래어 '야오르(yǝʾor)'('큰 강', 나일강)와 관련이 있을 수도 있다. 이 가설에 따르면, "덴(Den)"은 "강력한"을 의미하는 아카드어 단어 단눔(dannum)과 관련이 있을 수 있다. 이 단어의 동족어는 아람어, 히브리어, 만다야어, 그리고 다른 셈어파에서 발견된다. 이름이 처음 기록된 것은 람세스 2세 시대로 추정되는 고대 이집트 파피루스인 파피루스 아나스타시 I에서 야르돈(Yārdon)으로 나타난다. 초기 아랍 연대기에서는 이 강을 알우르둔(Al-Urdunn)이라고 불렀다.
요르단강 어원
만다야어에서는 어원적으로 관련된 용어인 야르데나(언어 오류(myz): ࡉࡀࡓࡃࡍࡀ)가 요르단강뿐만 아니라 만다야교 세례 의식(마스부타)에 사용될 수 있는 다른 흐르는 물을 지칭할 수 있다.
십자군 이후에는 아랍어 이름인 나흐르 알 샤리에트(아랍어:  نهر الشريعة), 즉 "물 공급지"가 사용되기 시작했으며, 아불피다와 알디마시퀴와 같은 중세 지리학자들에 의해 기록되었다. 이 이름은 이 지역의 주요 19세기 지도에 다양한 형태로 나타났으며, 에드워드 로빈슨의 팔레스타인 성서 연구에서 설명된다. 역사적 자료에서는 이러한 구별을 하지 않는 것으로 보이지만, 일부 현대 자료에서는 갈릴래아호로 흐르기 전의 강 부분에 대한 이름으로 묘사된다.
요르단강 지리
단강과 하스바니강은 북부 이스라엘의 키부츠 스데 네헤미야 근처에서 합류하여 요르단강이 된다. 하스바니강(아랍어: الحاصباني 하스바니, 히브리어: 스니르 또는 하츠바니)은 레바논의 헤르몬산 북서쪽 기슭에서 발원하는 물줄기이며, 연간 유량은 1억 1,800만 m3이다. 이윤강(히브리어: עיון 이윤, 아랍어 이름: 아준 물줄기, 그러나 상류는 드라다라(دردره)이고 나머지는 바라기스(براغيث) 또는 베르게이트(Beregeith))은 남부 레바논의 메르자윤 지역에서 발원하여 하스바니강으로 흐르는 물줄기이다.
단강(아랍어: اللدان 레단 또는 리단, 히브리어: דן 단)은 요르단 상류 지류 중 가장 크며, 연간 약 2억 4천만~2억 5천 2백만 입방 미터의 유량을 자랑한다. 바니아스강(아랍어: بانياس 바니아스, 히브리어: 바니아스 또는 חרמון 헤르몬)는 헤르몬산 기슭의 바니아스 샘에서 발원하는 물줄기로, 연간 유량은 1억 6백만 m3이다. 이 강은 나할 시온 또는 나할 아살(히브리어)/와디 엘 아슬 또는 아살(아랍어)과 함께 단강으로 흐른다.
요르단강 지리
요르단강은 발원지에서 갈릴래아호(베트사이다 계곡 경유)까지 상류와 갈릴래아호 남쪽에서 사해까지 하류로 나뉜다. 전통적인 용어에서 상류(또는 대부분)는 "상부 요르단 계곡"과 달리 일반적으로 "훌라 계곡"을 통과하는 것으로 언급된다. 강이 통과하는 갈릴래아호는 별개의 개체이며, 요르단 계곡이라는 용어는 하류를 위해 사용된다.
상류(하스바니강, 바니아스강, 단강, 이윤천에서 유입)에서 강은 한때 광대하고 습지였던 훌라호(해수면보다 약간 높음)까지 75-킬로미터 (47 mi)를 급격히 하강한다. 현재 훨씬 작아진 호수를 나와 25 킬로미터 (16 mi)를 더욱 가파르게 하강하여 갈릴래아호로 흘러 들어가며, 북쪽 끝으로 진입한다. 요르단강은 운반하던 침전물의 대부분을 호수 안에 퇴적시키며, 데가니아 댐 남쪽 끝 근처에서 다시 흘러나간다.
갈릴래아호 북쪽의 강 부분은 이스라엘 영토 내에 있으며 골란고원의 서쪽 경계를 형성한다. 호수 남쪽으로는 요르단 왕국(동쪽)과 이스라엘(서쪽) 사이의 경계를 이룬다.
요르단강 지리
갈릴래아해 남쪽의 강은 해발 약 210m 아래에 위치한다. 마지막 120-킬로미터-길이 (75 mi) 구간은 일반적으로 "요르단 계곡"이라고 불리는 곳을 따라 흐르는데, 이 구간은 경사도가 더 낮아(총 낙차는 210m 더 낮다) 강이 굽이쳐 흐르다가 해발 약 422m 아래의 출구 없는 종단 호수인 사해로 들어간다. 이 강은 두 개의 주요 지류, 즉 야르무크강과 얍복강의 물을 공급받는다. 하류의 가장 큰 지류인 야르무크강은 시리아와 요르단, 그리고 요르단과 이스라엘 사이의 경계를 형성한다.
이 구간의 더 작은 지류 또는 "측면 와디" / "측면 물줄기"는 북쪽에서 남쪽으로
서쪽에서
나할 야브네엘
나할 타보르(타보르천)
나할 이사카르
나할 하로드
나할 베제크, 길보아산과 사마리아 산맥 사이 이스라엘과 요르단강 서안 지구의 경계에 위치
사마리아 산맥에서 오는 와디 엘 말레
나블루스 지역에서 오는 와디 알아파라
와디 아우자 (아랍어) 또는 나할 이타브(히브리어)
와디 켈트 예리코를 거쳐 유대 산맥에서 내려오는 강
요르단강 역사
19세기에 요르단강과 사해는 주로 1835년 크리스토퍼 코스티건, 1847년 토머스 하워드 몰리누, 1848년 윌리엄 프랜시스 린치, 1869년 존 맥그리거에 의해 보트로 탐사되었다. W. F. 린치의 1849년 저서 요르단강 및 사해 미국 원정대 이야기의 전문은 온라인에서 확인할 수 있다.
1964년, 이스라엘은 갈릴래아호의 물을 국영 물 운반선으로 전환하는 양수장을 가동하기 시작했다. 같은 해 1964년, 요르단은 야르무크강의 물을 동고르 운하로 전환하는 수로를 건설했다. 시리아 또한 야르무크강의 물을 모으는 저수지를 건설했다. 환경론자들은 이스라엘, 요르단, 시리아가 요르단강 생태계에 광범위한 피해를 입혔다고 비난한다.
요르단강 환경
요르단강 유역은 북부 구북구, 에티오피아구, 동아시아 & 남아시아, 지중해 분지를 포함한 여러 다른 생물지리학적 지역의 만남의 지점 역할을 하므로 독특한 어류상을 가지고 있다. 토착어종으로는 잉어류인 요르단 브림(Achanthobrama lissneri), 요르단 힘리(Carasobarbus canis), 요르단 바벨(Luciobarbus longiceps), 레반트 스크레이퍼(Capoeta damascina; 이 유역에서 가장 흔한 토착어종), 레드 가라(Garra rufa), & 다마스커스 가라(Garra nana), 힐스트림 로치인 팔레스타인 로치(Oxynoemacheilus insignis), 메기류인 아프리카 샤프투스 메기(Clarias gariepinus), 시클리드류인 블루 틸라피아(Oreochromis aureus), 레드벨리 틸라피아(Coptodon zillii), & 망고 틸라피아(Sarotherodon galilaeus), 그리고 베도라치류인 민물 베도라치(Salariopsis fluviatilis)가 있다. 요르단 브림과 요르단 바벨은 요르단강 유역에 고유한 것으로 생각된다. 요르단 유역은 또한 현재 널리 퍼진 여러 구북구 어류 그룹의 다양화 중심지 역할을 했을 수도 있다.
요르단강 환경
이 지역의 토착 민물 파충류는 발칸 테라핀(Mauremys rivulata)으로, 이 지역의 가장 초기 네안데르탈인 거주자들의 식량원이기도 했던 것으로 생각된다.
이 지역에서 여러 도입 어종이 알려져 있는데, 잉어(Cyprinus carpio), 초어(Ctenopharyngodon idella), 빅헤드 카프(Hypophthalmichthys molitrix), 무지개송어(Oncorhynchus mykiss), 나일틸라피아(Oreochromis niloticus), 숭어(Mugil cephalus) 등이 있다. 이 도입 어종 중 다수는 토착어종을 잡아먹거나 경쟁에서 우위를 점하여 개체수를 위협하며, 특히 멸종 위기에 처한 종들에게 더욱 그러하다.
현대에는 물의 95%까지 인간 목적으로 전환되며, 유량은 과거 평균의 10% 미만이다. 이와 더불어 사해의 높은 증발률과 증발지화를 통한 산업적 염분 추출로 인해 사해는 빠르게 줄어들고 있다. 요르단강의 유량은 한때 연간 13억 입방 미터였으나, 2010년 현재 사해로 유입되는 양은 연간 2천만~3천만 입방 미터에 불과하다.
요르단강 환경
하부 요르단의 최북단 구간, 갈릴래아해 아래 약 3-킬로미터 (1.9 mi)의 짧은 구간은 세례와 지역 관광을 위해 보존되어 왔다. 가장 오염된 곳은 야르무크강과의 합류점 위에서 사해까지 구불구불 흐르는 100킬로미터 하류 구간이다. 환경론자들은 하수와 염분이 있는 물을 강으로 흘려보내는 관행이 생태계를 거의 파괴했다고 말한다. 환경론자들에 따르면 요르단강을 살리는 데는 수십 년이 걸릴 수 있다. 2007년 FoEME는 요르단강을 세계에서 가장 멸종 위기에 처한 100대 생태 지역 중 하나로 지정했는데, 이는 부분적으로 이스라엘과 이웃 아랍 국가들 간의 협력 부족 때문이다.
요르단강 도로, 국경 통과 지점, 다리
90번 국도는 레하밤 제에비의 이름을 따서 명명된 일부 구간이 포함되어 있으며, 이스라엘 점령 요르단강 서안 지구의 북단과 남단을 연결하고 요르단강 서쪽을 따라 이어진다.
이스라엘과 요르단 사이에는 강을 가로지르는 두 개의 국경 통과 지점이 있다. 북쪽의 요르단강 횡단 지점 또는 셰이크 후세인 다리는 베트셰안 근처에 있으며, 남쪽의 알렌비 다리(일명 후세인 왕 다리)는 예리코 근처에 있다.
북쪽에서 남쪽으로:
요르단강 수원으로서의 중요성
21세기 첫 10년까지 요르단강은 이스라엘의 가장 큰 수자원이었다. 최근에는 담수화된 지중해 해수가 이 역할을 대체했다. 1964년에 완공된 이스라엘 국영 수로망은 40년 이상 갈릴래아호의 물을 이스라엘 해안 평야로 공급했지만, 장기간의 가뭄으로 인해 이 해결책은 담수화로 대체되었다.
요르단은 이스라엘과의 1994년 평화 조약에 의해 규제되는 50,000,000 세제곱미터 (1.8×109 cu ft)의 물을 강으로부터 공급받는다. 과거 요르단의 주요 수자원 중 하나는 연간 13억 m3의 유량을 가진 요르단강이었다. 그러나 이스라엘이 1953년에 국영 수로망을 건설하고 갈릴래아호의 물을 이스라엘의 해안 평야와 남부 사막으로 전환한 후, 요르단강 하류의 유량은 크게 감소했다. 1994년 평화 조약의 일환으로 이스라엘이 갈릴래아호에서 제공하는 연간 5천만 m3는 이러한 손실을 보상하기 위한 것이었다. 2010년 연구에 따르면 요르단강 하류는 역사적 유량의 2%로 감소했다. 수질 또한 급격히 악화되어 이스라엘과 요르단강 서안 지구 상류의 농업 비료와 처리되지 않은 폐수로 인한 염도와 오염 수준이 높다.
요르단강 수원으로서의 중요성
요르단강 수역을 둘러싼 분쟁은 제3차 중동 전쟁의 원인 중 하나였는데, 1965년부터 시리아가 레바논, 요르단과 협력하여 일부 상류를 전환하려 시도했다. 전환 공사는 이스라엘의 수로망에 공급되는 물을 약 35%, 이스라엘 전체 수자원을 약 11% 감소시켰을 것이다.
요르단강 종교적 중요성
히브리어 성경에서 요르단강은 넓은 평야("키카르 하야르덴")의 비옥함의 원천으로 언급되며, 이는 "여호와의 동산"처럼 물을 댄다고 한다(창세기 13:10). 성경에는 요르단강에 대한 정기적인 묘사는 없으며, 단편적이고 불분명한 언급만 주어진다. 야곱은 하란에서 돌아오는 길에 이 강과 그 지류인 얍복강(현대의 얍복강)을 건넜다(Genesis 32:11, 32:23–24). 이 강은 동쪽에 정착한 "두 지파와 반 지파"(민수기 34:15)와 서쪽에 정착한 "아홉 지파와 반 므나쎄 지파"(Joshua 13:7, passim) 사이의 경계선으로 언급된다.
요르단강 종교적 중요성
예리코 맞은편에서는 "예리코의 요르단"이라고 불린다(Numbers 34:15; 35:1). 요르단강에는 여러 여울이 있는데, 그 중 하나는 입다가 많은 에브라임 사람들을 죽인 장소로 유명하다(판관기 12:5–6). 이 여울들은 기드온이 미디안 사람들을 기다리던 벳바라 근처의 여울과 동일한 것으로 보인다(Judges 7:24). 요르단 평야, 숙곳과 사르단 사이에는 솔로몬이 청동 주조장을 세운 진흙 지대가 있다(열왕기 7:46). 2 Kings 6:1–4에는 요르단 계곡이 삼림 지대로 묘사되어 있다. 성경 주석가 앨버트 반즈는 "대부분의 팔레스타인 지역에서는 나무가 드물었지만, 요르단 계곡에는 풍부했다"고 제안한다.