hotchpotch/wikipedia-multilingual-ir-pairs huggingface dataset:
データゼネラルNova 歴史
このアプローチにより、メインロジックの複雑さとコストが大幅に削減され、Novaの低販売コストを実現した。 この新しい設計では、1980年代のRISCデザインに再登場するシンプルなロードストアアーキテクチャが採用された。フリップフロップの複雑さがチップに実装されるにつれて急激に減少していたため、同様の低価格製品に見られる単一レジスタではなく、4つの汎用アキュムレータを追加することで、ロード/ストア設計のアドレッシングモードの不足を補った。
8/I のオリジナルのパッケージコンセプトに沿って、Novaは2枚の15 by 15インチ (38 cm × 38 cm) のプリント回路基板をベースにしている。1つはCPU用で、もう1つはさまざまなサポートシステム用である。 これらの基板は、プリント回路のバックプレーンを使用して接続できるように設計されており、手作業での配線は最小限に抑えられ、すべての基板を自動で構築することができた。 これにより、バックプレーンで一緒に配線しなければならない多くの小さな基板で構成されていた 8/I に比べて、コストを大幅に削減することができた。 また、基板の大型化により、Novaはより信頼性が高くなり、産業用や研究室の環境で特に魅力的な製品となった。 フェアチャイルド社は、システム全体で使用される中規模集積回路 （MSI）チップを提供した。
データゼネラルNova 歴史
1967年後半、リッチマンはニューヨークに拠点を置く弁護士のフレッド・アドラーにグループを紹介し、アドラーはシードキャピタルのため様々な資金調達先の聞き込みをはじめた。 1968年までに、アドラーはボストン地域のベンチャーキャピタルのコンソーシアムと大規模な資金調達の契約を結び、彼らは最初に40万ドルの投資を行い、生産を開始するために40万ドルを提供することに同意した。 デ・カストロ、ブルクハート、ソッジはDECを辞め、1968年4月15日にデータジェネラル （DG）を設立した。グリーンは、この事業はリスクが高すぎると考えて参加せず、リッチマンはその年の後半に製品が稼働するまで参加しなかった。
最初のシステムの開発には約9カ月を要し、最初の販売活動はその11月に開始された。 秋のコンピュータ連合会議がその年の12月まで延期されていたため、彼らは少し幸運にも モスコーニ・センターに開発機を持ち込むことができ、そこで「Spacewar!」のバージョンを実行した。 DGは1969年にNovaを基本価格3,995ドルで正式に発売し、「世界最高の小型コンピューター」と宣伝した。  基本モデルは箱から出してもあまり役に立たず、コアメモリの形でRAMを追加すると、価格は通常7,995ドルになった。
データゼネラルNova 歴史
最初の販売先はテキサス州の大学で、チームが手作りした機械が2月に出荷された。しかし、このときは航空業界のストライキのまっただ中で、機械は一向にとどかなかった。ストライキが終わった後に2台目を送ったが、5月になってようやくオリジナルのものが納入された。
このシステムは当初から成功しており、半年後には100台、15カ月後には500台が販売された。 新しいバージョンが登場すれるにつれて販売は加速し、1975年には同社の年間売上高が1億ドルに達した。
ケン・オルセンは、DGが失敗すると公言していたが、Novaのリリースでそれが起こらないことは明らかになった。この時までには、他の多くの企業も16ビット機の導入を検討していた。オルセンは、12ビットだけでなく18ビットのラインにも脅威を与えると判断し、新たな16ビットの設計作業を開始した。  これは1970年にPDP-11として登場したもので、PDP-Xと同様にNovaとは異なる、より複雑な設計であった。この2つの設計は、市場で激しい競争を繰り広げた。
データゼネラルNova 歴史
DECからの新システムの噂は、Novaが出荷を開始して間もなくDGに届いた。 1970年の春、DGは新しい設計者ラリー・セリグマンを雇い、製造中のあらゆる機械を飛躍させた。 Novaの設計以降、2つの大きな変更が行われた。 1つは、ICの改良と高密度化が進んでいたこと、もう1つは、 Intelが半導体ベースのメモリを積極的にアピールしていたことで、1チップで1,000ビットでコアよりもはるかに高速に動作することを約束していたことである。
セリグマンの新しいデザインは、これらの改善点の両方を利用した。 まず、新しいICによりALUを完全な16ビット幅に拡張し、1サイクルで操作を実行できるようにしたことで、新しいデザインはオリジナルの4倍の計算速度を実現した。 さらに、新しい小型コアメモリが使用され、サイクルタイムがオリジナルの1,200ナノ秒から800ナノ秒に改善され、さらに1/3のゲインを得ることができた。 コアをリード・オンリー・メモリ (ROM) に置き換えることで、性能をさらに向上させることができた。 コアの読み取り/書き込みサイクルがないため、300ナノ秒でアクセスして性能を劇的に向上させることができた。
データゼネラルNova 歴史
その結果、1970年に発売されたのが SuperNOVA である。初期型はまだコアを使用していたが、全体の設計は、より高速な半導体メモリが利用できるようになり、プラットフォームはそれをフルに活用できるようになることを前提にしていた。これは、同年後半に半導体（SC）メモリを搭載した SuperNOVA SC として発表された。メモリが大幅に高性能化されたことで、メモリと同期していたCPUがさらに高速化され、サイクルタイム300ナノ秒（3.3MHz）で動作するようになった。これにより、長年にわたり入手可能なミニコンピュータの中では最速のものとなった。  しかし、この新しいメモリも非常に高価で、熱を帯びるため、広く使われることはなかった。
セリグマンが SuperNOVA に取り組んでいたとき、会社はロン・グルナーから「あなたの製品について読んだし、広告も読んだし、あなたのために働くことになった」と書かれた手紙を受け取った。 そして、「一週間後にあなたのオフィスに来て、そのことについて話すつもりである。」と書かれていた。 彼はその場で採用された。
データゼネラルNova 歴史
この時点までに、同社は市場の変化を利用するために低価格プラットフォームの新バージョンが必要だと判断し、低価格システムから高性能システムに移行する必要があれば、顧客が現場で1台の機械を交換できるという新しいコンセプトが生まれた。グルナーは低コストの機械を担当し、セリグマンはそれに見合った高性能バージョンを設計した。
グルナーの低価格モデルは、1970年に Nova 1200 として発売され、1200 はオリジナルのNovaの1,200ナノ秒コアメモリの使用を指している。 また、オリジナルの4ビットALUを使用しており、本質的には再パッケージされたNovaであった。 セリグマンの再パッケージされた SuperNOVA は、Nova 800として1971年にリリースされ、その結果、番号が小さいモデルの方が高性能であるという、やや紛らわしいネーミングになった。 どちらのモデルも様々な筐体で提供され、1200 は7スロット、1210 は4スロット、1220 は14スロットである。
データゼネラルNova 歴史
この頃になると、PDP-11がついに出荷された。 PDP-11は、Novaのように意図的に単純化された命令セットよりも、はるかに豊富な命令セットのアーキテクチャを提供していた。 ICの設計、特に価格性能比の向上は、当初の単純化された命令の価値を低下させていた。セリグマンは、Novaと互換性がありながらも、より豊かな環境を求める人のために、新しい機械の設計を担当することになった。このコンセプトは、 データゼネラル Eclipse シリーズとして出荷された。Eclipse は、科学計算またはデータ処理のワークロードに合わせて命令セットを調整するために追加の回路を追加する機能を提供した。 Eclipseは、市場のハイエンドで PDP-11と競争することに成功した。
同じ頃、DECから新しい32ビット機の噂が流れ始めた。 同じような製品が必要だと判断したDGは、グルナー氏にファウンテンヘッド・プロジェクトの責任者を任せることにした。 プロジェクトの範囲を考えると、彼らはすべての作業をオフサイトで処理することに合意し、グルーナーはノースカロライナ州 のリサーチトライアングルパークの場所を選択した。 この設計は非常に複雑なものとなり 、最終的には数年後に中止となった。
これらの努力が行われている間、Novaラインの作業は続けられた。
データゼネラルNova 歴史
1973年に初めて提供された 840 は、最大17ビットのアドレスを可能にする新しいページングメモリシステムを搭載していた。 インデックスがベースアドレスをオフセットして128 k語の大容量メモリを搭載した。 実際にこれだけのメモリを搭載するには、かなりのスペースが必要で、840 は14スロットの大型筐体に収められて出荷された。
次のバージョンは Nova 2 で、最初のバージョンは1973年に出荷された。 Nova 2は、チップ密度を上げることでCPUを小型化したため、基本的には初期の機械を簡略化したものであった。 SuperNOVA が15x15インチの基板を3枚使ってCPUとメモリを実装していたのに対し、Nova 2はこれらすべてを1つの基板に収めた。 ROMはブートコードを格納するために使用され、「プログラムロード」スイッチを押すとコアにコピーされた。 4 ("2/4")、7、10 ("2/10") スロットを備えたバージョンがあった。
1975年のNova 3では、内蔵スタックへのアクセスを制御するために2つのレジスタが追加された。 また、プロセッサは TTLコンポーネントを使用して再実装され、システムの性能がさらに向上した。 Nova 3には、4スロット（Nova 3/4）と12スロット（Nova 3/12）があった。
データゼネラルNova 歴史
データゼネラルは当初、Nova 3をそのラインの最後の製品とし、Nova を新しい Eclipse 機に置き換えることを計画していた。 しかし、継続的な需要があったため、今回は4つの AMD Am2901 ビットスライス ALU に基づく Nova 4 機が開発された。 この機械は最初から Nova 4 と Eclipse S/140 の両方に対応するように設計されており、それぞれ異なるマイクロコードが使用されていた。 浮動小数点コプロセッサも利用可能で、別のスロットを占有していた。 追加オプションとしてメモリマッピングがあり、バンクスイッチングを使用して最大128 k語のメモリにアクセスできるようになっていた。 初期の機械とは異なり、Nova 4 にはフロントパネルコンソールがなく、必要に応じてターミナルを使用してコンソールをエミュレートしていた。
データゼネラルNova 歴史
Nova 4には、Nova 4/C、Nova 4/S、Nova 4/Xの3つのバージョンがあった。 Nova 4/Cは、シングルボード実装で、すべてのメモリ（16k語または32k語）を搭載していた。 Nova 4/Sと4/Xは別々のメモリボードを使用していた。 Nova 4/Xでは、オンボードメモリ管理ユニット （MMU）が有効になっており、最大128 k語のメモリを使用することができる（MMUはNova 4/Sにも搭載されていたが、ファームウェアでは無効になっていた）。 4/Sと4/Xには、必要とされる前にメモリから最大2つの命令をフェッチすることで性能を向上させる「プリフェッチャ」が搭載されていた。
データゼネラルは、Novaプロセッサの1チップ実装を microNOVA として一連の製品を生産した。 バスアーキテクチャの変更により速度が大幅に制限され、オリジナルのNovaの約半分の速度になってしまった。 「mN601」プロセッサを搭載したオリジナルの microNOVA は1977年に出荷された。 その後、1979年にはmicroNOVA MP/100 が発売され、CPUを1つのVLSIチップ、mN602に縮小した。 より大きなバージョンも microNOVA MP/200 として提供され、同じ年に出荷された。
microNOVAはその後、PCスタイルのケースに2つのフロッピーディスクを備えた Enterprise として再パッケージされた。 Enterprise は1981年に出荷され、 RDOSを実行していたが、同じ年に IBM PC が導入されたため、他のほとんどの機械はレーダーの下から姿を消してしまった。
Nova は ゼロックス Alto （1973） や Apple I （1976）  の設計に影響を与え、そのアーキテクチャーはコンピュータービジョン社の CGP（Computervision Graphics Processor）シリーズの基礎となった。 その外観デザインは、 MITS Altair （1975）マイクロコンピューターのフロントパネルに直接インスピレーションを与えたと報告されている。
データゼネラルは、初代Novaの成功を受けて、一連のより高速な設計ラインで追従した。 その後、上位互換性のある命令セットを拡張した Eclipse ファミリーが導入され、MVシリーズはさらに Eclipse を32ビットアーキテクチャに拡張して DEC VAX に対抗した。 MVシリーズの開発は、トレイシー・キダーの人気の高い1981年の著書「超マシン誕生」に記録されている。 データゼネラル自体は、後にIntelプロセッサベースのサーバーおよびストレージアレイのベンダーへと発展し、最終的にはEMCに買収された。
2004年現在でも、航空管制を含む世界中のさまざまなアプリケーションで16ビットの Nova と Eclipse が稼働している  。世界中には、レガシーな16ビットデータゼネラルシステムを復元して保存する、多様で熱心な人々のグループが存在する  。
データゼネラルNova 技術的な説明
PDP-8とは異なり、Novaはロードストアアーキテクチャであった。 4つの16ビットアキュムレータレジスタを持ち、そのうち2つ（2と3）はインデックスレジスタとして使用できる。 15ビットのプログラムカウンタと1ビットのキャリー・レジスタがある。 PDP-8と同様に、カレント+ゼロページのアドレス指定が中心となっていた。 スタックレジスタはなかったが、後のEclipseの設計では、この機能のために専用のハードウェアメモリアドレスが使用されるようになった。
Novaの初期のモデルは、1個の 74181 ビットスライス ALUを使用して、4ビットパケットで数値をシリアルに処理していた。 導入から1年後、この設計は改良され、4つの74181を使用した16ビット並列演算ユニットを含むように改良され、この設計は SuperNova と呼ばれるようになった。 システムの将来バージョンでは、スタックユニットとハードウェア乗算/除算が追加された。
Nova 4 / Eclipse S/140 は、4つの AMD 2901 ビットスライスALUをベースにしており、 リード・オンリー・メモリー (ROM) に マイクロコードを搭載し、磁気コアメモリを搭載せず、DRAMメインメモリのみで設計された最初のNovaであった。
データゼネラルNova 技術的な説明
最初のモデルは、8K語の磁気コアメモリがオプションとして用意されていたが、これは実質的に誰もが購入しなければならなもので、システムコストは最大7,995ドルになった。
このコアメモリ基板は、4つのバンクを4つのグループに分けて平面的に構成されており、各バンクは64 x 64マトリクスで2セットのコアが搭載されていた。したがって、64 x 64 = 4096ビット/セット、x 2セットで8,192ビット、x 4バンクで32,768ビット、x 4グループで合計131,072ビットとなり、これを16ビットのマシン語サイズで割ると8,192ワードのメモリを与える。
データゼネラルNova 技術的な説明
この8K語メモリ基板のコアは、中央に配置された幅5.25インチ、高さ6.125インチの「ボード・オン・ア・ボード」を占め、保護板で覆われていた。 このコアは、必要なサポートドライバーの読み取り/書き込み/書き換え回路に囲まれていた。 すべてのコアと対応するサポート電子機器は、単一の標準的な15 x 15-インチ (380 mm)  の基板に収まっている。このようなコアRAMは、1つの外部拡張ボックスで最大32Kまでサポートできる。 当時、 半導体 ROMはすでに入手可能であり、RAMなしシステム（つまりROMのみを搭載したシステム）は多くの産業現場で人気を博した。 初代Novaは約200 kHzで動作していたが、SuperNova は特殊な半導体メインメモリを使用した場合、最大3MHzで動作するように設計されていた。
バックプレーンとI/O信号が標準化されているため、シンプルで効率的なI/O設計となっており、プログラムされたI/OやデータチャネルデバイスをNovaに接続する際には、競合するマシンと比較してシンプルなものとなっている。 Novaバックプレーンにはワイヤーラップピンがあり、専用のI/Oバス構造に加えて、標準外のコネクタやその他の特殊な用途にも使用できた。
データゼネラルNova 技術的な説明
命令フォーマットは、大きく分けて以下の3つの機能に分類される。1）レジスタ間操作、2）メモリ参照、3）入力/出力。 各命令は1語で構成されていた。 レジスタ間操作はRISCに近いビット効率で、レジスタデータを操作する命令は、テストやシフトを実行し、結果の破棄も可能であった。 ハードウェアのオプションとして、整数乗算除算ユニット、 浮動小数点ユニット （単精度および倍精度）、メモリ管理などがあった 。
初期のNovaには、 パンチテープの BASICインタプリタが付属していた。 製品が成長するにつれ、データゼネラルはNovaコンピュータ用に多くの言語を開発し、一貫したオペレーティングシステムの下で動作するようになった。 FORTRAN IV 、 ALGOL 、拡張BASIC、データゼネラルBusiness Basic、Interactive COBOL 、およびいくつかのアセンブラがデータゼネラルから提供された。 サードパーティのベンダーやユーザーコミュニティは、 Forth 、 Lisp 、 BCPL 、 C 、 ALGOL 、およびCOBOLとBASICの他の独自バージョンで製品を拡張した。
データゼネラルNova 技術的な説明
以下に実装されている機械語命令は、Novaシリーズのすべてのプロセッサで共通に実装されているものである。 機種によっては追加の命令が実装されていることが多く、オプションのハードウェアによって提供されている命令もある。
すべての算術命令はアキュムレータ間で動作する。 2つのオペランドを必要とする演算では、1つはソース・アキュムレータから、もう1つはディスティネーション・アキュムレータから取り出され、結果はディスティネーション・アキュムレータに格納された。 単一オペランド演算では、オペランドはソース・レジスタから取り出され、結果はデスティネーション・レジスタに置き換わった。 すべての単一オペランド演算では、ソース・アキュムレータとディスティネーション・アキュムレータが同じであることは許容され、演算は期待どおりに機能した。
すべての算術命令には「ノーロード(no-load)」ビットが含まれており、これがセットされると、結果がディスティネーション・レジスタに転送されるのを抑制した。これは、ディスティネーション・レジスタの既存の内容を失うことなくテストを実行するために、テストオプションと組み合わせて使用された。 アセンブリ言語では、オペコードに '＃' を追加すると、ノーロード・ビットが設定される。
データゼネラルNova 技術的な説明
CPUには、キャリービットと呼ばれる1ビットレジスタがあり、このレジスタは、算術演算の後に最上位ビットのキャリーアウト(桁あふれ)を格納する。 キャリービットは、命令内の2ビットフィールドを使用して演算を実行する前に、必要な値に設定することができる。 ビットは、命令を実行する前にセット、クリア、または補完することができる。 アセンブリ言語では、これらのオプションは、オペコードに文字を追加することによって指定される。 'O' - キャリービットをセット、'Z' - キャリービットをクリア、'C' - キャリービットを補完、何もなし - キャリービットをそのままにする。 ノーロード・ビットも指定された場合、指定したキャリー値が計算に使用されるが、実際のキャリーレジスタは変更されない。
データゼネラルNova 技術的な説明
すべての算術命令には、シフトオプションを指定するために使用できる2ビットのフィールドが含まれており、これは結果がディスティネーション・レジスタにロードされる前に適用される。 1ビットの左または右シフトを指定したり、結果の2バイトを入れ替えたりすることができる。 シフトは17ビットの循環で、キャリービットは最上位ビットの「左側」にある。 言い換えれば、左シフトが実行されると、結果の最上位ビットがキャリービットにシフトされ、キャリービットの以前の内容が結果の最下位ビットにシフトされる。 バイトスワップはキャリービットに影響を与えない。 アセンブリ言語では、これらのオプションは、オペコードに文字を追加することによって指定された。 'L' - 左シフト、 'R' - 右シフト、 'S' - バイトスワップ、何もなし - シフトまたはスワップを実行しない。
すべての算術命令には、演算の結果に適用されるテストを指定できる3ビットのフィールドが含まれていた。 テストが真と評価された場合、次の命令はスキップされる。 アセンブリ言語では、テストオプションは命令の第3オペランドとして指定される。 利用可能なテストは次のとおりである:
実際の算術命令は次のようなものである:
すべてのオプションを利用した算術命令の例は次のとおり:
ADDZR＃ 0,2,SNC
データゼネラルNova 技術的な説明
これは次のようにデコードされている。キャリービットをクリアし、 AC2（アキュムレータ2）の内容をAC0 に追加し、結果を1ビット右に循環シフトし、結果をテストしてキャリービットが設定されているかどうかを確認し、設定されている場合は次の命令をスキップする。 テストを実行した後、結果を破棄する。 実際には、これは2つの数値を加算し、結果が奇数か偶数かをテストする。
Nova命令セットには、メモリの内容をアキュムレータに転送する命令とその逆の命令のペア、2つの制御転送命令、およびメモリ・ロケーションの内容をテストする2つの命令が含まれている。 すべてのメモリ参照命令には、8ビットのアドレス・フィールドと、メモリ・アドレッシングのモードを指定する2ビットのフィールドが含まれていた。 4つのモードは次のとおりである:
データゼネラルNova 技術的な説明
明らかに、Mode 0は、8ビットのアドレス・フィールドがあるため、最初の256メモリ語だけをアドレス指定できた。 メモリのこの部分は「ページ・ゼロ」と呼ばれていた。 ページ・ゼロのメモリ・ワードは、利用可能な数が少ないため、Novaのアセンブリ言語プログラマにとって貴重なものと考えられていた。ページ・ゼロの場所だけが、インデックスレジスタとして使用するためにアキュムレータ2や3を縛る必要のあるインデックスアドレスに頼ることなく、プログラムのどこからでもアドレスを指定することができた。アセンブリ言語では、".ZREL" ディレクティブにより、アセンブラはそれに続く命令とデータ語をページ・ゼロに配置し、".NREL" ディレクティブにより、それに続く命令とデータ語を「通常の」メモリに配置した。後のNovaモデルでは、アドレス・フィールドを拡張した命令が追加され、この問題を克服した(性能的にはペナルティがある)。
データゼネラルNova 技術的な説明
アセンブラは、Mode 1の相対オフセットを自動的に計算するが、ソースに明示的に書き込むことも可能であった。 メモリ参照命令が .NREL 空間のメモリアドレスを参照しているがモード指定子がない場合、Mode 1が想定され、アセンブラは現在の命令と参照されている位置との間のオフセットを計算し、これを命令のアドレス・フィールドに配置した（結果として得られる値が8ビットフィールドに収まる場合）。
2つのロードおよびストア命令は次のとおりである:
これらの命令には両方とも「間接(indirect)」ビットが含まれていた。 このビットがセットされている場合（アセンブリ言語ではオペコードに '@'を追加することで行われる）、ターゲット・アドレスの内容はメモリ・アドレスそのものであると仮定され、ロードまたはストアを行うためにそのアドレスが参照される。
2つの制御転送命令は次のとおりである:
データゼネラルNova 技術的な説明
ロードおよびストア命令と同様に、ジャンプ命令には間接ビットが含まれており、同様にアセンブリでは '@' 文字で指定されている。 間接ジャンプの場合、プロセッサはジャンプ先の内容を取得し、その値をジャンプ先のメモリアドレスとして使用する。 ただし、ロードおよびストア命令とは異なり、間接アドレスに最上位ビットがセットされている場合は、さらに1サイクルの間接ジャンプが実行される。 Nova 3より前のNovaシリーズプロセッサでは、間接アドレスの回数に制限はなかった。自分自身を参照する間接アドレスは、命令が完了することなく、無限に間接アドレッシングループが発生する。 (この状態では、フロントパネルのSTOPスイッチを押しても何もしないので、ユーザにとっては不安になるかもしれなかった。ループを解除するには、機械をリセットする必要があった。)
2つのメモリテスト命令は次のとおりである:
データゼネラルNova 技術的な説明
ロードおよびストア命令の場合と同様に、1レベルの間接アドレス指定を実行する間接ビットがあった。 これらの命令は、磁気コアメモリを搭載したNovaでは、メモリ基板自体の内で命令が実行されるという点で奇妙なものだった。 当時のメモリ基板には、磁気コアメモリに内在する破壊的な読み出し問題を解決するための「ライトバック」回路が搭載されていた。 しかし、ライトバック機構には、ミニ演算ユニットも含まれており、これはプロセッサがいくつかの目的で使用していた。 ISZ命令とDSZ命令では、読み取られたメモリ位置からライトバックが行われるまでの間にインクリメントまたはデクリメントが行われ、CPUは単に結果がゼロか非ゼロかの通知を待つだけであった。 これらの命令は、アキュムレータを拘束することなくメモリ位置をループカウンタとして使用できるため便利であったが、同等の算術命令よりも処理速度が遅くなった。
メモリ参照命令の例：
LDA 1,COUNT
COUNTというラベルのメモリ・ロケーションの内容をアキュムレータ1に転送する。 COUNTが .NREL 空間にあると仮定すると、この命令は次のようになる: LDA 1,1,(COUNT-(.+1))
ここで、'.' はLDA命令の位置を表す。
JSR@ 0,17
データゼネラルNova 技術的な説明
ページ・ゼロ空間のロケーション17の内容で指定されたメモリアドレスに間接的にジャンプし、リターンアドレスをアキュムレータ3に格納する。 これは、初期のNovaモデルでRDOSシステムコールを行うための標準的な方法で、アセンブリ言語のニーモニック ".SYSTM" はこれに変換される。
JMP 0,3
アキュムレータ3にアドレスが格納されているメモリ位置にジャンプする。 JSR命令はリターンアドレスをアキュムレーター3に残しているので、これは関数やサブルーチン呼び出しから戻るための一般的な方法であった。
STA 0,3,-1
アキュムレータ0の内容を、アキュムレータ3に含まれるアドレスより1つ少ない位置に格納する。
DSZ COUNT
COUNTというラベルの場所の値をデクリメントし、結果がゼロの場合は次の命令をスキップする。上記の場合と同様に、COUNTが .NREL 空間にあると仮定すると以下のようになる: DSZ 1,(COUNT-(.+1))
データゼネラルNova 技術的な説明
Novaは、I/Oデバイスとのインターフェースのためのチャネル化モデルを実装した。 このモデルでは、各I/Oデバイスは、"Busy" および "Done" と呼ばれる2つのフラグと、A, B, Cと呼ばれる3つのデータと制御レジスタを実装することが期待されていた。 I/O命令は、レジスタを読み書きし、"start", "clear", "pulse" と呼ばれる3つの信号のうちの1つをデバイスに送信するために利用可能である。一般的に start 信号を送ると、A/B/Cレジスタに値をロードすることで設定されたI/O動作が開始される。clear 信号はI/O動作を停止し、発生した割り込みをクリアする。pulse 信号は、ディスクドライブのシーク操作など、複雑なサブシステムの付帯操作を開始するために使用された。ポーリングされたデバイスは通常、デバイスとAレジスタの間で直接データを移動した。 DMAデバイスは一般的に、メモリアドレスを指定するためにAレジスタを使用し、転送するワード数を指定するためにBレジスタを使用し、制御フラグをセットするためにCレジスタを使用していた。 チャネル63はCPU自体を参照し、さまざまな特殊機能に使用された。
データゼネラルNova 技術的な説明
各I/O命令には、6ビットのチャネル番号フィールド、どのレジスタを読み書きするかを指定する4ビット、どの信号を送信するかを指定する2ビットのフィールドが含まれた。 アセンブリ言語では、信号はオペコードに文字を追加することによって指定された。'S' は start、'C' は clear、'P' は pluse 、信号がない場合は何も指定しない。 オペコードは次のとおりである:
さらに、デバイスの状態をテストするための4つの命令が用意されていた:
デバイスを起動すると、Busyフラグが設定される。 要求された操作が完了すると、従来はデバイスは Busyフラグをクリアして Doneフラグを設定していたが、ほとんどのデバイスでは、割り込み要求メカニズムが Doneフラグに接続されていたため、Doneフラグを設定すると割り込みが発生する（割り込みが有効でデバイスがマスクされていない場合）。
これらの命令は、さまざまなCPU制御およびステータス機能を実行した。 これらの命令はすべて、実際にはCPUの自己参照I/Oチャネルであるチャネル63のI/O命令の略記ニーモニックであった。
データゼネラルNova 技術的な説明
ハードウェアの観点から見ると、割り込み機構は比較的単純であったが、現在のCPUアーキテクチャに比べると柔軟性に欠けるものであった。 バックプレーンは、1本の割り込み要求ラインをサポートしており、割り込み要求が可能なデバイスはすべてこのラインに接続されていた。 デバイスが割り込みを要求する必要がある場合は、デバイスはこのラインを立ち上げた。 CPUは、現在の命令を完了するとすぐに割り込みを実行する。 上記のように、デバイスが割り込みを要求した場合は"done"のI/Oフラグを立てることになっており、CPUがそのデバイスのチャネルでI/Oクリア命令を実行すると、デバイスは割り込み要求をクリアすることになっていた。
データゼネラルNova 技術的な説明
CPUは、オペレーティングシステムが割り込みサービスルーチンのアドレスをメモリアドレス1に格納することを期待していた。 デバイスが割り込みを行うと、CPUはアドレス1を介して間接的にジャンプし、戻りアドレスをメモリアドレス0に配置して、それ以上の割り込みを無効にした。 次に、割り込みハンドラはINTA命令を実行して、割り込みデバイスのチャネル番号を検出する。 これはバックプレーン上の「アクノリッジ」信号を立ち上げることで動作する。 アクノリッジ信号は、バックプレーン上でデイジーチェーン形式で配線されており、バス上の各基板をループしている。 割り込みを要求するデバイスは、アクノリッジ信号がバスへ伝播するのをブロックして、2つ以上のデバイスが同時に保留中の割り込みを持っていた場合、最初のデバイスだけがアクノリッジ信号を受け取ることができるようにする必要がある。 そのデバイスは、そのチャネル番号をバス上のデータラインに設定することで応答する。 つまり、同時割り込み要求があった場合は、カードケージ内のCPUに物理的に最も近いデバイスが優先されることになる。
データゼネラルNova 技術的な説明
割り込みが処理され、サービスルーチンがデバイスにI/Oクリアを送信した後、割り込みを有効にし、メモリアドレス0を介して間接ジャンプして戻ることで、通常の処理を再開した。 リターンジャンプの直前に保留中の割り込みが発生しないように（リターンアドレスが上書きされてしまう）、INTEN命令には1命令サイクルの遅延があった。 これを実行すると、JMP@0命令であるはずの次の命令が実行されるまで割り込みが有効にならなかった。
次に、オペレーティングシステムの割り込みサービスルーチンは、通常、受信したチャネル番号を使用してインデックス・ジャンプを実行し、そのデバイスの特定の割り込み処理ルーチンにジャンプする。 特にCPUの電源障害検出回路のように、INTA命令に反応しないデバイスもあった。 INTAがゼロの結果を返した場合、割り込みサービスルーチンは、どのデバイスが割り込みを行ったかを確認するためにSKPDZ / SKPDN命令を使用してINTAに応答しないデバイスをすべてポーリングしなければならなかった。
データゼネラルNova 技術的な説明
オペレーティングシステムは、MSKO命令を使用して割り込みマスクを設定することで、割り込みの順序をある程度管理することができる。 これは、ある特定の時間にどのデバイスが割り込みを許可されているかをオペレーティングシステムが判断できるようにするためのものである。 この命令が発行されると、バックプレーン上のすべてのデバイスに16ビットの割り込みマスクが送信された。 マスクが実際に何を意味するかを決定するのはデバイス次第であった。慣例により、マスクアウトされたデバイスは割り込みラインを立ち上げてはいけないとされていたが、CPUはこれを強制する手段を持っていなかった。 マスク可能なデバイスの多くは、基板上のジャンパーでマスクビットを選択できるようになっていた。 マスクを完全に無視するデバイスもあった。
データゼネラルNova アセンブリ言語の例
これは、Novaアセンブリ言語による最小限のプログラミング例である。 RDOSで実行するように設計されており、コンソールに "Hello, world." という文字列を出力する。
Novaの基本モデルには、価格競争力を維持するためにハードウェアの乗算/除算機能が内蔵されていなかった。 次のルーチンは、2つの16ビット語を乗算して 16ビット語の結果を生成する（オーバーフローは無視される）。 これは、ALU 命令の shift および test（スキップ）を組み合わせて使用していることを示している。 このルーチンが jsr によって呼び出された場合、AC3はリターン・アドレスを保持していることに注意すること。 これはリターン命令 jmp 0,3 によって使用される。 アキュムレータをクリアする慣用的な方法は sub 0,0 である。 他の単一命令は、有用な定数の特定のセット（たとえば、-2、-1、または+1）をロードするように配置することができる。
データゼネラルNova アセンブリ言語の例
次のルーチンは、16桁の2進数としてAC1の値をRDOSコンソールに出力する。 これは、Nova命令セットのさらなる奇抜さを明らかにしている。 たとえば、任意の「即時」値("immediate value")をアキュムレータにロードする命令はない（ただし、メモリ参照命令はそのような値をエンコードして実効アドレスを形成する）。 アキュムレータは一般に、初期化されたメモリ位置（例： n16 ）からロードしなければならない。 PDP-11などの他の最新のマシンや、事実上のすべての最新アーキテクチャでは、即時ロードが可能であるが、 ARMなどの多くのマシンでは、即時ロードできる値の範囲が制限されている。
RDOSの .systm 呼び出しマクロは jsr を実装しているため、AC3は .pchar 関数の戻りアドレスで上書きされる。 したがって、この関数の呼び出し元の戻りアドレスを保持するための一時的な場所が必要になる。 再帰的なルーチンや再入可能なルーチンの場合は、スタック、利用可能な場合はハードウェア、利用できない場合はソフトウェアを代わりに使用しなければならない。 リターン命令は jmp @ retrn となり、Novaの間接アドレッシングモードを利用してリターンPCをロードする。
末尾の定数定義では、2つのアセンブラ機能を示している。アセンブラの基数はデフォルトで8進数 （ 20 = 10進数の16）で、文字定数は "0" などのようにエンコードすることができる 。
データゼネラルNova 事実
モントリオールのカナダ放送協会では、1980年代後半までチャンネル再生の自動化にNova 1200を使用していた。 その後、改装されたNova 4ユニットに置き換えられ、1990年代半ばまで使用されていた。
沙州路
沙州路（さしゅうろ）は、中国にかつて存在した路。モンゴル帝国および大元ウルスの時代に現在の甘粛省敦煌市一帯に設置された。
チンギス・カンによる西夏国征服後にジョチ家のバトゥに与えられており、平陽路とともに初期ジョチ・ウルスの投下領であった。13世紀後半にカイドゥの乱によって大元ウルスとジョチ・ウルスの交流が途絶えると、チャガタイ系ブヤン・ダシュを始祖とする西寧王家の拠点となり、西寧王家による沙州支配が明代初期まで続いた。
沙州路 歴史
唐代の沙州を前身とする。唐代以後、沙州は長らく西夏国の領土であったが、1227年のチンギス・カンによる西夏国征服によってモンゴル帝国の領土となった。同年、西夏国の領土の内、沙州が長男ジョチ家のバトゥに、山丹が次男チャガタイに、西涼が三男オゴデイに、それぞれチンギス・カンによって分封された。ジョチ・チャガタイ・オゴデイ（西道諸王と総称される）にはこれ以前からモンゴル高原西部一帯、山西地方（平陽路・太原路・西京路）の領民（アイマグ＝投下）が均等に分配されており、沙州・山丹・西涼の分配もこれらと同様に「各王家均等」の原則に則って分割相続された領土であった。
1277年（至元14年）には州とされ、1280年（至元17年）には沙州路総管府に昇格された。一方、この頃西方ではカイドゥによる中央アジア制覇が進んだため、ハミル〜甘粛西部一帯には多数のチャガタイ系王族がクビライを頼って亡命し、ハミルを拠点とするチュベイを中心とした緩やかなまとまり（チュベイ・ウルス）を形成していた。その内、沙州にはチュベイの息子の一人ブヤン・ダシュが入り、以後沙州はブヤン・ダシュ家によって統治されるようになった。
朱元璋による明朝の建国後、沙州には沙州衛が設置されたが、実際にはブヤン・ダシュの末裔のエルケシリによる支配が続いていた。
コーヒー残渣様吐血
コーヒー残渣様吐血（コーヒーざんさようとけつ）とは、吐血症状の一つ。
コーヒー残渣様吐血 概要
口から血液を排出する場合を吐血というが、特に排出された血液が胃酸により黒褐色（いわゆるコーヒー残渣様）になったものをいう。コーヒー残渣様吐血では、コーヒーの出がらしに似た黒褐色で顆粒状の吐物が見られる。この吐物は、上部消化管からの緩やかな出血やすでに止血した血液に由来し、その血液中のヘモグロビンが、胃酸によって褐色のヘマチンに変化したものとされる。
コーヒー残渣様吐血 原因
コーヒー残渣様吐血の原因は、急性胃炎や胃潰瘍、十二指腸潰瘍と疑われる。
コーヒー残渣様吐血 対処
コーヒー残渣様吐血を含む吐血については、できるだけ早く医師の診断を受け、検査や処置をしてもらう必要がある。
山丹州
山丹州（さんたんしゅう）は、中国にかつて存在した州。モンゴル帝国および大元ウルスの時代に現在の甘粛省山丹県一帯に設置された。
チンギス・カンによる西夏国征服後に次男のチャガタイに与えられており、太原路とともに初期チャガタイ・ウルスの投下領であった。
山丹州 歴史
唐代の刪丹県を前身とする。唐代以後、山丹（刪丹）は長らく西夏国の領土であったが、1227年のチンギス・カンによる西夏国征服によってモンゴル帝国の領土となった。同年、西夏国の領土の内、沙州が長男ジョチ家のバトゥに、山丹が次男チャガタイに、西涼が三男オゴデイに、それぞれチンギス・カンによって分封された。ジョチ・チャガタイ・オゴデイ（西道諸王と総称される）にはこれ以前からモンゴル高原西部一帯、山西地方（平陽路・太原路・西京路）の領民（アイマグ＝投下）が均等に分配されており、沙州・山丹・西涼の分配もこれらと同様に「各王家均等」の原則に則って分割相続された領土であった。チャガタイは1228年に山丹の管理者としてアンチュルを任命し、アンチュルは山丹からチャガタイ・ウルス本拠地のイリ渓谷に至る駅伝（ジャムチ）を整備した。
山丹州 歴史
1259年に第4代皇帝モンケが急死すると弟のクビライとアリクブケとの間で帝位継承戦争が勃発したが、この時クビライ即位を支持した数少ないチャガタイ系王族がアビシュカ、アジキの兄弟であった。アビシュカはアリクブケ派によって殺されてしまったが、クビライは生き残ったアジキを対中央アジア方面の司令官に抜擢し、アジキは1269年（至元6年）に始祖チャガタイ以来の領地である山丹城を本拠地とした。また、この時に従来の「刪丹」という表記を「山丹」に改めている。
朱元璋による明朝の建国後、山丹州には山丹衛が設置された。
ワイナエンターテインメント
株式会社ワイナエンターテインメント（ワイナエンタテインメント、英:  Y-NA ENTERTAINMINT）は、東京都港区に事務所を構える日本のエンターテイメント株式会社。
ワイナエンターテインメント 概要
2019年10月に2020年2月2日からMnet Japanなどで放送されている日本のサバイバルオーディション番組「 G-EGG」の運営会社として設立された。
ゴードン・グレンジャー
ゴードン・グレンジャー（英語: Gordon Granger）（1821年11月6日 - 1876年1月10日）は、職業軍人のアメリカ陸軍士官で、南北戦争の際に北部合衆国軍将軍であった人物である。チカマウガの戦いで功績を挙げた。
ゴードン・グレンジャー 若年期
1821年にニューヨーク州ウェイン郡ジョイで、ガイアス・グレンジャーとキャサリン・テイラーの間に生まれた。1845年にアメリカ陸軍士官学校を卒業し、席次は41名のクラス中35位であった。名誉進級により少尉に任命され、ミシガン州デトロイト駐留の第2歩兵連隊に配属された。1846年に、新設されたミズーリ州ジェファーソン兵舎駐留の騎馬ライフル銃兵連隊へ移った。
ゴードン・グレンジャー 米墨戦争
米墨戦争の間、ウィンフィールド・スコットの部隊に配属。ベラ・クルス包囲戦、セルロ・ゴードの戦い、コントレラスの戦い、チュルブスコの戦い、メキシコ・シティの戦いに参加した。勇敢な行為に対して2度の賞を受け、1847年5月には少尉として常備の任命を受けた。戦後はオレゴンやテキサスなどの西部開拓地帯で務めた。1853年に中尉となった。
ゴードン・グレンジャー 南北戦争
南北戦争が開始時には、病気休暇中であった。オハイオ州でジョージ・B・マクレラン将軍付きの幕僚に一時的に任命された。回復した後で騎馬ライフル銃兵連隊へと復帰し、そこで1861年5月に大尉へ昇進。サミュエル・D・スタージス将軍の副官としてダグ・スプリングスの戦いに加わり、ナサニエル・ライアン将軍付きの参謀将校として務めながら、ミズーリ州で1861年8月のウィルソンズ・クリークにおける合衆国軍の敗北を見届けた。ウィルソンズ・クリークにおける勇敢な行為で賞を受け、名誉進級による少佐となり、セント・ルイス兵器庫の司令官とされた。
1861年11月、アメリカ義勇軍における大佐となり、セント・ルイスのベントン兵舎に在する第2ミシガン騎馬兵連隊の指揮を受領した。北部合衆国軍の従軍者の一人は、その回想録で「軍務における偉才はすぐに、多数の厳しい教練によって義勇軍士官や当の連隊員の前に明らかにされた。彼はその者たちを、3か月の期間内に完全な常備軍の水準にまで引き上げた」とし、「荒々しい外面の人物でありながらも、あらゆる社会的地位より到来したぎこちない者たちの集まりから、よく統制が取れた兵士の一団を創り出すためのあらゆる細目へ厳密に注意を払うことで、配下連隊の尊敬を得ることに成功していた」と記している。
ゴードン・グレンジャー 南北戦争
1862年2月、ジョン・ポープ将軍の命令で第2ミシガン連隊はセント・ルイスから、ポープがミズーリ州ニュー・マドリッドへ進撃するために2万名近くの北部合衆国軍を集結させていたミズーリ州コマースへと進んだ。第2・第3ミシガン騎馬兵連隊で構成された第3騎馬兵旅団の指揮を受領した。第7イリノイ騎馬兵連隊が旅団に加わった後に、騎馬兵師団への再編成が行われた。
1862年3月26日、義勇軍の准将へ昇格。ミシシッピ軍の騎馬兵師団をニュー・マドリッドの戦いとコリンスの包囲戦において指揮した。1862年9月17日には義勇軍の少将へ昇格し、ケンタッキー軍の司令官となった。テネシー州中央部で騎馬部隊の作戦を指揮し、その後に指揮権はカンバーランド軍と統合されて、予備軍団となった。
ゴードン・グレンジャー 南北戦争
最も名を馳せたのが、チカマウガの戦いにおいての予備軍団での指揮である。当地で1863年9月20日、戦闘の第2日に、命令を受けないままスノッドグラス丘陵上にいたジョージ・H・トーマスの第14軍団を増強するべく、ジェイムズ・B・スティードマンへ配下の2個旅団を派遣し、トーマスを援護するよう命じた。北部合衆国軍の側面に位置する南部連合軍勢へ反撃を行えるかをトーマスに尋ねられ、グレンジャーは「私の部下は意気揚々で、まさにその任務のための連中です」と答えた。彼らは不慣れな部隊で、登りの突撃を敢行する以外の術を知らなかった。この行動が南部連合軍の攻撃部隊を暗くなるまで何とか食い止めて、北部連邦軍の秩序立った後退を可能とし、こうしてトーマスに「チカマウガの岩」の綽名を得させることに寄与した。戦闘後、「戦闘の物音から判断して、敵は彼（トーマス）を圧迫していると確信し、彼らの協調した攻撃に耐えられないのではないかと心配して、直ちに彼への援護に赴くことを決断した」と記した。
ゴードン・グレンジャー 南北戦争
チカマウガにおけるグレンジャーの効果的な指揮ぶりは、トーマス将軍が指揮するカンバーランド軍配下で新編成の第4軍団の指揮を彼に委ねることになり、そして彼はアメリカ合衆国陸軍において名誉進級による中佐へと昇格した。その指揮下で、第4軍団の部隊は第3次チャタヌーガ会戦において名を挙げた。第4軍団配下の、トーマス・J・ウッドとフィリップ・シェリダンが指揮する2個師団が、ミッショナリー隆起の上に位置する南部連合軍戦線の増強された中央部を攻撃した部隊の一部であった。そこで北部連邦軍は突破を果たし、ブラクストン・ブラッグ将軍指揮下の南部連合軍を後退に追い込んだ。チカマウガ戦の後、テネシー州ノックスヴィルの包囲を解く一翼を担った。このような成功にもかかわらず、彼を嫌っていたユリシーズ・S・グラント将軍を含む上官連に対する遠慮や愛想のなさは、アメリカ南北戦争における東部戦線で、さらなる高位の指揮権を得ることを阻んだ。彼はエドワード・R・S・キャンビー将軍の指揮下にあるメキシコ湾軍管区へと派遣され、メキシコ湾でデイヴィッド・ファラガット海軍少将が指揮する海上作戦に陸上からの支援を行う1個師団を指揮した。モービル湾の戦いで、北部合衆国の洋上作戦に呼応してゲインズ要塞とモーガン要塞の双方を奪取した地上部隊を率いた。アラバマ州モービルの陥落に繋がったブレイクリー要塞の戦いに際しては、グレンジャーは第13軍団を指揮した。
ゴードン・グレンジャー 戦後
戦争が終結すると、テキサス軍管区の司令を任された。1865年6月19日にガルベストン市で、任務における最初の課題の一つが、テキサスの人々へグレンジャーの「一般命令第3号」を読み上げることであり、その切り出しは以下のようであった。
合衆国大統領からの布告により、あらゆる奴隷は自由であると、テキサスの人民に告知する。対人権と財産権について、以前の主人と奴隷の間における完全なる対等性を伴うものであり、彼らの間にこれまでに存在する関係は、雇用者と被雇用労働者の間におけるものとなる。
これが解放奴隷による歓喜の表現を導き出し、テキサスにおける奴隷制の廃止を記念する、年毎のジューンティーンス祝典の始まりとなった。
義勇軍の任務から除隊した後、陸軍に留まった。1866年7月、大佐として再編成された第25歩兵連隊へ任命を受けた。1870年12月15日、彼は第15歩兵連隊の大佐として再び任命を受けた。1871年4月29日から1873年6月1日まで、ニュー・メキシコ軍管区の司令を担った。1875年10月31日まで、病気休暇の許可を得た。次いで再びニュー・メキシコ軍管区の司令を、1875年10月31から1876年1月10日まで執った。
1876年1月10日、ニュー・メキシコ軍管区の司令官として務めていたニュー・メキシコ州サンタ・フェにおいて死去。ケンタッキー州のレキシントン墓地に葬られた。
ゴードン・グレンジャー 参考資料
Eicher, John H. (2001) (英語). Civil War High Commands. Stanford, California: Stanford University Press. ISBN 0-8047-3641-3. https://books.google.com/books?id=Fs0Ajlnjl6AC&lpg=PP1&dq=Civil%20War%20High%20Commands&pg=PP1#v=onepage&q&f=false
Conner, Robert C. (2013) (英語). General Gordon Granger: The Savior of Chickamauga and the Man Behind 'Juneteenth'. Philadelphia: Casemate. ISBN 978-1-61200-185-2. https://books.google.com/books/about/General_Gordon_Granger.html?id=Hp_UAgAAQBAJ
中嶋長文
中嶋 長文（なかじま おさふみ、1938年12月15日 -  ）は、日本の中国文学者、魯迅研究者。元神戸市外国語大学教授。
通称山太郎。室号は木旗騒堂で、後に木旗闃堂と改める。
中嶋長文 経歴
奈良県高市郡真菅村（現・橿原市）に生まれる。
1967年に京都大学文学部を卒業した。卒業後は大学教員となり、初め京都産業大学を経て滋賀大学に、1985年に神戸市外国語大学に転任、2004年3月退職するまで18年間勤務した。退任時には神戸市外国語大学の名誉教授号授与を固辞した。
2017年、京都大学教授の平田昌司によって、「一般財団法人橋本循記念会 平成二八年度 中国伝統文化に関する調査・研究助成」を得て、「『古小説鈎沈』校本」が「中島長文 校、伊藤令子 補正」として再発行された。
中嶋長文 妻の著作にまつわること
妻の中島みどりも中国文学者だったが、2001年初春に急逝。その10年後に発行された遺稿『頃筐集―中国文学論集』（けいきょうしゅう）、2011年 朋友書店 ISBN 978-4892811265）に未収録の遺稿を編集し、2016年に『匪石 中島みどり遺稿』をともに所属した学術系同人誌『飇風』から発行した。
クレイジー・ママ
「クレイジー・ママ」（原題 : Mama Weer All Crazee Now）は、スレイドの楽曲である。1972年8月にアルバム『スレイド?』からの先行シングルとして発売された。作詞作曲はノディ・ホルダーとジム・リーで、プロデューサーはチャス・チャンドラー。
1975年にキッスが発売した「ロックンロール・オールナイト」は、本作にインスパイアされて制作された楽曲で、ジーン・シモンズは「『ロックンロール・オールナイト』は、スレイドの『クレイジー・ママ』の"私生児"なんだよ（“Rock and Roll all Nite‘ is a direct bastard child of Slade's ‘Mama Weer All Crazee Now’.”）」と語っている。
なお、原題が「Mama Weer All Crazee Now」とスペルを間違っているが、これは意図的なもの。
クレイジー・ママ 背景
「クレイジー・ママ」は、リーが単独で完成させた初の楽曲だった。ホルダーはロンドンのウェンブリー・アリーナでのライブ終了後に、壊された観客席を見て「今夜は誰もが狂っていたに違いない」と感じたことを思い出し、そこから歌詞の着想を得た。なお、本作の当初のタイトルは「My My We're All Crazy Now」であったが、プロデューサーのチャス・チャンドラーの前で演奏した際に、チャンドラーが「Mama Weer All Crazee Now」と聞き違え、ホルダーとリーがこちらの方がタイトルに相応しいと考えたことから変更された。
1984年の『レコード・ミラー』誌のインタビューで、リーは本作と「カモン!!」について、「1972年にチャック・ベリーのライブを見に行ったら、観客全員が彼の歌を歌っていて、それがとても素晴らしく思えたんだ。それで「観客のことを歌にするのはどうだろうか」と思って、僕らは『カモン!!』と『クレイジー・ママ』を書いた。」と語っている。1986年のファンクラブのインタビューで、デイヴ・ヒルは「この曲は観客とバンドの間で起こったことに基づいている。」と語っている。
クレイジー・ママ 背景
本作は、1972年8月にアルバム『スレイド?』からの先行シングルとして発売され、アイルランドシングルチャートと全英シングルチャートで最高位1位を獲得した。バンドとチャンドラーはビートルズの『ゲット・バック』（1969年）以来となる初登場1位を狙っていたが、レーベル側は実現できるはずがないと考えていた。その後、シングルがチャートで初登場2位を獲得したことにより、レーベル側は考えを改め、1973年に発売された『カモン!!』においては発売前よりラジオ番組などで放送し、購入を促すという戦略がとられた。
クレイジー・ママ リリース
本作は、イギリス、アイルランド、ヨーロッパ全土、スカンディナヴィア、ユーゴスラビア、イスラエル、カナダ、南アフリカ、オーストラリア、ニュージーランド、アルゼンチン、ブラジル、日本などの国でポリドール・レコードから7インチシングルとして発売された。
B面には「スピークス・イヴィル」が収録され、2007年に発売されたコンピレーション・アルバム『B-Sides』にも収録された。なお、アルゼンチンで発売されたシングルのB面には「恋のバック・ホーム」が収録された。
クレイジー・ママ プロモーション
本作のミュージック・ビデオは制作されていない。
イギリスでは音楽番組『トップ・オブ・ザ・ポップス』、ドイツでは『Disco』や『Musikladen』、オランダでは『TopPop』で披露された。その後1977年にシングル『ジプシー・ロードホッグ』のプロモーションで出演した『Supersonic』、1981年にシングル『ウィール・ブリング・ザ・ハウス・ダウン』のプロモーションで出演した『Moondogs』でも披露された。
半田市立雁宿小学校
半田市立雁宿小学校（はんだしりつ かりやどしょうがっこう）は、愛知県半田市清城町1丁目にある公立小学校。
略称は「雁小（かりしょう）」。
半田市立雁宿小学校 学区
公立中学校の進学先は半田市立半田中学校である。
板橋区立西台中学校
板橋区立西台中学校（いたばしくりつ にしだいちゅうがっこう）は、東京都板橋区高島平に所在する区立中学校。
板橋区立西台中学校 概要
1957年（昭和32年）開校。通称は「西台中」もしくは「西中」。
在籍数は613名(2024年11月)
豊橋市立羽根井小学校
豊橋市立羽根井小学校（とよはししりつ はねいしょうがっこう）は、愛知県豊橋市羽根井本町にある公立小学校。
品田英明
品田 英明（しなだ ひであき、1956年6月12日 - ）は、日本の労働運動家、実業家。味の素労働組合委員長等を経て、味の素AGF代表取締役社長。元日本スープ協会会長。元日本広告審査機構副理事長。