hotchpotch/wikipedia-multilingual-ir-pairs huggingface dataset:
معالجات سبارك 64 معالجات أولتراسبارك IV+
تنتمي هذه المعالجات إلى الجيل الخامس من عائلة أولتراسبارك. تعتمد تصنيف MIMD، و ككل صانعي المعالجات وضعت شركة صن ميكروسيستمز نواتين على قرص من معالج أولتراسبارك IV. إن نواة و.ح.م. في معالجات أولتراسبارك IV ما هي في الحقيقة إلا تعديل على معالجات أولتراسبارك III.
صنعت معالجات أولتراسبارك IV+ بحجم 90 nm، فهي أصغر حجما من معالجات ltraSPARC IV
نجد في المخطط شكل 13 بنية نواة المعالج UltraSPARC IV+ مثبتة على قرص المعالج أولتراسبارك IV.
معالجات سبارك 64 معالجات أولتراسبارك IV+
يتميز المعالج بعدد كبير من الخوابي ذات الأنواع المختلفة كما يظهر في الشكل 13. خابية تخزين المعطيات عبارة عن ذاكرة تجميعية في مجموعات رباعية الممرات 4-way set associative وحجمها 64 KB، كما هناك خابية للجلب وخابية للكتابة حجم كل واحدة منهما 2KB. كل هذه الخوابي من المستوى الأول تعمل بسرعة النصف :عمليات التحميل والتخزين تحتاج لدورتين فقط، كما نلاحظ أن الخابية المسؤولة عن الجلب مستقلة عن خابية المعطيات مما يمكنها أن تقوم بتحميل المعطيات عندما ترى بأن هناك حاجة لذلك. تؤجل خابية الكتابة إلى المستوى L2 وبذلك يمكن أن تهمل كتابة البايتات الفردية حتى يتم إنعاش كافة سطور الخابية. وحدة التعليمات Instruction Issue Unit (IIU) تحوي خابية تعليمات رباعية الممرات حجمها 64KB مع TLB Instruction translation buffer. يمكن مضاعفة حجم خابية التعليمات وذلك بفضل تقنية shrink (الانكماش)بالمقارنة مع معالجات UltraSPARC IIIو UltraSPARC IV
معالجات سبارك 64 معالجات أولتراسبارك IV+
بالإضافة إلى خابية من المستوى L2 ذات حجم 2MB وخابية ثانية من المستوى L3 يمكن وضعها على القرص بينما تضاف خابية حجمها 32MB خارج القرص. تحتوي وحدة التعليمات IIU أيضا على رتل يدعى miss queue الذي يحتفظ بالتعليمات الجاهزة لتنفيذها في وحدة التنفيذ في حال أخفق التنبؤ بالقفز. أما التنبؤ بالقفز فهو ستاتيكي تماما في معالجات UltraSPARC IIIKو يمثل بجدول طوله 16KB في وحدة التعليمات التي تعمل بالتوارد بسبب حجمها.
معالجات سبارك 64 معالجات أولتراسبارك IV+
وحدة تنفيذ عمليات الأعداد الصحيحة IEU تحوي وحدتي جمع ومنطق كما تحوي وحدة قفز. يتم تنفيذ تعليمات الجمع والضرب بالتوارد بينما تنفذ عمليات القسمة عن طريق وحدة حساب خاصة(لم تظهر في المخطط) لا تعمل بالتوارد. قسمت شركة صن ميكروسيستمز سجل عمليات الأعداد الصحيحة إلى قسمين فعالين يدعيان سجلا العمل والبنيان. يتم الوصول إلى المعاملات والنتائج المخزنة في سجل العمل. في حال حصول تعارض ما أدى إلى عدم كتابة النتيجة في سجل العمل تتم كتابة تلك النتيجة بواسطة سجل البنيان. إحدى التحسينات التي أضيفت زيادةً عن معالجات UltraSPARC III هي إضافة Hash indexing لخابية الكتابة، والذي من شأنه رفع معدل إخفاق الكتابة مما يترك كمية بيانات تحتاج إلى تخزين.
تحوي وحدة حساب الفاصلة العائمة FPU وحدتي جمع وضرب تعملان بالتوارد ووحدة خاصة لقسمة الأعداد بالفاصلة العائمة وإيجاد جذرها التربيعي التي تحتاج من 20 إلى 25 دورة.
تحوي FPU على جهاز عتادي للرسم البياني (لم يظهر بالمخطط13) هذا الجهاز يتشارك مع وحدة الجمع والضرب من ناحية التوارد لحسابات عامة تم على 64-bit.من أجل الأقراص التي تردد عملها 1.5GH تصل ذروة أدائها النظرية 3.0 Gflop/s من أجل كل نواة. حسنت وحدة حساب الأعداد العائمة بإضافة جهاز عتادي داعم لمعالجة أخطاء الفاصلة العائمة بمعيار IEEE 754 (هذه الأخطاء ذات كلفة عالية ما لم تتم معالجتها)
كما هو واضح في الشكل 14 وحدة التحكم في الذاكرة متوضعة على قرص كما متحكم الخابية في المستوى L3 (في وحدة التحكم الموجودة في الذاكرة MCU) والخابية في المستوى L3 ،و هذا ينقص من التأخير بين مختلف مستويات الذاكرة. بالإضافة إلى ذلك كلا المتحكمين يتواصلان مع وحدة واجهة النظام system
يتوافر معالج UltraSPARC IV+ في الأسواق منذ منتصف 2005. أشارت شركة صن ميكروسيستمز إلى أنها وضعت كلا من نواتي المعالج على قرص واحد وأنها شغلت على كل من النواتين خيط معالجة بحيث يبصح القرص متعدد خيوظ المعالجة CMT.
معالجات سبارك 64 - معالجات SPARC 64
صنعت شركة فوجيستو المعالج SPARC64 V. من الواضح أن هذا المعالج يجب أن يكون قادرا على تنفيذ جدول تعليمات SPARC64 ولكن بنية المعالج (SPARC64 V) الداخلية تختلف نوعا ما عن المعالج الذي صنعته شركة صن ميكروسيستمز. يوضح المخطط التالي بنية المعالج SPARC64 V الذي صنعته شركة فوجيستو.
معالجات سبارك 64 - معالجات SPARC 64
على الرغم من وجود صفات متطابقة بين المعالجين السابقين المختلفين في الIMPLIMENTATIONS إلا أن هناك بعض الاختلاف في تحقيق بنية المعالجين كما يتوضح بمقارنة المخططين 13 و15.حيث حجم الذاكرة في المستوى L1 والخوابي يصل إلى 128KB أي أكبر بمرتين من SPARC 4+ CORE ،وكلاهما ذاكرتان ثنائيتا الممرات 2-Way set associative.هناك أيضا buffer تعليمات IBF يحوي 48 4-byte تعليمة ويستمر ليغذي السجلات عبر سجل التعليمات عندما تكون هناك حالة إخفاق في الخابية.
There is also an Instruction Buffer (IBF) than contains up to 48 4-byte instructions and continues to feed the registers through the Instruction Word Register when an L1 I-cache miss has occurred. A maximum of four instructions can be scheduled each cycle and find their way via the reservation stations for address generation (RSA),
وحدة تنفيذ عمليات الأعداد الصحيحة ووحدة تنفيذ عمليات أعداد الفاصلة العائمة إلى السجلات.
معالجات سبارك 64 - معالجات SPARC 64
يخدم ملفي السجلات العامين كلا من وحدة توليد العناوين EAG-A AND –B ووحدتي تنفيذ الأعداد الصحيحة EX-A AND –B. وهاتين الوحدتين المذكورتين آخرا ليستا متساويتين: حيث تستطيع EX-A فقط تنفيذ عمليات الضرب والقسمة. هناك أيضا ملفي سجلات للأعداد بالفاصلة العائمة FPR يغذيان وحدتي أعداد الفاصلة العائمة FL-A AND –B. تختلف وحدتي التحكم هاتين عن مقابليهما في المعالج الذي صنعته شركة صن بأنهما قادرتان على تنفيذ
تعليمات fused multiply-add كما في معالجات POWER وItanium. وبذلك يمكن حساب 4 عمليات فاصلة عائمة بالدورة الواحدة على الأكثر. بالإضافة إلى ذلك تؤدي وحدتي FL-A AND –B عمليات إيجاد الجذر التربيعي والقسمة خلافا لمعالجات SPARC4+ التي تحوي وحدات منفصلة للقيان بتلك العمليات. وبسبب طبيعيتيهما التكرارية فإن عمليتي القسمة والجذر التربيعي لا تنفذان بالتوارد. تتم عملية feedBack في ملف السجلات تتم بإنعاش buffers: GUB للسجلات العامة وFUB لسجلات الفاصلة العائمة.
لا يحوي معالج SPARC64 V خابية من المستوى L3 ولكن هناك على القرص يوجد خابية من المستوى L2 حجمها 4MB رباعية الممرات تعتمد طريقة الكتابة أثناء التعديل. علاوة على ذلك وحدة الإدارة في الذاكرة(لم تظهر في) تحوي مجموعات منفصلة من Translation Look aside Buffers (TLB) للتعليمات والمعطيات.تتألف كل مجموعة من 32-entry µTLB and a 1024-entry main.
معالجات سبارك 64 - المعالج رباعي النوى SPARC64 VII
عززت شركتا Fujitsu وصن ميكروسيستمز للأنظمة الصغرية مشروع مزودات SPARC بالمعالجات الجديدة SPARC64 (أخبار العلوم والتكنولوجيا، 23 نوفمبر2009)،وكانت قد أعلنت الشركتان عن المعالج رباعي النوى SPARC64 VII،بالإضافة لذاكرة متحكم محسنة لمزودات SPARC.
يتميز المعالج الجديد SPARC64 VII بأدائه الذي يزيد بنسبة 25% من معالجات الجيل السابق وبوجود الذاكرة الجديدة المحسنة يصبح نظام SPARC المحدث متميزا بأدائه، تثبت هذه النتائج أن نظام SPARC المحدّث مع نظام التشغيل Solaris إنما هو نظام مثالي لدعم التطبيقات ذات المهام الحساسة بما في ذلك مشاريع قواعد البيانات الكبيرة BIDW ،ERP ،وإدارة رؤوس الأموال البشرية (HCM).
تستخدم المخدمات M9000 وM8000مع معالجات SPARCعند التردد 2.88 GHz، بينما تستخدم المخدمات M5000 and M4000 عند التردد 2.53 GHz، وتوفر المعالجات الجديدة مزيدا من الأداء العام للنظام، في حين أن متحكم الذاكرة المحسنة (memory controller) في المخدمات M8000 and M9000 مع نظام SPARC ،وتتميز المعالجات الجديدة بقدرة تشغيل 64 خيط معالجة (Thread) في نفس الوقت.
معالجات سبارك 64 - المعالج رباعي النوى SPARC64 VII
بإضافة المعالج SPARC64 VII، تستمر شركتا Fujitsu وSunفي زيادة سعة الحساب في نظام مخدمات SPARC، بينما تمتد حماية الاستثمارات الطويلة الأمد.إن الأنظمة الحديثة تبرز من المنافسة لأكثر من 15 عاما من التوافق الثنائي وطريقة بنيان المعالج SPARC64 “mix-and-match” ،كما في الافتراضية عن طريق النطاقات" Domains" الديناميكية، وحاويات Solaris(TM).
التجمع الشعبي من أجل التقدم
التجمع الشعبي من أجل التقدمهو حزب سياسي جيبوتي، أسس في 4 مارس 1979، يقع مقره في جيبوتي. وهو أحد الأحزاب الأربعة الممثلة بمجلس النواب في جيبوتي والتي حددها دستور 1992. وهو الحزب الحاكم. ويرأسه إسماعيل عمر جيله.
أبترون
إي إم دي أبترون هو معالج إكس 86 السابق لخادم إي إم دي AMD والمعالج الدقيق لمحطة العمل وكان المعالج الأول الذي دعم بنية مجموعة التعليمات إكس86-64 (المعروفة بشكل عام باسم إكس86-64 أو AMD64).
شكّلت الانطلاقة الحتمية لبنية المعالجات ثنائية النواة dual-core التي تعتمد نظام الحوسبة bit64 أحد ابرز الأحداث التي اطل بها العام 2005 في مجال تصنيع المعالجات، فعلى الرغم من الصعوبات الكثيرة التي منعت من انتشار هذه المعالجات على مستوى الأجهزة المكتبة desktop بشكل واسع، فإن أكبر شركات تصنيع المعالجات مثل Intel وAMD كانت قد عقدت آمال كبيرة على هذه الطريقة لزيادة أداء وفاعلية الأنظمة التي تعتمد المعالج ثنائي النواة. لقد كانت الفكرة وراء المعالجات ثنائية النواة أنه من الناحية الفيزيائية سيكون لدينا معالج واحد متوضع على شريحة نصف ناقلة وحيدة ويقوم بنفس الدور الذي يمكن أن يقوم به معالجان موصولان معاً على نفس المنصة، لكن هذا المعالج سيحتوي في بنيته على نواتان { {Dual-Core، وسيبدو الأمر كما لو أننا نمتلك معالجان متوضعان داخل شكل فيزيائي لمعالج واحد..
أبترون
بنية المعالج ثنائي النواة من AMD:
تعتمد بنية المعالج ثنائي النواة من أدفانسد مايكرو دفايسز على تزويد كل نواة بوحدات تنفيذ مستقلة، وذاكرة سريعة من المستوى الثاني L2 cache بمقدار 1 MBخاصة بكل نواة، وهو أمر بالغ التعقيد حيث سيتوجب على مهندسي الشركة أن يعيروا مزيداً من الانتباه لعملية التنسيق بين هاتين النواتين، بالنسبة لعملية مشاركة الموارد، قامتAMD بتضمين جميع الوحدات الأخرى التي ستؤدي مهام الجسر الشمالي North Bridge في بنية المعالج(الجسر الشمالي مسئول عن نقل المعلومات والاتصال ما بين المعالج والذاكرة وكرت الشاشة)، ويحتوي المعالج على واجهة ثنائية المنفذ من أجل التحكم بطلبات النظام dual-port System Request Interface تؤمن ربط النواتان على شريحة سيليكونية واحدة، والتنسيق بينهما.
أبترون
هناك أيضاً مفتاح متصالب على شكل أنبوب Crossbar Switch سيربط نواتي المعالج مع كل من الموارد المشتركة والموارد التي ستشارك بين النواتين(ممكن أن تصل إلى ثلاث ممرات نقل ومتحكم وحيد بالذاكرة).
وباختصار: فإن معالج AMD ثنائي النواة يحتوي على ذاكرة cache خاصة بكل نواة، لكن بنفس الوقت هو مجهزا بمتحكم واحد فقط بالذاكرة يعمل مع كلا النواتين.
أبترون
المعالجات ثنائية النواة الأولى منAMD تم تصنيعها اعتماداً على تقنية التصنيع 90 نانومتر (65 nm ستطرح قريبا) التي كانت الشركة قد انتقلت إليها خلال الربع الثالث من العام الماضي. يمكننا ملاحظة انه حتى الآن لم يطرأ أي تبدّل مفاجئ في معمارية المعالج مقارنة مع المعالجات الحديثة التي تعتمد بنية 64bit من AMD، هذا يعني أن المعالجات ثنائية النواة الأولى منAMD تملك الكثير من سمات معالجات AMD 64 من حيث البنية، وبتفصيل أكثر: فإن المعالج ثنائي النواة سيستخدم ممر نقل بتردد 1 GHz يوصل مع الشريحة، إضافةً على قناة للتعامل مع الذاكرة متوافقة للعمل مع النوع SDRAM وDDR من الذواكر. فقط وبسبب غياب أي ابتكار جديد على مستوى الواجهة التي تؤمن عمليات النقل الفيزيائي بين المعالج وبقية أجزاء الحاسب، فإن هذه المعالجات تم تصنيعها مبدئياً لتتلاءم مع المنصات الحالية المستخدمة من اجل المعالجات أحادية النواة من نوع Athlon 64 وOpteron وستكون عملية تحديث البيوس الأمر الوحيد الذي سيلزم هذه المنصات لكي تؤمن الدعم الكامل للمعالجات ثنائية النواة. حيث أن أول معالج قامت AMD بإطلاقه من نوع Athlon 64 الخاص بالأجهزة المكتبية، ومعالج Opteron الخاص بالمخدمات خادم (توضيح).
أبترون
إن معالج Opteron dual core هو الأكثر شيوعا حاليا في عائلة Opteron وأصبح متوفر في أواخر سنة 2005.
يمتلك معالج Opteron العديد من الميزات المتوفرة أيضا في ال modern RISC processors : فهو يمتلك عدد مضاعف من وحدات الفاصلة العائمة multiple floating-point units)) كما يستطيع إصدار 9 تعليمات تصدر متزامنة، في الحقيقة فإن بنية هذا المعالج ونواته مشابه جدا ل Athlon processor
يمتلك معالج AMD Opteron ثلاثة أزواج من وحدات تنفيذ الأعداد الصحيحة ووحدات الAddress Generation بواسطة 24 مدخل للقيام بعمليات الأعداد الصحيحة وحساب العناوين كما أنه كلا الInteger Scheduler وال Floating-Point Scheduler تغذيها 96 وحدة تحكم ومراقبة دخول التعليمات التي تتلقى تعليمات من مفكك ترميز التعليمات الinstruction decoders
الميزة الهامة والممتعة في معالجات AMD Opteron هي pre-decoding of x86 instruction ميزة فك التشفير للتعليمات بطول ثابت والتي تدعى(مجموعة تعليمات بنية الحاسب Operations (ROPs حيث يمكن أن تخزن في خابية خاصة تدعى Pre-decode Cache تؤمن هذه الميزة سرعة أكبر كما تؤمن تدفق العديد من التعليمات الثابتة إلى مفكك ترميز التعليمات.
تسمح وحدات الفاصلة العائمة بتنفيذ التعليمات غير المرتبة بواسطة FPU Stack Map وRename unit فهي تستقبل تعليمات الفاصلة العائمة من وحدة التحكم وتعيد ترتيبها إن لزم قبل تسليمها إلى ال FPU Scheduler ،سجلات الفاصلة العائمة هي 88 فهي تقترب من عدد السجلات المتوفرة في معالجات ال RISC
إن جزء الفاصلة العائمة في الAMD Opteron يتألف من ثلاثة وحدات Floating Store unit : والتي تخزن نتائج التحميل \التخزين للرتل Queue Unit وال Floating Add وال Multiply units والتي تعمل بشكل متوازي تردد ساعة العمل هي حوالي 2.2-2.8 GHz مما يجعل الOpteron بديل لمعالجات RISC التي ماتزال متاحة ومتوفرة حتى الآن.
ذاكرة موزعة
الذاكرة الموزعة (بالإنجليزية: Distributed memory)‏ (في علم الحاسب) تشير إلى تعددية المعالجات في نظام الحاسب بحيث أن يكون لكل معالج ذاكرته الخاصة.
المهام الحسابية تستطيع ان تعمل فقط على المعطيات المحلية (الموضعية).
وإذا كانت المعطيات الصغرى مطلوبة فالمهمة الحسابية يجب أن تتواصل مع واحد أو أكثر من معالج صغري وبالمقارنة فان الذاكرة المشتركة تقدم للمعالجات المتعددة مساحة ذاكرة وحيدة مستخدمة من قبل كل المعالجات.
هذه المعالجات ليس عليها أن تعرف بمكان تواجد المعطيات باستثناء تلك التي عليها شرط مسبق وتتجنبه.
ذاكرة موزعة أسلوب بناء الذاكرة الموزعة
في نظام الذاكرة الموزعة يوجد عادة معالج وذاكرة وبعض تقنيات الربط التي تسمح للبرامج في كل معالج بالتغاعل مع الآخر.
الربط ممكن ان ينظم ب point to point هي تقنية من تقنيات ربط الشبكات
أو ينظم بتقنيات مادية تستطيع أن تجهز ب switching network
تقنيات ربط الشبكات (network topology)هي المفتاح العاملي في تحديد كيف تتناسب عمل الية المعالجات الصغرية.
الخطوط بين العقد يمكن ان تنفذ باستخدام بعض من بروتوكولات الشبكة القياسية (على سبيل المثال بروتوكول Ethernet) باستخدام خطوط الشبكة المعدة لهذا الاستخدام (على سبيل المثال للنقل)أو باستخدام تقنية duol ported memory.
ذاكرة موزعة برمجة آلية الذاكرة الموزعة
القضية في برمجة آلة الذاكرة الموزعة هي كيف توزع المعطيات على كل الذواكر، تعتمد على حل المشكلة فتستطيع المعطيات التوزع بشكل ثابت أو الانتقال عبر العقد.
المعطيات تستطيع التنقل عند الطلب أو تستطيع ان تدفع إلى العقدة الجديدة لخطوة للأمام.
على سبيل المثال: إذا كان لدينا التابع التالي:H(G(F(X))) حيث قيمة X تعالج ومن ثم تعطى لهذا التابع.
حيث هذا التابع يعرض مشكلة من مشاكل الذاكرة الموزعة حيث المعطيات أحيلت أولا«إلى العقدة التي تنفذ F التي ستمرر النتيجة إلى العقدة الثانية التي تحسب G وأخيرا» إلى العقدة الثالثة التي تحسب H وهذه العملية تعرف ب التنفيذ الانقباضي (Systolic Computation).
ذاكرة موزعة الذاكرة الموزعة المشتركة
وبالمثل في الذاكرة الموزعة المشتركة كل عقدة في العنقود أو الكتلة تستطيع الولوج إلى عدد كبيرمن ذاكرة مشتركة بالإضافة لكل عقدة محدودة غير مشتركة في الذاكرة الخاصة.
الذاكرة المشتركة مقابل الذاكرة الموزعة مقابل الذاكرة المشتركة الموزعة:
فيما يلي سوف نتحدث عن مخطط فلانس ل MIMD :
-مسار تعليمات متعدد، مسار معطيات متعدد.
-معالجات متعددة كل منها ينفذ مسار التعليمات الخاص به، لتعالج مسار المعطيات المعطى لها.
MIMD هي صحة تعددية المعالجات وهي آلية عمومية الأغراض.
عندما كل المعالجات في MIMD تعمل على نفس البرنامج ندعو ذلك بتنفيذ المعطيات المتعدد لبرنامج واحد (SPMD).
تصنيفات آلية الMMID:
آلات الMIMD تصنف على أساس كيفية الاتصال بين المعالجات وهناك فئتان وهما:
ذاكرة موزعة الذاكرة الموزعة المشتركة
1-shared memory processors
ميزاتها:
1-فضاء عنوان واحد مشترك بين جميع المعالجات.
2-القصد من فضاء عنوان واحد هو أن نفس العنوان يولد لكل معالج ويشير إلى نفس عنصر الذاكرة في واحدة من الذواكر.
3-تتشارك الذواكر مع المعالجات بالمسرى bus المتصلة معه.
2- Distributed ذاكرة مشتركة:
ميزاتها:
1-	فضاء عنوان واحد مشترك بين جميع المعالجات.
2-	نلاحظ وجود ذاكرة لكل معالج مربوطة معه.
3-	يتواصل المعالج رقم 1 مع الذاكرة رقم 1 ولا يتواصل مع الbus.
4-	نلاحظ ان المعالج رقم 1 يتعامل مع الذاكرة رقم 1 بوقت أقل من تعامله مع ذاكرة أخرى.
اللوزية
اللوزية قريه من القرى السوريه الساحره تتبع لمدينة جبله ولناحية القطيلبيه في محافظة اللاذقية تنتشر بها أشجار الفواكه والزيتون والتين والكرمة واللوزيات تشتهر بوادي من أشجار السنديان المعمره والاحراش يتخلله ينابيع عذبه تألف بيئة غايه في الجمال والروعة يمتاذ سكانها بالتحصيل العلمي العالي والود والكرم .
‌
بنية SIMD المتوازية
بنية SIMD المتوازية صنف فلين البنى المتوازية تصنيفا مبني على كمية تدفق البيانات والتعليمات الموجودة في الآلة، أي تتابع أو تسلسل العناصر (التعليمات أو المعطيات)، فهناك آلات تنفذ تدفق واحد من التعليمات بينما يتم تنفيذ عدة تدفقات في آلات أخرى وبنفس الطريقة فبعض الآلات ترجع تدفقاً واحداً من المعطيات وآلات أخرى ترجع تدفقات متعددة، وعلى ذلك نجد أن فلين يضع الآلة في تصنيف واحد من بين أربعة (SIMD,MIMD,MISD,SISD) وذلك اعتماداً على وجود تدفق واحد أو تدفقات متعددة.
بنية SIMD المتوازية
ومن هذه الأنواع الأربعة:(SIMD Single Instruction stream, Multiple Data stream) ويتضمن هذا التصنيف الحاسبات التي تحتوي على وحدة تعليمات واحدة تصدر أوامر إلى عدة عناصر معالجة ولأن كل عنصر معالجة يُشغّل بياناته المحلية الخاصة فهناك تدفقات متعددة للبيانات وعادة فإن وحدة التعليمات تصدر نفس الأمر إلى جميع عناصر المعالجة يتميز هذا النوع من الحاسبات بوجود وحدة تحكم مركزية وتشرف على عناصر المعالجة المختلفة تعليمة واحدة من وحدة التحكم وتقوم بتنفيذ هذه التعليمة بشكل متزامن على معاملات مختلفة تكون هذه الحاسبات متزامنة وغالباً ما تملك ذاكرة مشتركة بين الوحدات ولكي نسهل عملية الولوج المتوازي إلى الذاكرة يُلجأُ إلى تقسيمها إلى عدة أقسام مما يسمح باستخلاص عدة معاملات في نفس الوقت تتبادل وحدات معالجة المعطيات عن طريق الذاكرة المشتركة ويتم الاتصال بين وحدات المعالجة المختلفة وأقسام الذاكرة عبر شبكة الربط.
وبما أن تنفيذ العملية يتم على الوحدات المختلفة فمن الممكن اعتبار الحاسبات SIMD كحاسوب وحيد المعالج يقوم بتنفيذ التعليمات على أجزاء مختلفة من المعطيات ويلائم هذا النوع من الحاسبات العمليات على الأشعة وعلى المصفوفات
ان التعليمة الواحدة تعالج عناصر عديدة من البيانات بشكل متوازي وهناك أمثلة عن سيمد وهي CPP وGamma II وQuadrics Apemilleالتي لم يتم تسويقها بعد الآن منذ حوالي 2 سنة.كما أن آخر فئة فرعية من أنظمة SIMD هي vectorprocessors.
بنية SIMD المتوازية مفهوم SIMD
هو وسيلة لتحسين الأداء في التطبيقات التي يكون فيها الغاية العمليات المتكررة بضرورة أن يؤديها ببساطة، SIMD هو أسلوب من أداء نفس العملية، سواء كان ذلك الحساب أو غير ذلك، في أجزاء متعددة من البيانات كما أنه يأخذ حلقة الفتح خطوة إلى الأمام من خلال دمج متعدد الإجراءات في كل حلقة التكرار، ويؤديها في وقت واحد مع SIMD، ليس فقط
يمكن تخفيض عدد التكرارات في الحلقة، ولكن أيضا في العديد من العمليات التي تتم كما يمكن أن يصبح المطلوب واحد أوالعمل أمثل.
بنية SIMD المتوازية مفهوم SIMD
تستخدم في هذه الحاسبات آلاف المعالجات مما أدى إلى أن تتميزبجودتها وأدائها العالي كما أنها تحتل موقعاً بارزاً في تاريخ الحاسبات المتوازية, فأول حاسب متوازي تم تشييده كان من هذا النوع (وهو ILLIAC IV), ولكن بسبب أن هذا النوع من الآلات يبنى باستخدام مكونات مخصصة لذا فإنه قل الإقبال عليها في السنوات القليلة الماضية. يعتبر الحاسب ILLIAC IV مثالاً جيداً لتوضيح الآلات التي تنتمي إلى هذا النوع. فهنالك وحدة تعليمات واحدة تصدر نفس الأمر إلى جميع عناصر المعالجة الأربع وستون حيث يصمم لغرض خاص وهو حل المعادلات التفاضلية الجزئية.فهو يستخدم للتنبؤ بالطقس, والتنبؤ بالطقس يستلزم بيانات كثيرة في فضاء ثلاثي الأبعاد. وفي هذه الحالة فالحل النموذجي هو بتقسيم الفضاء إلى 64 قسماً, ووضع قسم واحد في كل معالج (PE). فالحلول للأربع وستين قسماً في هذه الطريقة تحسب بالتوازي. وعندما يحتاج عنصر المعالجة إلى بيانات من القسم المجاور فالاتصال يجب أن يبدأ على شبكة الربط. من الآلات الهامة التي تتبع لتصنيف SIMD هي: ILLIAC IV و ICL DAP و Goodyear MPP و MasPar MP-2.
ثورة فبراير (1917)
ثورة فبراير (الروسية: Февральская революция) عام 1917 كانت الأولى من اثنتين من الثورات في روسيا في عام 1917. بدأت في 8 مارس وانتهت في 12 من نفس الشهر وكانت أول نتيجة لها إلغاء نظام القيصر نيقولا الثاني وإلغاء الامبراطورية الروسية ومعها حكم عائلة رومانوف. حلت الحكومة الروسية المؤقتة بقيادة الأمير غيورغي لفوف غير الشيوعية محل القيصر. بعد الضجة التي حدثت أيام تموز/يوليو، خلف لفوف ألكسندر كيرينسكي. الحكومة المؤقتة كانت تحالفًا بين الليبراليين والاشتراكيين الذين ارادوا ان تفتعل الإصلاح السياسي، وخلق جمعية تأسيسية تنفيذية منتخبة ديمقراطيا.
هذه الثورة على ما يبدو خرجت من تلقاء نفسها، من دون أي قيادة حقيقية أو تخطيط رسمية. التوترات التي حدثت خلال فترة طويلة فجرت ثورة، ومدينة بتروغراد (سان بطرسبرغ قبل الحرب العالمية الأولى) أصبحت بؤرة النشاط.
أعقب ثورة فبراير في العام نفسه ثورة أكتوبر، وذلك بقيادة البلاشفة في روسيا وتغيير البنية الاجتماعية، ومهدت الطريق لاتحاد الجمهوريات الاشتراكية السوفياتية. شكلت الثورتان تغيرا في تركيبة البلد: أطاحت أولا بالقيصر، وثانيا اسست شكل جديد للحكومة.
ثورة فبراير (1917) الأسباب على المدى الطويل
على الرغم من وقوعها في ذروة الحرب العالمية الأولى، تتبعت ثورة فبراير جذورها إلى ما هو أبعد من الآثار المباشرة للحرب. وفي طليعة ذلك فشلت الإمبراطورية الروسية، طوال القرن 19، في تحديث هياكلها الاجتماعية والاقتصادية والسياسية البالية. من بين المشاكل الرئيسية التي واجهت روسيا في العقود التي سبقت ثورة فبراير:
من هذه الشروط ينبع التحريض الكبير في أوساط الفلاحين، وكذلك طبقات العمال الصغيرة والطبقة المهنية. هذا التوتر قد تفجر مع قيام الثورة عام 1905، وذلك مرة أخرى تحت وطأة الحرب الشاملة في عام 1917.
ثورة فبراير (1917) الأسباب على المدى القصير
ثورة فبراير لعام 1917، حدثت بسبب الإخفاقات العسكرية الروسية خلال الحرب العالمية الأولى وبسبب الاستياء العام من الطريقة التي كانت تدار بها البلاد، والتي كانت تديرها زوجة القيصر الكسندرا فيودوروفنا ووزراء القيصر نيقولا، الذين كانوا يعملون لسلطته في حين أنه كان بعيداً في مقر قيادة الجيش باسم القائد العام للقوات المسلحة.[بحاجة لمصدر] عدم وجود قيادة قوية يتجلى ذلك في برقية من الأكتوبري السياسي ميخائيل رودزيانكو إلى القيصر يوم فبراير 1917، حيث طلب دولة قوية ووزارة قادرة.[بحاجة لمصدر]
الكثير من التوتر سببه افتراض الشخصية للقيادة العسكرية التي يقوم بها القيصر. مشاركته في الحرب كان ينظر إليها على أنها السبب الجذري لأكثر المشاكل (الاقتصادية أساسا) التي تواجه روسيا داخليا. رابطة القياصرة مع الحرب التي لا تحظى بشعبية لم تؤد إلا إلى مزيد من التفاقم. [بحاجة لمصدر]
ثورة فبراير (1917) الأسباب على المدى القصير
حاصر الجدل نفوذ جريجوري راسبوتين بين العائلة المالكة الروسية، خصوصا مع تكهنات حول علاقته مع زوجة القيصر. لهذا، في نهاية المطاف اغتيل راسبوتين على أيدي أفراد من العائلة المالكة. وعلاوة على ذلك، تراث الكسندرا الألماني، جعلها على صورة لا تحظى بشعبية لرومانوف في بتروغراد في حين أن روسيا كانت في حالة حرب مع ألمانيا. [بحاجة لمصدر]
ثورة فبراير (1917) الأسباب على المدى القصير
في أغسطس 1914، جميع الأحزاب السياسية (وبصرف النظر عن المناشفة والبلشفية) دعمت مشاركة روسيا في الحرب العالمية الأولى، باعتبارها جزءا من الحلف الثلاثي. بعد انتصارات أولية قليلة، واجهت جيوش القيصر عدد من الهزائم الخطيرة جدا، لا سيما في بروسيا الشرقية. أكثر من 1,700,000 من الجنود الروس قتلوا، واصيب 5,900,000. [بحاجة لمصدر] نشأت حركات التمرد في كثير من الأحيان، والروح المعنوية عند أدنى مستوياتها، الضباط والقادة كانوا في بعض الأحيان غير كفوئين. ذهبت بعض الوحدات إلى خط المواجهة مع ذخيرة لا تتفق مع الأسلحة. أكثر من 140,000 حالة تيهان وقعت في عام واحد فقط. [بحاجة لمصدر] خسائر روسيا الكبيرة ناجمة جزئيا عن المصانع الغير منتجة، وعدم كفاية نظام السكك الحديدية، والخدمات اللوجستية الضعيفة عموما. [بحاجة لمصدر]
على صعيد الجبهة الداخلية، المجاعة كانت تلوح في الأفق، والسلع أصبحت شحيحة. الاقتصاد الروسي، الذي قد شهدت واحدا من أعلى معدلات النمو في أوروبا، وقد منع عن أسواق القارة من جراء الحرب. مجلس الدوما (مجلس النواب بالبرلمان)، يتألف من النواب الليبراليين، حذروا القيصر نيقولا الثاني من الخطر الماثل، ونصحوه لتشكيل حكومة دستورية جديدة، مثل ذلك الذي كان قد حل بعد بعض المحاولات القصيرة الأجل في أعقاب عام ثورة عام 1905. تجاهل القيصر نصيحة الدوما.
ثورة فبراير (1917) الفعاليات
في فبراير 1917، كان لدى الروس دوافع عديدة لقيام انتفاضة شعبية: كانت روسيا في غمرة الشتاء القارس، كان هناك افتقار فيما يتعلق بالأغذية، والكسل العام نحو الحرب، في خضم أزمة اقتصادية بارزة. في بداية فبراير، بدأ عمال بتروغراد عدة إضرابات ومظاهرات. يوم 22 فبراير أعلن عمال بوليتوف، أكبر محطة صناعية، الإضراب. [بحاجة لمصدر] على الرغم من بعض الاشتباكات مع قوات القيصر، لم يصب أحد بأذى في يوم الافتتاح. تعرض المضربون لإطلاق النار، وأغلقت بعض المتاجر أبوابها، مما أدى إلى حدوث مزيد من الاضطرابات في محطات أخرى. في اليوم التالي، عقدت سلسلة من الاجتماعات والمسيرات في اليوم الدولي للمرأة، الذي تحول تدريجا إلى تجمعات اقتصادية وسياسية. نظمت مظاهرات للمطالبة بالخبز، وكانت مدعومة من القوة العاملة الصناعية التي اعتبرهتا سببا لاستمرار الضربات. بحلول 25 فبراير، تقريبا كل المشاريع الصناعية في بتروغراد قد أغلقت، جنبا إلى جنب مع العديد من المناطق التجارية ومؤسسات الخدمات. [بحاجة لمصدر] الطلاب والعمال ذوي الياقات البيضاء انضموا إلى المعلمين العاملين في الشوارع والاجتماعات العامة. [بحاجة لمصدر] في الشوارع، ظهرت لافتات حمراء وردد المتظاهرون "تسقط المرأة الألمانية! فلتسقط بروتوبرف! فلتسقط الحرب!