PMOSロジック

PMOS または pMOSロジック（Metal-Oxide-Semiconductor : 金属-酸化物-半導体が由来）は、pチャネルエンハンスメントモードMOSFETに基づいたデジタル回路のファミリである。 1960年代後半から1970年代初頭において、NMOSロジックやCMOSロジックに置き換えられるまでPMOSロジックは、大規模集積回路 (LSI)のための支配的な半導体技術であった。 モハメド・アタラ（英語版）とダウォン・カーンは、1959年にベル研究所で最初に動作したMOSFETを製造した。 彼らは、PMOSデバイスとNMOSデバイスの両方を製造したが、PMOSだけが動作した。 製造工程における汚染物質（特にナトリウム）が実用的なNMOSデバイスを製造するために十分に管理されるようになるまで10年以上かかったからであった。 バイポーラトランジスタ（当時、集積回路で利用できる唯一のPMOS以外のデバイス）と比べて、MOSFETは多くの利点があった。 同精度の半導体デバイス製造技術を仮定すると、一つのMOSFETは一つのバイポーラトランジスタの面積の10%だけを必要とする。その主な理由は、MOSFETが自己絶縁であり、同じチップ上の隣の部品と絶縁するためにpn接合分離（英語版）を必要としないからである。 MOSFETは、より少ない工程で作ることができた。それゆえにより単純により安く製造することができる（MOSFETは1回だけの拡散ドーピングだけで製造できたが、バイポーラトランジスタは4回必要だった）。 MOSFETの場合、静止時に流れるゲート電流はないので、MOSFETで作られた集積回路の消費電力を低くすることができる。 バイポーラトランジスタを使った集積回路と比べて欠点もあった。 スイッチング速度はかなり遅かった。大きなゲート容量が原因である。 初期のMOSFETの高い閾値電圧は、最小電源電圧を高くすることになった（-24 Vから-28 V）。 ジェネラル・マイクロエレクトロニクス（英語版）は、1964年に最初の商用PMOS回路を導入した。120個のMOSFETでできた20ビットシフトレジスタであり、当時としては信じられないほどの集積度であった。 1965年にジェネラル・マイクロエレクトロニクスは、ビクター・コンプトメーター（ビクター・テクノロジー（英語版））という電子計算機のために23個のカスタム集積回路を開発したが、当時のPMOS回路の信頼性からするとあまりにも野心的で結局のところジェネラル・マイクロエレクトロニクスは消滅することになった。 他の会社は、大きなシフトレジスタ（ジェネラル・インストゥルメント）、あるいはアナログマルチプレクサ3705（フェアチャイルドセミコンダクター）のようなPMOS回路を製造し続けた。それらは当時のバイポーラトランジスタでは実現不可能であった。 1968年にポリシリコン自己整合ゲート技術という大きな技術革新が登場した。 フェアチャイルドセミコンダクターのトム・クレインとフェデリコ・ファジンは、商業的に実用化できるように自己整合ゲートを改良した。その結果、最初のシリコンゲート回路としてアナログマルチプレクサ3708を市場に出すことになった。 自己整合ゲートプロセスは、製造時の許容誤差を小さくし、MOSFETをより小さくし、ゲート容量を縮小した。 例えば、PMOSメモリにこの技術を適用すると、3倍から5倍の速度になり、チップに占める面積は半分になった。 ポリシリコンゲート材料は、自己整合ゲートを可能にしただけではなく、スレッシュホールド電圧を低下させた。その結果として最小電源電圧を低くすることになった（例えば、-16 V）。消費電力を削減することにもなった。 電源電圧が低くなったので、ポリシリコン自己整合ゲートPMOSロジックは、「低電圧PMOS」と呼ばれ、それと対照的に古いものは「高電圧PMOS」と呼ばれるようになった。 様々な理由からフェアチャイルドセミコンダクターは、PMOSに関係する管理職が望むほど集中的にPMOS集積回路の開発を進めなかった。 それら管理職の中の二人であるゴードン・ムーアとロバート・ノイスは、1968年にその代わりとしてインテルを起業することを決めた。 すぐに彼らは、フェアチャイルドの他の技術者と合流した。その中にフェデリコ・ファジンとレスリー・L・ヴァダス（英語版）もいた。 1969年にインテルは、最初のPMOSロジックを使った容量256ビットのStatic Random Access Memory (SRAM)であるIntel 1101を発表した。 それに続いて、1970年に1024ビットのDynamic Random Access Memory (DRAM)であるIntel 1103（英語版）を発表した。 1103は、商業的に成功し、コンピューターの磁気コアメモリを急速に置き換え始めた。 インテルは、1971年に最初のPMOSマイクロプロセッサであるIntel 4004を発表した。 多くの企業がインテルの行動に続いた。 ほとんどの初期のマイクロプロセッサは、PMOS技術で製造された（en:Microprocessor chronologyも参照）。 インテルの4040と8008。 ナショナル・セミコンダクタのIMP-16、PACE、そしてSC/MP。 テキサス・インスツルメンツのTMS1000。 ロックウェル・インターナショナルのPPS-4とPPS-8がPMOSで製造された。 これらのマイクロプロセッサの中にいくつかの商業的に最初のものが存在する。 最初の4ビットマイクロプロセッサ (4004)、最初の8ビットマイクロプロセッサ (8008)、最初のシングルチップ16ビットマイクロプロセッサ (PACE)、そして最初のシングルチップ4ビットマイクロコントローラ (TMS1000。同じチップにCPU、RAM、そしてROMを統合)である。 1972年までにNMOS技術がついに商業製品に使用できる程度に開発が進んだ。 インテル（Intel 2102）とIBMは、1Kビットメモリチップを発表した。 NMOS MOSFETのn型チャネル内の電子移動度は、PMOS MOSFETのp型チャネル内の正孔移動度の約3倍なので、NMOSロジックはスイッチング速度の向上を可能とした。 このような理由でNMOSロジックは、PMOSロジックを急速に置き換え始めた。 1970年代後半までにNMOSマイクロプロセッサは、PMOSのマイクロプロセッサを追い抜いた。 PMOSは低コストかつ比較的高い集積度だったので、単純な電卓や時計のような用途のためにしばらく使われ続けた。 CMOS技術は、PMOSあるいはNMOSの両方よりも劇的に低い消費電力を確実なものとした。 CMOS回路はフランク・ワンラスによって1963年にすでに提案されており、CMOS技術を使った商用の4000シリーズ 汎用ロジックICは、1968年に製造が始まっていたが、当時のCMOSは製造が複雑でPMOSやNMOSよりも集積度が低く、NMOSよりも速度が遅いという状況だった。 1980年代までかかってCMOSは改良され、CMOSはマイクロプロセッサの主流の技術としてNMOSを置き換えることになった。 PMOS回路は、NMOSロジックやCMOSロジックと比較して多くの欠点を抱えていた。複数の異なる電源電圧（正電圧と負電圧の両方）が必要であり、導電状態における消費電力も高かった。 全体的なスイッチング速度も遅かった。 PMOSは、論理回路やその他のデジタル回路を実装するためにpチャネルMOSFETを使っている。 PMOSトランジスタは、n型半導体の中に反転層を作ることによって動作する。 pチャネルとも呼ばれるこの反転層は、p型半導体で作られたソース端子とドレイン端子の間に正孔を導電することができる。 pチャネルは、ゲートと呼ばれる第3の端子に負電圧（-25 Vが一般的だった）を印加することによって生じる。 他のMOSFETのようにPMOSトランジスタは、4つの動作領域を持つ。つまり、遮断領域（cut-off/subthreshold）、線形領域（triode）、飽和領域（saturation/active）、そして速度飽和領域（velocity saturation）である。 PMOSロジックは、設計と製造が容易である（MOSFETは抵抗のように動作させることもできるので、回路全体をPMOS FETで作ることができる）。その一方で、いくつかの欠点がある。 最大の問題は、いわゆる「プルアップネットワーク」(PUN) がアクティブなとき、つまり出力が High のときはいつでもPMOSロジックのゲートを通して直流が流れることである。回路が出力Highのままでアイドル状態になっているときでさえ静的に電力を消費する。 PMOS回路は、HighからLowへ遷移するのも遅い。 LowからHighへ遷移するとき、PMOSのMOSFETは低い抵抗値を示し、出力に容量性電荷が非常に速く蓄積される（非常に低い抵抗を通してコンデンサを充電するのに似ている）。 しかし、出力と負電源の間の抵抗は大きいので、HighからLowへの遷移は、長い時間がかかる（高い抵抗値の抵抗を通してコンデンサを放電するのに似ている）。 低い値の抵抗を使うと、放電を速くすることができるが、出力High時の静的な消費電力は増大する。 それに加えて、非対称な入力ロジックレベルによって、PMOS回路はノイズの影響を受けやすくなる。 ほとんどのPMOS集積回路は、17 Vから24 Vの直流を必要とした。 しかしながら、PMOSで製造されたIntel 4004マイクロプロセッサは、小さい電位差を実現するためにメタルゲートではなくポリシリコンでPMOSロジックを作った。 TTLのロジックレベルと互換性を保つために4004は正電源電圧VSS=+5Vと負電源電圧VDD = -10Vを使用した。 p型MOSFETは、論理ゲートの出力と正電源電圧（GND）の間に配置されるいわゆる「プルアップネットワーク（PUN）」になっている。 もしも期待する出力がHigh（GND）ならば、PUNはアクティブになり、正電源（GND）と出力の間に電流の経路ができるようにこの回路は設計されている。 PMOS論理ゲートは、全ての電圧を反転すれば、NMOS論理ゲートと同じ構造になる。 PMOSのNORゲートは、NMOSのNANDゲートと同じ構造であり、逆もまた同様である。 例えば、NORを!(A or B)と表現したとき、入出力を全て反転すると !!(!A or !B)となる。 これをド・モルガンの法則を使って変形すると、!!(!A or !B) = (!A or !B) = !(A and B) なので、NANDになる。