CMOS
CMOS（シーモス、Complementary MOS; 相補型MOS）とは、P型とN型のMOSFETをディジタル回路（論理回路）の論理ゲート等で相補的に利用する回路方式（論理方式）、およびそのような電子回路やICのことである。また、そこから派生し多義的に多くの用例が観られる（『#その他の用例』参照）。
pチャネルとnチャネル のMOSFETを、相補的に利用する。
最も基本的な論理ゲートであるNOTゲート（論理反転）を右図に示す。この回路において、VddとVssは電源線（VddはVssに対して3〜15V程度の電位差を持つ）で、Aが入力信号線である。Vdd側（図中上側）がPMOS-FETでありVss側（図中下側）がNMOS-FETである。
AがVssと同じ電位を持つとき、上のFETがオンになり、下のFETがオフになる。このため、出力Qの電位はVddとほぼ等しくなる。また、AがVddと同じ電位を持つとき、上のFETがオフになり、下のFETがオンになる。このため、出力Qの電位はVssとほぼ等しくなる。つまり、Aと反対の電位がQに現れる事になる。
TTLや、NMOSやPMOSのように片方だけを利用する方式では、常に回路に電流が流れつづけるのに対し、CMOSでは論理が反転する際にMOSFETのゲートを飽和させる（あるいは飽和状態のゲートから電荷を引き抜く）ための電流しか流れないため、消費電力の少ない論理回路を実現できる。
さらに、微細化することにより、単一のMOSFETをスイッチングさせるのに要する電力量を減少させることができる。これにより、集積度を向上させるだけで、高速化と消費電力の低減も同時に得られる（デナード則。ムーアの法則も参照）。電力消費の大半はスイッチングの際に行われるため、回路設計時にスイッチング回数を減らす工夫をすることでも、消費電力の削減ができる。
しかし、商用マイクロプロセッサの生産に使われる最先端の集積回路プロセスでは、21世紀に入った頃から、微細化による漏れ電流の増加による非スイッチング時の消費電力の上昇により、前述の消費電力の低減がキャンセルされ、さらにはそちらの消費電力の上昇のほうが支配的になってしまっている（いわゆる「ムーアの法則の限界」として知られる現象のひとつ）。
過去には、CMOSはMOSFETのゲートを飽和させる状態まで電流を流しつづけなければスイッチングが行われないため、TTLやNMOSと比較し動作が遅いという弱点があった。しかし、微細化によるゲート容量の低下とVdd-Vssの低減、さらにはゲート誘電体の変更によってこの欠点は克服されている。
TTLに比べて入力インピーダンスが非常に高いため、入力端子に静電気が蓄積しやすい。また、MOSFETの構造自体が高電圧に対して非常にデリケート（入力ゲートの絶縁層が放電によって破壊されると回復不能となる）であるため、静電気による破損が起きやすい。そのため、通常、静電気による破損を防ぐためのクランプダイオードなどの保護回路が設けられているが、近年の集積回路の微細化によって、静電耐性の低下と静電保護対象の入力端子の増加が問題となっている。
MOSFETの動作領域における直流伝達特性は、線形領域における出力電圧が入力電圧にほぼ等しいのに対して、飽和領域における出力電圧はゲート電圧からVth「しきい値電圧」を引いた値となる。p-MOSFET が飽和領域のとき n-MOSFET は線形領域であり、n-MOSFET が飽和領域のとき p-MOSFET は線形領域であることより、CMOSの動作領域の殆どを線形領域とすることができる。
CMOS構造にすると、出力電圧範囲は電源電圧範囲に概ね等しくなる。入力信号のしきい値はHの時とLの時で対称となるので、論理回路設計が負論理でも正論理でも電気的な特性に違いがなくなり論理設計の自由度が増す。同時に、電源電圧（動作電圧）の許容範囲も広くなり電気的な設計をしやすくなる。
CMOSは、電源電圧を低くすると消費電力が少なくなる反面、伝達遅延時間が大きくなる性質を持つ。これは、単純な乗除算やせいぜい開平算を、人間のキー操作速度に合わせて行えば良く消費電力は抑えたい電卓などにはもってこいである。一方でその動作の遅さが嫌われるような、たとえば過去には性能第一のスーパーコンピュータやメインフレームはECLを使っていた。しかし、パーソナルコンピュータの巨大な市場による後押しもあって微細化が進み、低電圧動作と高速化の両立が図られたことと、集積度の向上や必要な冷却能力の緩和によるトータルコストの低下によって、コストパフォーマンス的にむしろ向上になると判断された時点で、まずメインフレーム、次いでスーパーコンピュータもCMOSに切り替わった。
また、半導体メモリやマイクロプロセッサなどのロジックICはほとんどがCMOS構造となり、小容量電源回路・アナログ-デジタル変換回路・デジタル-アナログ変換回路などを含むものも製作されるようになった。
CMOS構造では、P型半導体とN型半導体が共存するので寄生素子（寄生ダイオード・寄生サイリスタなど）が生じてしまう。このため、何らかの原因で電源電圧範囲を入力電圧が外れると、MOSFETがオンのままとなるラッチアップ現象が発生する。このため、一瞬でも電源電圧範囲を超える可能性がある入力端子には、ダイオードなどによる保護回路を設ける必要がある。なお、これらの保護回路を内蔵したICも存在する（入力トレラント機能)。
入力電圧をHとLの中間にすると、本来両方が同時にオン状態になってはいけない、電源側と接地側の両方のMOSFETがオンになってしまう（かもしれない。電源電圧とMOSFETのスレッショルドに依る）。これにより、最悪の場合電源が接地にショートした格好となり、大電流（貫通電流）が流れる。このとき発生する熱によって、自身が破損してしまうことも多い。このため、入力として使わない（論理的にはどこにも接続する必要がない）入力端子は、電位を不定にしてそのようなことを起こす可能性が無いように、HかLに固定して電位を安定させる必要がある。
汎用ロジックIC（標準ロジックIC）の一群として、CMOSで実装されたICのシリーズがある。この節ではそれらについて説明する。初のシリーズ製品は1968年にRCAから発売された4000シリーズ（CD4000シリーズ）だが、既存の74シリーズをベースとしたピン配列などに互換性がある74HCシリーズがメジャーである。
4000シリーズは、基本的なゲート回路においてさえ既存のTTLの標準ロジックICとピン配置等が異なったものであるなど、置換えを考慮した設計ではなかった。それでも、多くの会社からセカンドソースが売り出された。4000シリーズの時代には、既にTTL標準ロジックICで設計された基板が多数開発されていたことと、TTL標準ロジックICは量産による低価格化が進んでいたことから、CMOS標準ロジックICは低消費電力や許容幅の広い電源電圧などの、CMOSの特性が生かされる用途に使われるのみにとどまった。
しかし、互換ピン配置等、（電気的な設計にもよるが）TTLとの置き換えが可能な74HCシリーズ（74シリーズと互換性のあるHigh Speed CMOSを表す）が出現し、さらに74HCT（High Speed CMOS TTL compatible)や74ACTのように入力信号の電位条件がTTL互換であり、TTLと直接接続できるタイプが出現するに至った。これによりCMOS標準ロジックは一気に普及し価格も下落したため、現在ではTTL標準ロジックICよりも多く用いられるようになった。
Vdd : 電源電圧（TTL回路の慣例に倣い、Vccと記述されることもある。）
固体撮像素子の一種であるCMOSイメージセンサを単にCMOSと言う場合がある。固体撮像素子としては、従来はほぼCCDイメージセンサが使われてきたが、近年はCMOSイメージセンサも多用されつつある。
パソコンやワークステーションなどの利用者の間では、BIOSの現在時刻やハードウェア設定情報などを保持するための不揮発性メモリ、またはそのメモリに保持されているデータそのものを指して、単にCMOSと呼ぶこともある。たとえば「マザーボードが起動しなくなったときはCMOSをクリアする」などと使う（不揮発性メモリ#NVRAMも参照）。
これはPC/AT互換機の分野からの慣習で、IBM PCシリーズではじめてリアルタイムクロックIC（RTC）が搭載されたPC/ATの、モトローラ製RTC ICであるMC146818に由来する。BIOSの設定は、このICの内蔵SRAMに記憶していた。このICは、電源切断時もボタン型電池などによるバッテリーバックアップで動作し続けられるよう、消費電力を低減する必要があったため、時計や電卓などの極省電力機器以外では当時まだ珍しかったCMOSプロセスで製造されていたことから、MC146818自体がCMOSと呼ばれるようになった。さらにこれが転じてBIOSの情報を記憶するメモリのことをCMOSと呼ぶようになった。