High-Level Data Link Control
High-Level Data Link Control（ハイレベルデータリンク制御手順、以下HDLCと略す）は国際標準化機構（ISO）によって標準化された、ビットオリエンテッドなフレーム同期型のデータリンク層プロトコルである。
最初のHDLCはISOによって以下のように定義された。これらの定義はISO 13239に取りまとめられ、現在のHDLCの定義となっている。HDLCはコネクションオリエンテッド型通信にもコネクションレス型通信にも対応できる。
日本では1998年にJIS X 5203として、(X.25準拠)LAPB互換DTEのデータリンク手順が1999年にJIS X 5204として規格化された。
HDLCはポイント・ツー・マルチポイントでの通信を行うことができるが、現在はほとんど 非同期平衡モード(Asynchronous Balanced Mode - ABM)を使ったポイント・ツー・ポイントでの通信でしか使われていない。HDLCにはABMの他に正規応答モード(Normal Response Mode - NRM)と非同期応答モード(Asynchronous Response Mode - ARM)の2つのモードもサポートしている。
HDLCはIBMが開発したSystems Network Architecture（SNA）のレイヤ2プロトコルであるSDLCが大元になっている。それを国際電気通信連合（ITU）が、LAPBとしてX.25プロトコル・スタックに持ち込みHDLCの誕生となった。現在、これは同期型のPPPとして、インターネットのようなWANにサーバなどを繋ぐのに用いられている。これと一部異なるバージョンのものがISDNの制御チャンネルやSDH多重電話回線で使用されている。またシスコなど一部のベンダではシスコHDLCのように、下位のHDLCのフレーミング技術のみを導入し、ヘッダ部分は独自といったプロトコルの開発などもしている。
HDLCのフレームは同期リンク、非同期リンクに関わらず送信することが可能である。これらのリンクにはフレームの始めと終わりを見分けるメカニズムはないので、通信を行うには各フレームの始めと終わりを認識するメカニズムが必要である。フレームの始まりと終わりを認識するには、フレームの境界に“01111110”（16進数で0x7E）の8ビットコード「フレームデリミタ」（「フラグシーケンス」とも言う）を配置し、これを認識用のビット列とする。
ARM全二重リンク上でフレームの通信がない場合、連続してフレームデリミタが送信され続け、以下のような連続したビット配列を示す。
これを利用しモデムは位相同期回路を経由して時計をシンクロさせる。手順の実装によってはフレームデリミタの先頭ビットと最終ビットの兼用を認める（'011111101111110'）ものもある。
フレームには「情報部を持つフレーム」「制御専用のフレーム」「非番号制フレーム」の3種類がある。各フレームの内容についてはフレーム構造を参照。
実際に送受信されるバイナリデータはフラグシーケンスと同じビット列を含む可能性がある。そのまま送信した場合、受信する側はそのままフラグシーケンスと解釈し問題を生じ得るため、別のビット列に変換する必要がある。
同期リンク上での場合、その変換方法としてbit stuffingを使う。送信デバイスにおいて0の後ろに1が連続して5つ続いた場合、ハードウェア側でその後ろに0を挿入するといった変換を行う。受信デバイス側で0の後に1が5つ続きさらにその後ろに0があった場合、データと判断しその0を取り除く。1が6つ続いた場合はフラグシーケンスと判断して対応する。これをビットスタッフィングという。
シリアルポートやUniversal Asynchronous Receiver Transmitter (UART) のように8ビット（オクテット）単位で送出する非同期リンクにおいては、bit stuffingを行うと半端が出てしまうため別の変換を行う必要がある。代わりの変換方法は“byte stuffing”もしくは“octet stuffing”と呼ばれる。送信デバイスでデータ内のオクテットがフレームデリミタの“01111110”(0x7E)か、もしくはエスケープオクテットの“01111101”(0x7D)と同じであるものを検知すると、そのオクテットの前にエスケープオクテット“01111101”(0x7D)を挿入し、そのオクテットの先頭（最下位）から3番目のビット（16進数で20）の0と1を入れ替える。受信デバイスはエスケープオクテットを検知するとエスケープオクテットを削除し、次のオクテットの3番目のビットの0と1を入れ替える。その他の予約ビット列（XONやXOFFなど）やエスケープオクテット自体についても、必要であれば同様にしてエスケープできる。
また、符号化を強化したものとして、7バイト（7オクテット）データ中の各オクテットから末尾のビットを取り除き、取り除いたビットを8バイト目に集約させる方法も規格化されている。これにより全てのオクテットの末尾が0になるため、誤り制御の強化につながる。
フレームデリミタを含むHDLCのフレーム構造は以下のようになっている。
末端のフレームデリミタは、次のフレームの始めのフレームデリミタを兼ねている（なくてもよい）。また、制御専用のフレームと非番号制フレームは情報部を持たない。
アドレス部には送信側と受信側で共有する簡易的なアドレスが刻まれる。HDLCは通常、通信を統制する端末（1次局）と1次局からの通信命令を受ける端末（2次局）に分かれ、基本的にアドレス部にはこの2次局の簡易アドレスが書き込まれる。通常この部分は8ビットだが、16ビットに拡張したものも規格化されている。
コントロール部にはフレームの役割を指定する制御情報が書き込まれる。
送信・受信順序番号には0〜7の番号が入り、1フレーム送信・受信するごとに1ずつ増えていく。フレームはある程度まとめて伝送することになるため、受信時に順序が入れ替わっても順序番号を基準に整列しなおすことができる。
制御専用フレームの制御符号は2ビットなので4種類あり、00(0)で受信可能、01(1)で受信不能、10(2)で伝送に失敗したフレーム群の再送要求、11(3)で伝送に失敗したフレームのうち、特定のフレームの再送要求を表す。
非番号制フレームはモード番号1・2の切り替えによってさまざまな機能を実現し、指令と返送で合計23種類の機能を切り替えることができる。
P/Fフラグは、制御専用フレーム・非番号制フレームのうち、返送を要求するものの場合、またはその返送である場合にのみ1が入る。その他の場合は全て0となる。
コントロール部は8ビットが基本だが、アドレス部と同じく16ビットのものも規格化されている。さらに、32ビットのコントロール部を持つ規格が2つ、64ビットのものが1つ規格化されている。
情報部には伝送すべきデータが書き込まれる。このデータに関する規定はないが、通常伝送される情報は8の倍数ビットになる。これは電話、テレタイプの長距離デジタル伝送装置が8ビットずつ伝送しているのにHDLCが適応した結果である。これによりHDLCは効率的にバイナリデータを送受信できる。
FCSは（Frame Check Sequence:フレームチェックシーケンス）の略でパリティチェックより洗練された方法であり、CRCによるデータのエラー検出と訂正を行う。
ISO/IEC 13239ではCRCの生成多項式としてformula_1を用いることが規定されている。なお、CRC-32によるCRC符号の生成も規格化されており、そちらではformula_2を使う。