بهینه‌سازی توان
بهینه‌سازی توان اشاره دارد به استفاده از ابزارهای اتوماسیون طراحی الکترونیک برای بهینه کردن (کاهش) مصرف توان یک طراحی دیجیتال، ضمن حفظ کارایی.
سرعت و پیچیدگی فزاینده طراحی‌های امروز افزایش قابل توجهی در مصرف توان چیپ‌های مجتمع مقیاس خیلی بزرگ (VLSI) را ایجاب می‌کند. برای پرداختن به این چالش، محققان تکنیک‌های طراحی بسیار متفاوتی ارائه کرده‌اند تا توان را کاهش دهند. پیچیدگی آی سی‌های امروزی، با بیش از ۱۰۰ میلیون ترانزیستور، با سنجش زمان بیش از ۱ گیگاهرتز، به معنی این است که بهینه‌سازی دستی توان به‌طور نامیدکننده‌ای آهسته و با احتمال زیاد وقوع خطا است. ابزارهای طراحی با کمک کامپیوتر (CAD) و متدلوژی‌ها الزامی هستند.
یکی از ویژگی‌های کلیدی ای که منجر به موفقیت تکنولوژی نیمرسانای اکسید فلزی مکمل، یا CMOS، شد مصرف توان کم ذاتی آن بود. به این معنی که طراحان مدار و ابزارهای اتوماسیون طراحی الکترونیک (EDA) می‌توانند روی بیشینه ساختن عملکرد مدار و کمینه نمودن فضای مدار تمرکز کنند. یکی دیگر از ویژگی‌های جالب تکنولوژی CMOS خواص مقیاس گذاری مطلوب آن است که اجازه یک کاهش ثابت در اندازه ویژگی را می‌دهد (رجوع کنید به قانون مور)، که کار کردن با فرکانس ساعت بیشتر را برای سیستم‌های بسیار پیچیده‌تر روی تنها یک چیپ مقدور می‌سازد. نگرانی مصرف توان با پیدایش اولین سیستم‌های الکترونیکی قابل حمل در اواخر دهه ۱۹۸۰ پا به عرصه گذاشت. در این بازار عمر باتری یک عامل قطعی برای موفقیت تجاری محصول است. یک واقعیت دیگر که تقریباً در همان زمان آشکار شد این بود که اجتماع فزاینده عوامل فعال بیشتر در هر ناحیه die منجر به مصرف انرژی زیاد یک مدار مجتمع به‌طور جلوگیری‌کننده می‌شود. یک سطح قطعی بالای توان نه تنها به دلایل اقتصادی و محیطی نامطلوب است بلکه مشکل اتلاف گرما را نیز به وجود می‌آورد. به منظور این که دستگاه تحت میزان دمای قابل قبولی در حال کار کردن نگاه داشته شود، گرمای زیاد ممکن است مستلزم سیستم‌های رفع گرمای گران‌قیمت باشد.
این عوامل در افزایش توان به عنوان یک پارامتر مهم طراحی به میزان برابر با عملکرد و اندازهdie شرکت داشته‌اند. در واقع مصرف توان به عنوان یک عامل محدودکننده در ادامه مقیاس گذاری فناوری CMOS انگاشته می‌شود. برای پاسخ به این چالش تقریباً در دهه اخیر، تحقیق فشرده در توسعه ابزارهای طراحی به کمک کامپیوتر (CAD) گنجانده شده که اشاره به مسئله بهینه‌سازی توان دارد. تلاش‌های ابتدایی به مدار و ابزارهای سطح منطق معطوف شده بودند زیرا در این سطح ابزارهای CAD کامل تر بوده و توانایی مانور بهتری در این زمینه‌ها وجود داشته‌است. امروز بیشتر تحقیق حول ابزارهای CAD، سیستم یا بهینه‌سازی سطح معماری را هدف قرار می‌دهد که به‌طور بالقوه اثر کلی بیشتری با توجه به وسعت عملکرد آن‌ها دارند.
به اضافه ابزارهای بهینه‌سازی، تکنیک‌های کارامد برای تخمین توان لازم است، هر دو به عنوان یک نشانگر مستقل که مصرف مدار با برخی مقادیر هدف مواجه می‌شود و به عنوان یک نشانگر وابسته مزیت‌های توان گزینه‌های متفاوت طی جستجوی فضای طراحی.
مصرف توان مدارهای CMOS دیجیتال کلاً بر حسب سه مؤلفه در نظر گرفته می‌شوند:
توان می‌تواند در سطوح بالاتر جزئیات تخمین زده شود. سطوح انتزاعی بالاتر سریعتر بوده و قابلیت کار با مدارهای بزرگتر را داراست، ولی دقت کمتری دارد. سطوح اصلی عبارتند از:
تکنیک‌های متفاوت بسیاری استفاده می‌شوند تا مصرف توان در سطح مدار را کاهش دهند. برخی از موارد اصلی آن‌ها عبارتند از:
استنتاج منطقی می‌تواند به روش‌های گوناگونی نیز بهینه شود تا مصرف توان را تحت کنترل نگاه دارد. جزئیات مرهعل زیر می‌تواند اثر مهمی رویه بهینه‌سازی توان داشته باشد:
فرمت‌های فایلی وجود دارند که می‌توانند جهت نوشتن فایل‌های طراحی که هدف توان و پیاده‌سازی یک طراحی را مشخص می‌کنند، استفاده شوند. اطلاعات در این فایل‌ها ابزارهای EDA را قادر می‌سازند تا به‌طور خودکار ویژگی‌های کنترل توان را درج کند و مطابقت نتیجه با هدف را بیازماید. IEEE DASC منزلگاهی برای توسعه این فرمت در قالب کار گروه IEEE P۱۸۰۱ فراهم می‌سازد. در طول سال ۲۰۰۶ و دو ماه اول ۲۰۰۷ هر دوی فرمت توان یکپارچه و فرمت توان معمول توسعه داده شدند تا ابزارهای گوناگون را پشتیبانی کنند. کار گروه‌های IEEE P۱۸۰۱ با هدف ایجاد همگرایی این دو استاندارد فعالیت می‌کند.برگرفته شده از: «http://en.wikipedia.org/wiki/Power_optimization_(EDA)»