حلقه قفل‌شده فاز
یک حلقه قفل فاز یا حلقه قفل شده در فاز (Phase Locked Loop)(PLL) یک سیستم کنترلی الکترونیکی است، که یک سیگنال قفل شده فاز متناسب با ورودی یا مرجع (reference)، می‌سازد. PLL در یک بازخورد منفی مشترک توسط مقایسه خروجی «اسیلاتور کنترل‌شونده با ولتاژ (VCO)» و ورودی فرکانس مرجع، با آشکارساز فاز، انجام می‌پذیرد. آشکارساز فاز برای هدایت فاز اسیلاتور، به سیگنال مرجع ورودی، استفاده می‌شود. این نوع از مدارات به‌طور گسترده در رادیو، ارتباطات مخابراتی، کامپیوترها و دیگر کاربردهای الکترونیکی استفاده می‌شود، که به این ترتیب است:
تحقیقات اولیه در زمینه آنچه که به عنوان حلقه با فاز قفل شونده می‌شناسیم به سال ۱۹۳۲ بر می‌گردد، یعنی زمانی که محققان بریتانیایی برای گیرنده سوپر هترودین ادوین هاوارد آرمسترانگ، روش دیگری، یعنی هوموداین را توسعه دادند در سیستم هوموداین یا سینکروداین یک اسیلاتور محلی (LO) به فرکانس مطلوب توان ورودی تنظیم شده و با سیگنال ورودی چند برابر می‌گردد. سیگنال خروجی حاصله شامل اطلاعات اصلی مدولاسیون صوتی می‌باشد. قصد ما این بود تا یک مدار گیرنده متناوبی را توسعه دهیم که به مدارهای میزان شده کمتری نسبت به گیرنده سوپر هترودین نیاز دارد. چون اسیلاتور محلی سریعاً از فرکانس خود خارج می‌شود برای اسیلاتور یک سیگنال (پیام) تصحیح خودکار تا آن را به مانند سیگنال مطلوب، در فاز و فرکانس یکسان، نگه دارد. این تکنیک در سال ۱۹۳۲ در مقاله‌ای توسط H.de Bellescise در مجله فرانسوی Onde Electriqu توصیف شد.
مکانیزم‌های حلقه با فاز قفل شونده می‌تواند به عنوا ن مدارهای آنالوگ یا دیجیتالی اجرا شود. هر دو از این اجراها، ساختار پایه‌ای یکسانی را بکار می‌برند.
هر دو مدار PLL آنالوگ و دیجیتال سه قسمت اصلی دارند:
میزان کردن یک سیم پیانو را می‌توان با عملکرد حلقه با فاز قفل شونده مقایسه کرد با استفاده از یک دیاپازول یا Pitch pipe برای بدست آوردن فرکانس مرجع، کشش سیم بالا یا پایین تنظیم می‌شود تا اینکه فرکانس ضربه‌ای نارسا شده و شنیده نمی‌شود (اصطلاحاً این یک مثالی از «حلقه با فاز قفل شونده» فرکانس است زیرا فاز مرجع و سیم تنظیم‌کننده، برای تنظیم پیانو جزئی و بی‌اهمیت هستند)
قیاسی دیگر، هم‌زمان‌سازی بخش‌های چرخشی است. مثال رایج، گیر افتادن هم‌زمان چرخ دنده‌ها در انتقال دستی یک اتومبیل است. زمانی که دنده‌ها به هنگام حرکت اتومبیل تغییر می‌کند، چرخ دنده‌ها با سرعت‌های متفاوتی در چرخش هستند. این سرعت‌ها باید با هم منطبق باشند و دندانه‌های حلقه سنکروزاسیون، قبل از اینکه تغییر کامل شود باید همراستا شوند. (یا صدای سابیده شدن به گوش خواهد رسید)
مدارهای PLL دیجیتال اغلب به عنوان سینتی سایزهای کلاک اصلی برای میکروپروسسور و مؤلفه‌های کلیدی گیرنده/ فرستنده‌های ناهم‌زمان جامع (UARTs) بکار می‌رود. ساختار یک PLL دیجیتال، شبیه PLL آنالوگ (و در بعضی موارد ساده از آن) است. مکانیزم کنترل در یک PLL دیجیتالی به صورت یک «ماشین حالت محدود» بکار می‌رود. آشکارساز فاز می‌تواند یک دستگاه سیستم سنجش و مقیاس ساده باشد. مؤلفه اسیلاتور متغیر PLL، ممکن است با استفاده از یک منبع زمانی (همانند یک اسیلاتور کریستالی)، دو کانتر (بالا و پایین رونده) و یک سیستم مقایسه‌کننده دیجیتالی، کار کند میزان زیادی از یک PLL دیجیتالی با به کار بردن سیستم‌های منطقی قابل برنامه‌ریزی خیلی کوچکی اجرا می‌شوند.
PLLهای آنالوگ به‌طور کلی از یک آشکارساز فاز، فیلتر پایین گذر و اسیلاتور کنترل شده با ولتاژ (VCO) ساخته شده اندکه در یک وضعیت بازخورد منفی قرار دارند. ممکن است در مسیر بازخورد یا در مسیر مرجع یا هردو مسیر یک تقسیم‌کننده فرکانس وجود داشته باشد، تا کلاک خروجی PLL را به عدد صحیح چند مبنایی تبدیل کند. یک عدد مضرب غیر صحیح از فرکانس مرجع می‌تواند با جایگزینی تقسیم بر کانتر N در مسیر بازخورد با یک کانتر شالوینگ ضربه قابل برنامه‌ریزی، به وجود آید. این تکنیک معمولاً به ترکیب‌کننده کسری N یا PLL کسری N (fractional-NPLL اشاره می‌کند. اسیلاتور یک سیگنال متناوب در خروجی تولید می‌کند. تصور کنید که اسیلاتور، در ابتدا بمانند سیگنال مرجع، تقریباً در فرکانس خود ثابت است. پس اگر فاز اسیلاتور نسبت به فاز مرجع، افت کند، آشکارساز فاز باعث می‌شود که شارژ پمپ، ولتاژ کنترلی را تغییر دهد، به‌طوری‌که سرعت اسیلاتور افزایش پیدا می‌کند. به همین صورت، اگر فاز اسیلاتور جلوتر از فاز مرجع باشد آشکارساز فاز باعث می‌شود که شارژ پمپ با تغییر تنظیم ولتاژ، سرعت اسیلاتور را پایین آورد. فیلتر پایین گذر، سراشیبی ورودی کنترل را از شارژ پمپ صاف می‌کند. چون در ابتدا ممکن است اسیلاتور دورتر از فرکانس مرجع باشد، آشکارسازهای فاز عملی می‌توانند به اختلاف فازها پاسخ داده، و به این ترتیب، محدوده قفل ورودی مجاز را افزایش دهند. بسته به کاربرد و استعمال، خروجی اسیلاتورکنترل شونده یا سیگنال کنترل اسیلاتور، خروجی مفیدی از PLL، فراهم می‌کند.
یک بخش مهم حلقه کنترل‌شونده فاز، آشکارساز فاز است. آشکارساز فاز، فاز دو سیگنال ورودی آشکارساز مقایسه و یک خروجی تصحیح‌کننده می‌دهد و این خروجی به اسیلاتور کنترل‌شده با ولتاژ(VCO) متصل می‌باشد تا همیشه فاز بین دو ورودی را صفر نگه دارد. دو سیگنال ورودی معمولاً فرکانس مرجع و خروجی تقسیم شده اسیلاتور محلی است.
چندین نوع آشکارساز فاز وجود دارد، ساده‌ترین آن گیت XOR است که اختلاف فاز ۹۰ درجه را حفظ می‌کند اما نمی‌تواند سیگنال را قفل کند مگر اینکه قبلاً به فرکانس نزدیک شده باشد. آشکارساز پیچیده‌تر، یک State machine ساده به کار می‌برد تا تعیین کند که کدام دو سیگنال زودتر و اغلب موارد، تقاطع صفر دارد. این راه، PLL را به داخل قفل می‌آورد حتی زمانی که فرکانس وجود ندارد. این نوع به عنوان یک آشکارساز فرکانس فاز شناخته شده‌است.
تقویت‌کننده تربیعی، نیز به عنوان میکسر می‌تواند به مانند یک آشکارساز فاز بکار رود. با تقویت اسیلاتور و سیگنال‌های مرجع، این آشکارساز یک خروجی تولید می‌کند که از سیگنال فرکانس پایین تشکیل شده و دامنه آن مربوط به اختلاف فاز یا خطای فاز بین اسیلاتور و مرجع (Reference) می‌باشد و یک سیگنال ناخواسته دوم را از فرکانس اسیلاتور دارد که توسط یک فیلتر پایین گذر، حذف می‌شود.
یک PLL با یک آشکارساز پمپ شارژ Bang – bang، پالس‌هایی با بار ثابت، مثبت منفی، به خازن وارد می‌کند تا این خازن به عنوان یک مدار انتگرال گیر خازنی عمل کند. آشکارساز فاز برای یک پمپ شارژ Bang – bang باید همیشه یک Dead band داشته باشد که در آنجا فازهای مرجع و کلاک‌های بازخورد آنقدر نزدیک هستند که آشکارساز هردو یا هیچ‌کدام از پمپ‌های شارژها بدون هیچ تأثیر کلی، fine می‌کند. آشکارسازهای فاز Bang – bang ساده هستند، ولی در ارتباط با کوچک‌ترین پیک تو پیک تعریف شده جیتر قرار دارند، زیرا در حلقه با فاز قفل شونده آفست دو ارزش نهایی band dead را بدون تحریک، تحمیل می‌کند.
آشکارساز فاز متناسب، پمپ شارژ را هدایت کرده تا مقدار شارژ را در خطای آشکارساز فاز، بدست آورد. گرچه بعضی آشکارسازهای فاز متناسب، dead bandهایی دارند، اما بعضی هم از آن محرومند. به‌طور ویژه، بعضی طرح‌ها هر دو کنترل پالس «بالاً و» پایین" را حتی هنگامی که فاز آفست صفر است، تولید می‌کنند. این پالس‌ها مدت کوتاه یکسانی داشته و باعث می‌شود که پمپ شارژ در زمانی که فاز کاملاً انطباق دارد، پالس‌های جریان مثبت و منفی بار برابر را تولید کند. اگر ورودی‌ها به‌طور ناچیزی با هم عدم تطبیق داشته باشند، هم پالس بالا یا پایین کمی بار بیشتری از دیگری خواهد داشت و PLL قادر خواهد بود تا آفست را تصحیح کند. PLLهایی با این نوع سیستم نظارت، یک dead band را نمایش نمی‌دهد و به نوعی، کوچک‌ترین پیک تو پیک جیتر سطح پایینی دارند که توسط سازه‌های محدودکننده تعیین می‌شوند.
اسیلاتور القایی (اوسیلاتور LC) از یک مدار تانک LC ساخته شده‌اند که با شارژ و دشارژ کردن یک خازن از طریق یک سلف، نوسان می‌کند. این اسیلاتورها، در زمانی که یک منبع فرکانس قابل کنترل لازم باشد (مثل فرستنده گیرنده‌های رادیویی) نوعاً کاربرد دارند. بیشتر اسیلاتورهای LC، از القاگرهای off-chip را بکار می‌برند. القاگرهای on-chip از اتلاف زیاد توان ورودی آزار می‌یابند، به گونه‌ای که Q ناشی از مدار تانک، کمتر از ۱۰ است. هر چه فرایندها، شمار بیشتری از ورقه‌های فلزی را تولید کند، القاگرهای on-chip، مفیدتر و سودمند می‌شوند. یک خازن کنترل‌شونده با ولتاژ، روشی است که یک اسیلاتور LC را وادار می‌کند که فرکانسش را در پاسخ به یک ولتاژ کنترلی، تغییر دهد. هر دیود نیمه هادی با بایاس معکوس، میزانی از ظرفیت الکتریکی خازن وابسته به ولتاژ را نشان می‌دهد و می‌تواند بکار رود تا فرکانس یک اسیلاتور را با تغییر یک ولتاژ کنترلی بکار رفته برای دیود، تغییر دهد. دیودهای با ظرفیت الکتریکی متغیر varactor با دامنه وسیعی از مقدار الکتریکی خازنی وجود دارند. چنین دستگاهایی در تولید اسیلاتورهای کنترل‌شونده با ولتاژ، بسیار مناسب هستند.
اسیلاتورهای کریستالی، بلورهای کوارتز پیزو الکتریک هستند که به‌طور مکانیکی بین دو شکل با تفاوت جزئی، نوسان می‌کنند. بلورها ضریب مرغوبیت (Q) خیلی بالایی دارند و فقط می‌توانند در دامنه کوتاهی از فرکانس‌ها، کنترل شوند. اسیلاتورهای کریستالی به عنوان مرجع فرکانس در PLLهای دیگر بکار می‌روند، و تقریباً در هر دستگاه الکترونیک مصرف‌کننده، یافت می‌شوند. چون این کریستال یک مؤلفه off-chip به‌شمار می‌رود، که بعضی هزینه‌ها و پیچیدگی را به طرح سیستم اضافه می‌کند، اما کریستال به خودی خود، کم خرج و ارزان است.
قطعات موج صوتی سطحی (SAWs)، یک نوع اسیلاتور کریستالی هستند، اما با برقراری موج ایستاده بر سطح بلور کوارتز، نوسان‌های بیشتری پیدا می‌کنند. این قطعات، گرانتر از اسیلاتور کریستالی هستند، و در بیشتر کاربردهای خاص که نیاز به مرجع فرکانس خیلی دقیق و مستقیم دارند، همانند تلفن‌های موبایل، بکار می‌روند.
برای اینکه یک PLL در داخل یک تراشه میکروپروسسور، ساخته شوند، اسیلاتورهای حلقه می‌توانند به عنوان اسیلاتور کنترل‌شونده با ولتاژ یک مولتی ویبراتور آزاد(VCO) بکار روند. آن‌ها از یک حلقه حالت‌های تأخیر فعال ساخته شده‌اند. در کل این حلقه، دارای تعداد تکی حالت‌های معکوس است، به گونه‌ای که وضعیت ثابتی برای ولتاژهای حلقه داخلی وجود ندارد. در عوض، یک انتقال تکی نا محدود در اطراف این حلقه انتشار می‌یابد. این فرکانس با تغییر ولتاژ ورودی یا بار خازنی در هر مرحله، کنترل و تنظیم می‌شود. مجموعاً VCO، پایین‌ترین ضریب مرغوبیت را از اسیلاتورهای بکار رفته، نشان می‌دهند و بنابراین از جیتر Jitter بیشتری نسبت به انواع دیگر، رنج می‌برد. این Jitter به نسبت پایینی می‌تواند برای بسیاری از کاربردها ایجاد شود، که در این‌طور موارد VCO از مزایای نداشتن مؤلفه‌های off-chip (گرانی) یا القاگرهای on-chip (بازده کم در فرایند CMOS) بهره‌مند می‌شود. همچنین این اسیلاتورها نسبت به انواع دیگر از دامنه گسترده‌ای از کنترل و تنظیم برخوردارند، که بازده را افزایش می‌دهد و گاهی، صورتی از تولید نهایی محسوب می‌شود.
بیشتر PLLها دارای یک تقسیم‌کننده بین اسیلاتور و ورودی بازخورد آشکارساز فاز بوده که یک سینتی سایزر فرکانس تولید کند. یک تقسیم‌کننده قابل برنامه‌ریزی در کاربرد فرستنده‌های رادیویی، مفید است، زیرا شمار زیادی از فرکانس‌های فرستنده می‌تواند از اسیلاتور پایدار منفرد و دقیق اما گران تولید گردند.
همچنین بعضی PLLها شامل یک تقسیم‌کننده بین کلاک مرجع و ورودی مرجع برای آشکارساز فاز هستند. اگر این تقسیم‌کننده با M تقسیم شود، به VCO این امکان را می‌دهد که توسط N / M، فرکانس مرجع را چند برابر کند. به نظر ساده‌تر است تا تنها PLL را با یک فرکانس پایین تغذیه کنیم، اما در بعضی موارد، موضوعات دیگر، فرکانس مرجع را تحمیل می‌کنند و بنابراین تقسیم‌کننده مرجع، اولویت دارد. ضرب فرکانس در یک مورد می‌تواند با قفل PLL بر روی `n`نمین هارمونیک سیگنال، بدست آید.
حلقه‌های قفل شونده فاز به‌طور گسترده برای اهداف هم‌زمان‌سازی بکار می‌روند؛ در ارتباط پیرامونی برای ردگیری موج حامل و گسترش آستانه، هم‌زمان‌سازی بیتی و هم‌زمان‌سازی نشانه، همچنین حلقه قفل شونده فاز می‌تواند برای دمدولاسیون کردن سیگنال‌های مدوله شده فرکانسی، بکار روند. در فرستنده‌های رادیویی، یک PLL، فرکانس‌های جدیدی را که مضربی از فرکانس مرجع هستند، با همان ثبات به عنوان فرکانس مرجع، هم‌زمان (synthesize) می‌کند.
بعضی از رشته‌های اطلاعاتی، مخصوصاً رشته‌های اطلاعاتی سریال با سرعت بالا (همانند رشته‌های خام اطلاعات در هد مغناطیسی در دیسک درایو)، بدون یک کلاک همراه، فرستاده می‌شوند. این گیرنده از یک مرجع فرکانس تقریبی، کلاکی را ایجاد می‌کند و سپس فاز را در انتقال رشته اطلاعاتی با یک PLL در یک ردیف قرار می‌دهد. این فرایند بازیابی کلاک نامیده می‌شود. به منظور اجرای این طرح، رشته اطلاعاتی باید یک انتقال داشته باشد تا هر انحرافی را در اسیلاتور PLL تصحیح کند. چند نوع از انکدر به کار رفته‌است؛ که ۸B10B خیلی رایج است.
اگر کلاک به صورت موازی با اطلاعات فرستاده شود، آن کلاک می‌تواند از اطلاعات نمونه برداری کند. چون کلاک قبل از اینکه بواند فلیپ فلاپ را تحریک کرده تا از اطلاعات نمونه برداری کند، باید دریافت و تقویت شود، پس یک محدودیت و تأخیر وابسته به فرایند دما و ولتاژ بین لبه کلاک آشکار شده و پنجره اطلاعات دریافت شده وجود خواهد داشت. یک راه حذف این تأخیر این است که PLL اُریب زدا را بر روی طرف گیرنده قرار دهیم به‌طوری‌که کلاک در هر فلیپ فلاپ اطلاعاتی با کلاک دریافتی، از نظر فاز، با هم منطبق شوند. در این نوع کاربرد، صورت خاصی از یک PLL که اغلب مورد استفاده قرار می‌گیرد، حلقه قفل شده تأخیر Delay - Locked Loop (DLL) نامیده می‌شود.
بیشتر سیستم‌های الکترونیک شامل انواع مختلفی از پردازشگرها هستند که با سرعت صدها مگاهرتز کار می‌کنند. منابع پالسی که به نوعی برای این پردازشگرها تهیه می‌شوند از PLLهای مولد پالس نشات می‌گیرند که مرجع پالسی با فرکانس پایین‌تر (معمولاً ۵۰ یا ۱۰۰ مگاهرتز) را تا فرکانس عملیاتی آن پردازشگر، افزایش می‌دهد. فاکتور ضرب می‌تواند در مواردی که فرکانس کار، چند گیگاهرتز و کریستال مرجع ده‌ها یا صدها مگاهرتز است، واقعاً بزرگ باشد.
تمام سیستم‌های الکترونیکی، بعضی انرژی‌های فرکانس رادیویی ناخواسته را انتشار می‌دهند. آژانس‌های تنظیمی مختلفی (همانند کمیسیون ارتباطات فدرال در ایالات متحده) محدودیت‌هایی را در زمینه این انرژی انتشار یافته و تداخلات صورت گرفته توسط آن، وضع کردند. نویز انتشار یافته به‌طور کلی در پیک طیفی تیز ظاهر می‌شود. یک طراح سیستم می‌تواند از یک PLL طیف گسترده استفاده کند تا تداخلات گیرنده‌های با ضریب مرغوبیت بالا را با استفاده از گسترش انرژی در سراسر بخش بزرگ‌تر طیف، کاهش دهد. برای مثال، با تغییر فرکانس کار به بالا و پایین به مقدار کوتاهی (تقریباً ۱٪) عملکرد یک سیستم با صدها مگاهرتز می‌تواند تداخلش را حتی بالاتر از چند مگاهرتز طیف، گسترش دهد، که شدیداً میزان نویزی که با گیرنده‌های FM دارای ده‌ها کیلوهرتز گستره باند، دیده شده، کاهش می‌دهد.
کلاک مرجع به چیپ وارد شده و PLL را تحریک می‌کند. توزیع کلاک معمولاً متوازن است به گونه‌ای که کلاک در هر نقطه پایانی به‌طور هم‌زمان می‌رسد. یک از نقاط پایانی، ورودی بازخورد PLL است. تابع PLL باید کلاک توزیع شده را با کلاک مرجع آمده، مقایسه کند و فاز و فرکانس خروجی اش را تغییر دهد تا اینکه کلاک مرجع و کلاک بازخورد، فاز و فرکانس منطبق با هم شده باشند. از دیدگاه نظریه کنترل، PLL یک مورد خاص از «فیلتر کالمن» (Kalman) است. PLLها در همه جا هستند؛ آن‌ها کلاک‌ها را به خوبی کلاکی که در قسمت‌های کوچکی از چیپ‌های منفرد توزیع می‌شوند، در سیستم‌ها پخش می‌کنند.
گاهی اوقات کلاک مرجع، اصلاً نمی‌تواند یک کلاک الگو باشد، بلکه یک رشته اطلاعاتی با انتقال کافی است که PLL را قادر می‌سازد تا یک کلاک منظمی را از آن رشته، بازیابی کند. گاهی کلاک مرجع همان فرکانسی است که آن کلاک از طریق توزیع کلاک بدست آورده، کلاک‌های دیگر ناشی از کلاک توزیعی ممکن است، کلاک مرجع چندگانه باشند.
یک خاصیت مطلوب تمام PLL این است که لبه‌های کلاک بازخورد و کلاک مرجع، در یک ریف خیلی نزدیک قرار می‌گیرند اختلاف متوسط کلاک بین فازهای دو سیگنال در زمانی که PLL کلاک را بدست آورده static phase offset نامیده می‌شود. واریانس بین این دو فاز را tracking jitter می‌نامند. فاز آفست ایستا (static phase offset) باید صفر باشد و tracking jitter نیز باید تا حد ممکن پایین باشد.
نویز فاز (Phase noise) نوعی دیگر از اختلال است که در PLLها مشاهده می‌شود و بیشتر توسط سازه‌های تقویت‌کنندهٔ به کار رفته در مدار، به وجود می‌آید. بعضی تکنولوژی‌ها شناخته شده‌اند تا بهتر از دیگران در این زمینه، کار انجام دهیم. بهترین PLLهای دیجیتالی با سازه‌های منطقی امیتر کوپل شده (ECL) با هزینه مصرف بالا، ایجاد می‌شوند. برای پایین نگه داشتن نویز از در مدارهای PLL، بهتر است تا از اشباع مدارهای منطقی مثل TTL یا CMOS اجتناب کنیم.
خاصیت مطلوب دیگر تمام PLLها این است که فاز و فرکانس ناشی از کلاک تولید شده، با تغییرات سریع ولتاژ تغذیه و خطوط زمین، تأثیری نخواهد داشت، و ولتاژ سابستریت که از روی آن مدارهای PLL ساخته شده‌اند، (نیز با این تغییرات)، تأثیر نمی‌گیرند. این خاصیت را دفع نویز ورودی و سابستریت می‌نامند. هرچه میزان دفع نویز بیشتر باشد، بهتر است.
موارد دیگر استفاده PLL: