المعالج AMD six-core Istanbul
AMD Istanbul
AMD Istanbul اطلق عليه اسم2419EE وهو من سلسلة معالجات Opteron™ , وبُني هذا المعالج على الأساس الذي اعتمدته AMD “Barcelona” و“Shanghai”مع بعض التقنيات الرئيسية المتقدمة والتعزيزات الإضافية التي تتضمن إمكانية كبيرة لتحسين قابلية التطوير , وتوافر وزيادة L3 cache .
ومع صدور هذا المعالج سيكون هناك المزيد من التعزيزات لمطوري البرمجيات مثل أكبر ذاكرة L3 cache مشتركة .
هذا المعالج يحوي ستة نوى على قطعة واحدة وهذا يعطيه دفعة كبيرة في الأداء (6MB of L3 cache), وأيضاً يحتوي على HT assist للمساعدة بزيادة (تناقل البيانات) , وأيضا يحتوي على عدة مميزات قوية للحفاظ على النظام بارداً وهو يعمل .
وتقول شركة AMD بأن هذا المعالج سوف سيزيد الأداء بنسبة 34% لكل واط وهذا أقصى أداء يمكن الحصول عليه حاليا بالجيل السابق رباعي الأنوية من معالجات إيه إم دي أبترون..
كل نواة تضم 512k من L2 cache و128k من L3 cache أما بالنسبة لـ L1 cache فهي مشتركة بين النوى الستة , بما أن هذا المعالج يحتوي على ستة نوى فبإمكانه أن يصدر 3 تعليمات في دور الساعة , وترتبط النوى الستة مع بعضها في الرقاقة العارضة التي تربط أيضاً وحدة تحكم الذاكرة إلى غيرها من المعالجات على لوحة HyperTransport إن وجد .
ومعالجات AMD Istanbul هي MP capable قادرة على دعم 8 معالجات (48 نوى) .
•أكثر طلاقة : حيث أن أداء النوى الستة يتيح تشغيل أكثر ونطاق عالي في حين يقوم بحفظ الطاقة.
•المزيد من النوى : يجهز ست نوى قوية على كل شريحة , ويقدم أداء أفضل في البيئات الافتراضية , وقاعدة البيانات , وخدمة الويب .
•عبء العمل الأمثل : الأجهزة المبتكرة مثل Virtualization AMD تعالج متطلبات أعباء العمل مع سرعة فائقة وكفاءة .
•الافتراضية : يعمل بمساعدة الأجهزة الافتراضية من أجل توطيد واستضاف بيئات الحوسبة العميل واستمرارية العمل .
•ميزة التكلفة الإجمالية .
•توفير الطاقة .
أولاً 
تردد الساعة لجزء تقنية الربط الفائق مستقل عن النواة وعن واجهة الذاكرة , دور ساعة النواة 2.6 GHz , سرعة L3 cache هي 2.2 GHz و(تقنية الربط الفائق ) هي 2.4 GHz
نلاحظ أن تردد ساعة النواة في هذا المعالج أقل من تردد ساعة النواة في معالج Shanghai]] (2.9 GHz]] ) ويرجع ذلك إلى إنتاج الحرارة التي تبقى ضمن حدود يمكن التحكم بها في هذه الطريقة .
ثانياً
إضافة HT Assist]] (1MB]] في ذاكرة L3 cache) ,الذي يحوي موقف وحالة cache lines المستخدمة من الـ chip الذي يقلل من مزامنة البيانات المخزنة عبر وحدات المعالجة المركزية في مآخذ متعددة , ويعتبر فضاء احتياطي في معالج يحوي L3 cache , والذي يخزن فهرس على خطوط cpu's cache الذي يجرى استخدامها على نطاق المنظومة ومن ثم يصبح المعالج "host" عبارة عن cach lines مخزنة في دليلها , إن وجدت وحدة المعالجة المركزية حاجة إلى تحديث خط معين (سطر معين) في الـ cache فإنه غالباً ما تعرف أي وحدة معالجة مركزية هي المضيف الصحيح لتلك المعلومات وليس لديها أي حاجة إلى أن تقوم بعمل بث لاسلكي إلى جميع النوى وببساطة تقوم بقراءة الجزء من ذاكرة L3 cache وهذا أدى إلى انخفاض حركة المرور في الـ interconnection fabric بشكل كبير . 
هكذا نرى أن الـ HT Assist قام بحل محل طلبات الـ بث لاسلكي (الذي يقوم بالإرسال إلى عدة مآخذ) مع الطلبات الموجهة في 8 من 11 من وحدة المعالجة المركزية العادية إلى وحدة المعالجة المركزية المعاملة . 
هذا الانخفاض في الـ traffic يمكن أن يسفر عن تحقيق مكاسب كبيرة في (bandwidth) المتوافر حيث يتزايد من 25GB/s إلى42GB/s
[• http://techreport.com/articles.x/17005]
[• http://developer.amd.com/ZONES/ISTANBUL/Pages/default.aspx#articles_blogs]
[• http://forums.amd.com/devblog/blogpost.cfm?threadid=114108&catid=271]
[• http://www.amd.com/us/products/server/processors/six-core-opteron/Pages/six-core-opteron.aspx]