TCN68-164:1997

Tiêu chuẩn ngành TCN 68-164:1997 về lỗi bít và rung pha của các đường truyền dẫn số - Yêu cầu kỹ thuật và Quy trình đo kiểm do Tổng cục Bưu điện ban hành TIÊU CHUẨN NGÀNH TCN 68-164:1997 LỖI BIT VÀ RUNG PHA CỦA CÁC ĐƯỜNG TRUYỀN DẪN SỐ YÊU CẦU KỸ THUẬT VÀ QUY TRÌNH ĐO KIỂM BIT ERROR RATE AND JITTER OF DIGITAL TRANSMISSION PATHS TECHNICAL REQUIREMENT AND MEASUREMENT PROCEDURE MỤC LỤC Lời nói đầu 1. Phạm vi áp dụng 2. Các định nghĩa và thuật ngữ 3. Các tiêu chuẩn về lỗi bit và rung pha 3.1 Phân bố chỉ tiêu lỗi bit cho kênh truyền dẫn 64 kbit/s 3.2 Phân bố chỉ tiêu lỗi bit cho tuyến có tốc độ cao 3.3 Tiêu chuẩn rung pha đối với các giao diện PDH 3.4 Chỉ tiêu mức trôi pha và rung pha tại giao diện SDH 3.5 Chỉ tiêu mức rung pha và trôi pha đối với các phần tử SDH 4. Quy trình đo lỗi bit và rung pha 4.1 Quy trình đo lỗi bit 4.2 Quy trình đo rung pha Phụ lục A: Phương pháp đo trôi pha Tài liệu tham khảo LỜI NÓI ĐẦU TCN 68 - 164: 1997 được xây dựng theo các khuyến nghị của Liên minh Viễn thông quốc tế (ITU) và các đặc tính kỹ thuật của thiết bị truyền dẫn dùng trên mạng viễn thông quốc gia. TCN 68 - 164: 1997 do Viện Khoa học kỹ thuật Bưu điện biên soạn, Vụ Khoa học công nghệ - Hợp tác quốc tế đề nghị và được Tổng cục Bưu điện ban hành theo quyết định số 796/1997/QĐ-TCBĐ ngày 30 tháng 12 năm 1997. TCN 68 - 164: 1997 LỖI BIT VÀ RUNG PHA CỦA CÁC ĐƯỜNG TRUYỀN DẪN SỐ YÊU CẦU KỸ THUẬT VÀ QUY TRÌNH ĐO KIỂM BIT ERROR RATE AND JITTER OF DIGITAL TRANSMISSION PATHS TECHNICAL REQUIREMENT AND MEASUREMENT PROCEDURE (Ban hành theo Quyết định số 796/1997/QĐ-TCBĐ ngày 30 tháng 12 năm 1997 của Tổng cục trưởng Tổng cục Bưu điện) 1. Phạm vi áp dụng Tiêu chuẩn này áp dụng cho các đường truyền dẫn số PDH (2, 8, 34, 140 Mbit/(s), SDH (155, 622, 2500 Mbit/s) và các đấu nối chuyển mạch số 64 kbit/s với độ dài quy chuẩn. Đối với các tuyến truyền dẫn tốc độ khác với các tốc độ kể trên và cự ly thông tin khác với độ dài quy chuẩn thì cần được quy về các tốc độ và độ dài quy chuẩn tương ứng. Tiêu chuẩn này làm cơ sở cho việc đánh giá chất lượng các đoạn truyền dẫn số, các tuyến truyền dẫn số có tốc độ khác nhau và cự ly thông tin khác nhau. 2. Các định nghĩa và thuật ngữ Trong tiêu chuẩn này có sử dụng các định nghĩa và thuật ngữ sau: 2.1 Lỗi bit - A. Bit Error Lỗi bit là sự thu sai bit do quá trình truyền dẫn tín hiệu trong mạng số gây ra. 2.2 Tỷ lệ lỗi bit - A. Bit Error Rate - BER BER là tỷ số giữa số bit bị lỗi trên tổng số bit phát đi. Thông số này đặc trưng cho chất lượng truyền dẫn của tuyến. 2.3 Thời gian khả dụng và thời gian không khả dụng - A. Available Time and Unavailable Time Theo khuyến nghị ITU-T - G.821 thời gian thực hiện phép đo được chia làm hai phần: Phần thời gian khả dụng là thời gian trong đó hệ thống được coi là có khả năng thực hiện các chức năng quy định và phần thời gian không khả dụng là thời gian lrong đó hệ thống được coi là không có khả năng làm việc. Các khoảng thời gian 1 giây được tính là thời gian đơn vị để xem xét tỷ lệ lỗi bit. Sự chuyển đổi từ thời gian khả dụng sang thời gian không khả dụng được bắt đầu bởi 10 giây liên tiếp, trong mỗi giây đó có tỷ lệ lỗi bit lớn hơn 10 -3 hoặc có chỉ thị cảnh báo (AIS). 10 giây này sẽ thuộc về thời gian không khả dụng Sự chuyển đổi từ thời gian không khả dụng sang thời gian khả dụng bắt đầu bởi 10 giây liên tiếp, trong mỗi giây đó có tỷ lệ lỗi bit nhỏ hơn 10 -3 . 10 giây này sẽ thuộc về thời gian khả dụng. 2.4. Giây bị lỗi - A. Errored Second - ES Một giây trong khoảng thời gian khả dụng có tỷ lệ lỗi bit nằm trong khoảng từ 0,0 đến 10 -3 . 2.5 Giây bị lỗi nghiêm trọng - A. Severely Errored Second - SES Một giây trong khoảng thời gian khả dụng có BER > 10 -3 hoặc có tín hiệu chỉ thị cảnh báo (AIS). 2.6 Phút suy giảm chất lượng - A. Degraded Minute - DM "Phút" được tính như sau: trong khoảng thời gian khả dụng tất cả các giây lỗi nghiêm trọng được loại bỏ, các giây còn lại được nhóm liên tiếp thành từng khối 60 giây và các khối này được gọi là phút. Một phút suy giảm chất lượng là phút có tỷ lệ lỗi bit lớn hơn 10 -6 . 2.7 Khối - A. Block Khối là tập hợp các bit liên liếp trong luồng. Mỗi bit thuộc về một khối và chỉ một khối mà thôi. 2.8 Khối bị lỗi - A. Errored Block - EB Khối trong đó có ít nhất một bit bị lỗi. 2.9 Giây bị lỗi theo khối - A. Block Errored Second - BES Trong khoảng thời gian 1 giây có ít nhất một khối bị lỗi. 2.10 Giây bị lỗi nghiêm trọng theo khối - A. Severely Block Errored Second - SBES Trong khoảng thời gian 1 giây có nhiều hơn 30% khối bị lỗi hoặc ít nhất có một chỉ thị cảnh báo (AIS). 12.11 Lỗi khối nền - A. Background Block Error - BBE Một khối bị lỗi không thuộc trong giây lỗi nghiêm trọng. 2.12 Tỷ lệ giây bị lỗi - A. Error Second Ratio - ESR Tỷ số giữa giây bị lỗi và tổng số giây đo trong khoảng thời gian khả dụng. 2.13 Tỷ lệ giây bị lỗi nghiêm trọng - A Severely Errored Second Ratio - SESR Tỷ số giữa giây bị lỗi nghiêm trọng và tổng số giây đo trong khoảng thời gian khả dụng. 2.14 Tỷ lệ lỗi khối nền - A Background Block Error Ratio - BBER Tỷ số giữa lỗi khối nền và tổng số khối đo trong khoảng thời gian khả dụng. 2.15 Trôi pha và rung pha - A. Wander and Jitter Trôi pha và rung pha là những biến đổi về pha của tín hiệu số thu được so với những vị trí lý tưởng của chúng. - Những biến đổi pha có tần số lớn hơn hoặc bằng 10 Hz gọi là rung pha. - Những biến đổi pha có tần số bé hơn 10 Hz gọi là trôi pha. 2.16 Rung pha tự phát - A. Jitter Generation Rung pha tự phát xác định bằng tổng các rung pha ở đầu ra của thiết bị khi tín hiệu đầu vào không bị rung pha. 2.17 Hàm truyền đạt rung pha - A. Jitter Transfer Hàm truyền đạt rung pha được xác định bằng tỉ số giữa biên độ rung pha đầu ra và biên độ rung pha đầu vào theo tần số đối với mỗi tốc độ bit. 2.18 Giới hạn mức rung pha vào - A. Jitter Tolerance Giới hạn mức rung pha vào của thiết bị là biên độ và tần số rung pha cực đại đối với mỗi tốc độ truyền dẫn tại lối vào giao diện hay của thiết bị. 2.19 Khoảng đơn vị - A. Unit Interval - UI Ul = Chu kỳ một xung đồng hồ chuẩn 2.20 Mức rung pha tại giao diện - A. Interface Jitter 2.21 Sai số khoảng thời gian - A. Time Interval Error - TIE TIE là những biến đổi đỉnh - đỉnh thời gian trễ của một tín hiệu số so với một tín hiệu định thời lý tưởng trong một chu kỳ quan sát. 2.22 Sai số khoảng thời gian lớn nhất - A Maximum Time Interval Error - MTIE MTIE là những biến đổi đỉnh - đỉnh lớn nhất thời gian trễ của một tín hiệu số so với một tín hiệu định thời lý tưởng theo mỗi chu kỳ quan sát. 2.23 Các chữ viết tắt AIS Alarm Indication Signal Tín hiệu chỉ thị cảnh báo AMI Alternative Mark Inversion Mã đảo dấu luân phiên AU-AIS Adminitrative Unit-Alarm Indication Signal Tín hiệu chỉ thị cảnh báo của khối quản lý AU-LOP Adminitrative Unit-Loss Pointer Mất con trỏ của khối quản lý BBE Background Block Error Lỗi khối nền BBER Background Block Error Ratio Tỷ lệ lỗi khối nền BIP Bit Interleaved Parity Cài bit chẵn lẻ CRC Cyclic Redundancy Check Kiểm tra vòng dư DM Degraded Minute Phút suy giảm chất lượng EB Errored Block Khối bị lỗi EDC Error Detection Code Mã phát hiện lỗi ES Errored Second Giây bị lỗi ESR Errored Second Ratio Tỷ lệ giây bị lỗi FAS Frame Alignment Signal Tín hiệu cân bằng khung HP-PLM Higher-order Path Mismatch Mất tải của luồng bậc cao hơn HP-LOM Higher-order Path of Multiframe Alignment Mất cân bằng đa khung của luồng bậc cao hơn HP-RDI Higher-order Path-remote Defect Indication Chỉ thị khuyết tật từ xa của luồng bậc cao hơn HP-TIM Higher-order Path-Trace Identifier Mismatch Mất phối hợp nhận dạng luồng bậc cao HP-UNEQ Higher-order Path-UNEQuipped Không được trang bị luồng bậc cao hơn HRP Hypothetical Reference Path Luồng giả định chuẩn HRX Hypothetical Reference Digital Connection Tuyến số giả định chuẩn IG International Gateway Cổng quốc tế ISM In-service Monitoring Giám sát khi đang khai thác LE Local Exchange Tổng đài nội hạt LP-RDI Lower-order Path-Remote Defect Indication Chỉ thị khuyết tật từ xa cho luồng bậc thấp LP-REI Lower-order Path-Remote Error Indication Chỉ thị lỗi từ xa cho luồng bậc thấp LP-TIM Lower-order Path Trace Identifier Indication Mất phối hợp nhận dạng luồng bậc thấp LP-UNEQ Lower-order Path-UNEQuipped Không được trang bị luồng bậc thấp hơn MS-AIS Multiplex Section-Alarm Indication Signal Tín hiệu chỉ thị cảnh báo của đoạn ghép NRZ Non Return Zero Mã không quay về "0" PCM Pulse Code Modulation Điều chế xung mã PDH Plesiochronous Digital Hierarchy Phân cấp số cận đồng bộ PEP Path End Point Điểm cuối luồng PRBS Pseudo Random Binary Sequence Chuỗi nhị phân giả ngẫu nhiên RS-TIM Regenerator Section Trace Identifier Mismatch Mất phối hợp nhận dạng đoạn lặp STM-LOF Synchronous Transport Module Loss Of Frame Alignment Mất đồng bộ khung của mô-đun chuyển tải đồng bộ STM-LOS Synchronous Transport Module Loss Of Signal Mất tín hiệu của mô-đun chuyển tải đồng bộ SDH Synchronous Digital Hierarchy Phân cấp số đồng bộ SES Severely Errored Second Giây bị lỗi nghiêm trọng SESR Severely Errored Second Ratio Tỷ lệ giây bị lỗi nghiêm trọng SLR Synchronous Line Regenerator Bộ khuếch đại tuyến đồng bộ SLM Synchronous Line Multiplexing Bộ ghép kênh đồng bộ TDM Time Division Multiplexing Ghép kênh phân chia theo thời gian TU-AIS Tributary Unit-Alarm Indication Signal Tín hiệu chỉ thị cảnh báo của khối nhánh TU-LOM Tributary Unit Loss Of Multiframe Mất đa khung của khối nhánh TU-LOP Tributary Unit-loss Of Pointer Mất con trỏ của khối nhánh VC Virtual Container Con-te-nơ ảo 3. Các tiêu chuẩn về lỗi bit và rung pha 3.1 Phân bố chỉ tiêu lỗi bit cho kênh truyền dẫn 64 kbit/s Theo Khuyến nghị ITU-T - G.821. Để đánh giá chất lượng một tuyến truyền dẫn, người ta dựa trên mô hình tuyến số giả định chuẩn (Hypothetical Reference Digital Connection - HRX) hay còn gọi là tuyến quy chuẩn do ITU-T đề xuất (hình l). Tuyến này có độ dài tổng cộng là 27500 km với thời gian đo các thông số lỗi là một tháng. Đối với tuyến số giả định chuẩn, các chỉ liêu lỗi được cho như bảng 1. Hình 1: Mô hình tuyến số giả định chuẩn Bảng 1: Phân bố chỉ tiêu lỗi của một đấu nối quốc tế T hôn g s ố đặ c tí n h l ỗ i Ch ỉ t i ê u (% t h ờ i g i an ) D M 10 SES 0 , 2 ES 8 Toàn bộ độ dài của HRX được phân làm ba cấp a. Cấp nội hạt (Local Grade) Cấp nội hạt là phần của tuyến nằm giữa thuê bao và tổng đài nội hạt. b. Cấp trung bình (Medium Grade) Cấp trung bình là phần của tuyến nằm giữa tổng đài nội hạt và trung tâm chuyển mạch quốc tế. c. Cấp cao (High Grade) Cấp cao là phần của tuyến nằm giữa các trung tâm chuyển mạch quốc tế. 3.1.1 Chỉ tiêu về giây bị lỗi (ES) và phút suy giảm chất lượng (DM) cho các cấp mạch Bảng 2: Phân bố chỉ tiêu lỗi bit cho các cấp mạch Cấp mạch Phân bố chỉ tiêu DM và ES Nội hạt 15% phân bố theo khối cho mỗi đầu Trung bình 15% phân bố theo khối cho mỗi đầu Cao 40% (tương đương 0,0016%/km cho tuyến 25000 km) Khái niệm phân bố theo khối ở đây nghĩa là phân bố cho toàn cấp mạch đó mà không xét đến độ dài của mạch. 3.1.2 Chỉ tiêu về giây mỗi nghiêm trọng (SES) cho các cấp mạch Chỉ tiêu tổng cộng về giây lỗi nghiêm trọng (SES) là 0,2%. Trong 0,2% này thì 0,1% được phân bố cho 3 cấp mạch như bảng 3. Bảng 3: Phân bố SES cho các cấp mạch Cấp mạch Phân bố chỉ tiêu SES Nội hạt 0,015% phân bố theo khối cho mỗi đầu Trung bình 0,015% phân bố theo khối cho mỗi đầu Cao 0,04% 0,1% SES còn lại được phân bố cho cấp trung bình và cấp cao để điều tiết các tác động bất lợi ảnh hưởng đến chất lượng truyền dẫn. Với các tuyến trong phần mạch bậc cao và trung bình có sử dụng hệ thống vô tuyến chuyển tiếp hoặc vệ tinh, có một phần phân bố mở rộng về chỉ tiêu SES. Tuyến sử dụng viba số chuyển tiếp 2500 km được phân bố một phần mở rộng về SES là 0,05%, và phân bố một phần mở rộng 0,01% SES cho một đấu nối vệ tinh. 3.1.3 Phân bố chỉ tiêu cho mô hình đoạn số phân cấp theo tốc độ 2048 kbit/s Vì một tuyến truyền dẫn thực thường có độ dài nhỏ hơn 27500 km nên khuyến nghị G.921 đã đưa ra mô hình đoạn số với các độ dài thực tế (50 hoặc 280 km). Một đoạn số là một hệ thống bao gồm hai thiết bị đầu cuối và môi trường truyền dẫn giữa chúng. Phân bố chỉ tiêu lỗi cho các đoạn số như bảng 4. Bảng 4: Phân bố chỉ tiêu lỗi cho các đoạn truyền dẫn số Cấp chất lượng của đoạn Độ dài đoạn km Phân bố (% của chỉ tiêu tổng thể) Đoạn số được sử dụng ở cấp mạch 1 280 0,45 Cao 2 280 2 Trung bình 3 50 2 Trung bình 4 50 2 Trung bình 3.1.4 Tiêu chuẩn lỗi bit cho các luồng có tốc độ cơ sở hoặc tốc độ lớn hơn 3.1.4.1 Giây bị lỗi Tỷ lệ phần trăm: giây bị lỗi quy về đấu nối 64 kbit/s được tính theo công thức sau: Trong đó: n: Số lỗi trong giây thứ i tại tốc độ bit cần đo N: Tỷ số giữa tốc độ bit cao hơn và 64 kbit/s J: Thời gian đo tính bằng giây (không tính thời gian không khả dụng) Tỷ số n/N tại giây thứ i bằng: n/N Nếu 0 < n=""><> 1 Nếu n ≥ N 3.1.4.2 Phút suy giảm chất lượng Tỷ lệ phần trăm phút suy giảm quy chuẩn về đấu nối tốc độ 64 kbit/s có thể được tính trực tiếp từ phép đo, nghĩa là X% phút suy giảm lại tốc độ cần đo cũng tương đương X% phút suy giảm tại đấu nối tốc độ 64 kbit/s. 3.1.4.3 Giây bị lỗi nghiêm trọng Tỷ lệ phần trăm giây bị lỗi nghiêm trọng quy chuẩn về đấu nối tốc độ 64 kbit/s có thể được tính từ phép đo tại tốc độ bit cần đo như sau: Y% + Z% Trong đó: Y: Phần giây bị lỗi nghiêm trọng tại tốc độ bit đo. Z: Phần giây không bị lỗi nghiêm trọng nhưng có chứa một hoặc nhiều sự mất đồng bộ khung tại tốc độ cần đo. 3.2 Phân bố chỉ tiêu lỗi bit cho tuyến có tốc độ cao Theo khuyến nghị G.826. Dựa trên các khái niệm và các thông số đặc tính đã định nghĩa ITU-T đã đưa ra chỉ tiêu của các thông số cho mô hình luồng số giả định chuẩn (Hypothetical Reference Path-HRP) ở tốc độ cấp 1 và lớn hơn. Luồng số giả định chuẩn này có độ dài 27500 km và thời gian đo các thông số lỗi là 1 tháng. Bảng 5: Phân bố chỉ tiêu lỗi cho các tốc độ cao Tốc độ Mbit/s 1,5 đến 5 > 5 đến 15 >15 đến 55 > 55 đến 160 >160 đến 3500 bit/khối 800-5000 2000-8000 4000-20000 6000-20000 10000-30000 ESR 0,04 0,05 0,075 0,16 - SESR 0,002 0,002 0,002 0,002 0,002 BBER 2x10 -4 2x10 -4 2x10 -4 2x10 -4 10 -4 3.2.1 Phân bố chỉ tiêu lỗi cho đoạn quốc gia Mỗi đoạn quốc gia được phân bố chỉ tiêu cố định là 17,5%. Ngoài ra còn thêm vào sự phân bố về độ dài. Độ dài tuyến thực tế giữa điểm cuối luồng (PEP) và cổng quốc tế (IG) cần được tính đầu tiên. Nếu đoạn nào truyền bằng vô tuyến thì cần nhân với một hệ số thích hợp như sau: + < 1000="" km:="" hệ="" số="" là=""> + ≥ 1000 km và < 1200="" km:="" lấy="" chung="" là="" 1500="" km="" như="" cho="" đoạn="" truyền="" dẫn=""> + ≥ 1200 km: hệ số là 1,25. Khi biết được cả độ dài thực tế và độ dài tính toán thì giá trị nào nhỏ hơn sẽ được sử dụng. Độ dài này cần được làm tròn ngắn nhất đến 500 km và thêm 1% cho mỗi đoạn 500 km. Nhưng khi đoạn quốc gia bao gồm cả tuyến vệ tinh thì tổng phân bố 42% chỉ tiêu ở bảng 5 sẽ cho toàn bộ 2 phần quốc gia. 3.2.2 Phân bố chỉ tiêu lỗi cho đoạn quốc tế Phân bố lỗi bit khối 2% cho mỗi nước trung gian và thêm 1% cho các nước kết cuối. Ngoài ra cần cộng thêm sự phân bố về độ dài vào lỗi bit khối. Khi luồng quốc tế qua các nước trung gian, độ dài tuyến thực tế giữa các IG liên liếp (một hoặc hai cho mỗi nước trung gian) cần được cộng thêm để tính toán toàn bộ độ dài quốc tế. Nếu đoạn nào truyền bằng vô tuyến thì cần nhân với một hệ số thích hợp như sau: + < 1000="" km:="" hệ="" số="" là=""> + ≥ 1000 km và < 1200="" km:="" lấy="" chung="" là="" 1500="" km="" như="" cho="" đoạn="" truyền="" dẫn=""> + ≥ 1200 km: hệ số là 1,25. Khi biết được cả độ dài thực tế và độ dài tính toán thì giá trị nào nhỏ hơn sẽ được sử dụng. Độ dài này cần được làm tròn ngắn nhất đến 500 km và thêm 1% cho mỗi đoạn 500 km. Nhưng khi đoạn quốc gia bao gồm cả tuyến vệ tinh thì tổng phân bố 42% chỉ tiêu ở bảng 5 sẽ cho toàn bộ 2 phần quốc gia. Trong trường hợp phân bố cho đoạn quốc tế thấp hơn 6% thì lấy luôn trị số 6% thì lấy luôn trị số 6% làm chỉ tiêu phân bố lỗi bit. Hoàn toàn độc lập với cách tính theo độ dài, trong đoạn quốc tế có bất kỳ chặng vệ tinh thì sẽ phân bố 35% chỉ tiêu ở bảng 5 và 35% này thay thế sự phân bố chỉ tiêu cho độ dài chặng đó. Hình 2: Mô hình luồng số giả định chuẩn 3.2.3 Xác định lỗi đối với luồng PDH 3.2.3.1 Kích cỡ khối để thử luồng PDH Kích cỡ khối cho việc kiểm tra luồng PDH trong hệ thống đang khai thác được cho trong bảng 6. 3.2.3.2 Các bất bình thường (Anomalies) Hai trạng thái bất bình thường trong hệ thống đang khai thác được sử dụng để xác định chỉ tiêu lỗi bit của luồng PDH. a 1 : Một tín hiệu đồng bộ khung bị lỗi (an errored frame alignment signal). a 2 : Một khối bị lỗi (EB) được chỉ thị bằng mã phát hiện lỗi (EDC). Bảng 6: Kích cỡ khối PSH Tốc độ bit của luồng PDH, kbit/s Kích cỡ khối PSH, bit/s EDC/không có EDC 2048 2048 CRC-4 8448 4224 Không có EDC 34368 4296 Không có EDC 139264 17408 Không có EDC 3.2.3.3 Các sai hỏng (Defects) Ba trạng thái sai hỏng của tín hiệu lối vào trong hệ thống đang khai thác được sử dụng để xác định chỉ tiêu lỗi của luồng PDH. d 1 : Mất khung (Loss of frame). d 2 : Tín hiệu chỉ thị cảnh báo (Alarm Indication Signal). d 3 : Mất đồng bộ khung (Loss of frame alignment). 3.2.3.4 Các kiểu luồng PDH Tùy theo thiết bị thử ISM liên quan đối với luồng PDH sẽ có 4 loại cấu trúc luồng như sau: * Kiểu 1: Luồng được cấu trúc bởi khung và khối Một tập hợp đầy đủ chỉ thị sai hỏng d 1 , d 2 , d 3 và các chỉ thị bất bình thường a 1 , a 2 do thiết bị kiểm tra cung cấp khi hệ thống đang khai thác (ISM). * Kiểu 2: Luồng được cấu trúc bởi khung Một tập hợp đầy đủ chỉ thị sai hỏng d 1 , d 2 , d 3 và bất bình thường a 1 do thiết bị kiểm tra cung cấp khi hệ thống đang khai thác. * Kiểu 3: Các luồng được cấu trúc khung khác Một loại các giới hạn của chỉ thị sai hỏng d 1 , d 2 và bất bình thường a 1 do thiết bị kiểm tra cung cấp khi hệ thống đang khai thác. Ngoài ra ISM còn chỉ thị cả số lượng chuỗi tín hiệu đồng bộ khung bị lỗi trong mỗi giây. * Kiểu 4: Các luồng không định dạng khung Một loạt các giới hạn của chỉ thị sai hỏng d 1 , d 2 do thiết bị kiểm tra cung cấp khi hệ thống đang khai thác. 3.2.3.5 Các thông số và tiêu chuẩn đo luồng PDH Bảng 7: Các thông số và tiêu chuẩn đo Kiểu luồng Các thông số Tiêu chuẩn đo 1 ESR Một giây bị lỗi quan sát được khi trong một giây ít nhất có một bất bình thường a 1 hoặc a 2 , hoặc một sai hỏng d 1 đến d 3 xảy ra SESR Một giây bị lỗi nghiêm trọng quan sát được khi trong một giây ít nhất có ‘x’ bất bình thường a 1 hoặc a 2 , hoặc một sai hỏng d 1 đến d 3 xảy ra BBER Một lỗi khối cơ bản quan sát được khi: một bất bình thường a 1 hoặc a 2 xảy ra trong một khối nhưng không thuộc phần giây lỗi nghiêm trọng 2 ESR Một giây bị lỗi quan sát được khi trong một giây ít nhất có một bất bình thường a 1 hoặc một sai hỏng d 1 đến d 3 xảy ra SESR Một giây bị lỗi nghiêm trọng quan sát được khi trong một giây ít nhất có ‘x’ bất bình thường a 1 hoặc một sai hỏng d 1 hoặc d 2 xảy ra 3 ESR Một giây bị lỗi quan sát được khi trong một giây ít nhất có một bất bình thường a 1 hoặc một sai hỏng d 1 hoặc d 2 xảy ra SESR Một giây bị lỗi nghiêm trọng quan sát được khi trong một giây ít nhất có ‘x’ bất bình thường a 1 hoặc một sai hỏng d 1 hoặc d 2 xảy ra 4 SESR Một giây bị lỗi nghiêm trọng quan sát được khi trong một giây ít nhất có một sai hỏng d 1 hoặc d 2 xảy ra 3.2.3.6 Tiêu chuẩn cho việc phát hiện một giây lỗi nghiêm trọng trong luồng PDH Bảng 8 liệt kê giá trị 'x' gây ra một giây bị lỗi nghiêm trọng (SES) trong khi kiểm tra hệ thống đang khai thác. Bảng 8: Tiêu chuẩn có SES trên các tuyến PDH Tốc độ bit, kbit/s 2048 Kiểu EDC CRC-4 Số khối/1 giây 1000 Số bit/1 khối 2048 Ngưỡng SES trước khuyến nghị G.826 x = 805 Ngưỡng ISM dựa trên SES của khuyến nghị G.826 x = 30% khối bị lỗi 3.2.4 Xác định chỉ tiêu lỗi đối với luồng SDH 3.2.4.1 Chuyển đổi phép đo BLP thành đo lỗi khối Trong một luồng, một BIP-n tương ứng với một khối. BIP-n không được thể hiện ra khi kiểm tra 'n' khối kiểm tra chèn chẵn lẻ riêng rẽ. Nếu như bất kỳ một trong 'n' sự kiểm tra chẵn lẻ riêng rẽ bị sai thì khối đó được coi là bị lỗi. 3.2.4.2 Kích cỡ khối của luồng SDH Bảng 9: Kích cỡ khối dùng để kiểm tra luồng SDH Tốc độ bit của luồng PDH, kbit/s Kiểu luồng Kích cỡ khối sử dụng trong G.826 bit EDC 2240 VC-12 1120 BIP-2 48960 VC-3 6120 BIP-8 150336 VC-4 18792 BIP-8 601344 VC-4-4c 75168 BIP-8 3.2.4.3 Các bất bình thường Trong hệ thống đang khai thác trạng thái bất bình thường được sử dụng để xác định chỉ tiêu lỗi bit của luồng khi luồng đó không ở trạng thái sai hỏng. Bất bình thường sau được xác định: a i : Một khối bị lỗi qua chỉ thị EDC (xem 3.2.4.1). 3.2.4.4 Các sai hỏng Các sai hỏng được trình bày trong bảng 10. Bảng 10: Các sai hỏng dẫn đến SES Sai hỏng Sai hỏng đầu gần Sai hỏng Sai hỏng đầu xa d 14 LP UNEQ d 16 LP RDI d 13 LP TIM d 12 LP LOP d 11 LP AIS d 10 HP LOM d 9 HP PLM d 8 HP UNEQ d 15 HP RDI d 7 HP TIM d 6 AU LOP d 5 AU AIS d 4 MS AIS d 3 RS TIM d 2 STM LOF d 1 STM LOS Quan hệ giữa sai hỏng và SES được trình bày trong bảng 11. Bảng 11: Quan hệ giữa sai hỏng và SES Sai hỏng sử dụng để đánh giá SES của luồng bậc cao Sai hỏng sử dụng để đánh giá SES của luồng bậc thấp Đầu gần Sai hỏng từ d 1 đến d 8 Sai hỏng từ d 1 đến d 14 Đầu xa Sai hỏng d 15 Sai hỏng d 16 3.2.4.5 Các thông số và tiêu chuẩn đo luồng SDH Đối với luồng truyền dẫn SDH các thông số chỉ tiêu được xác định như sau: ES: Một giây bị lỗi quan sát được khi trong một giây ít nhất có một bất bình thường a 1 hoặc một sai hỏng theo bảng 10. SES: Một giây bị lỗi nghiêm trọng quan sát được khi trong một giây ít nhất có 'x', khối bị lỗi hoặc một sai hỏng theo bảng 10. BBE: Một lỗi khối nền quan sát được khi một bất bình thường a 1 xảy ra trong một khối nhưng không thuộc giây bị lỗi nghiêm trọng. Mức ngưỡng của SES được quy định trong bảng 12. Bảng 12: Mức ngưỡng của SES Kiểu luồng Ngưỡng cho SES (số khối bị lỗi trong một giây) VC-12 600 VC-3 2400 VC-4 2400 VC-2-5c 600 VC-4-4c 2400 3.3 Tiêu chuẩn rung pha đối với các giao diện PDH 3.3.1 Chỉ tiêu mức rung pha tại lối ra giao diện PDH - Biên độ rung pha lớn nhất đối với mỗi phân cấp giao diện PDH không được phép vượt quá giá trị B1 Ulpp khi đo với bộ lọc thông có tần số cắt thấp f 1 và tần số cắt cao f 4 . - Biên độ rung pha lớn nhất đối với mỗi giao diện phân cấp PDH không được phép vượt quá giá trị B2 Ulpp khi đo với bộ lọc thông có tần số cắt thấp f 2 và tần số cắt cao f 4 . - Độ dốc giữa tần số cắt cao và thấp của bộ lọc thông là 20 dB/decade. - Chỉ tiêu này áp dụng cho mọi điều kiện hoạt động của thiết bị nằm trong giao diện và không tính đến các thiết bị nằm ngoài giao diện. Giá trị biên độ và tần số rung pha tại giao diện phân cấp hoặc lối ra của thiết bị ở bảng 13. Bảng 13: Biên độ và tần số rung pha tại giao diện/1ối ra thiết bị Tốc độ bit kbit/s Biên độ Băng thông bộ lọc đo (f 1 - f 2 và f 1 - f 4 ) B 1 B 2 f 1 Hz f 2 kHz f 4 kHz 64 (ghi chú 1) 0,25 0,05 20 3 20 2048 1,5 0,2 20 18 (700 Hz) 100 8448 1,5 0,2 20 2 (80) 400 34369 1,5 0,15 100 10 800 139264 1,5 0,075 200 0 3500 Ghi chú 1: Chỉ áp dụng với giao diện cùng hướng 2: các giá trị tần số trong ngoặc chỉ áp dụng với giao diện quốc gia 3. UI = khoảng đơn vị Ulpp = khoảng đơn vị đỉnh - đỉnh Đối với kênh 64 kbit/s UI = 15,6 m s 2048 kbit/s UI = 488 ns 8448 kbit/s UI = 118 ns 34368 kbit/s UI = 29,1 ns 139264 kbit/s UI = 7,18 ns Hình 3: Sơ đồ đo rung pha tại giao diện phân cấp hoặc lối ra của thiết bị 1: Giao diện phân cấp hoặc lối ra của thiết bị PDH 2: Bộ tách trượt 3: Lọc băng tần số cắt f 1 , f 4 4: Lọc băng tần số cắt f 2 , f 4 5: Biên độ rung pha và trôi pha đo được. 3.3.2 Chỉ tiêu mức trôi pha đối với các giao diện PDH Mức trôi pha của các khối mạng phụ thuộc vào môi trường truyền dẫn và tuổi thọ của đồng hồ. Chỉ tiêu trôi pha tại các phân mức giao diện là MTIE trên mộl chu kỳ S giây: 1: Khi S <> 4 : MTIE chưa xác định, đang nghiên cứu 2: Khi S > 10 4 : MTIE không được vượt quá (l0 -2 S + 10000)ns Hình 4: Khoảng thời gian sai số cho phép lớn nhất MTIE theo chu kỳ quan sát S giây tại lối ra một giao diện phân cấp số 3.3.3 Chỉ tiêu rung pha đối với các giao diện PDH 3.3.3.1 Các chỉ tiêu cơ bản Nhằm hạn chế tối đa rung pha tích lũy trong các hệ thống khi phối ghép, các chỉ tiêu trôi pha và rung pha đối với các phần tử mạng bao bồm: * Giới hạn cho phép mức trôi pha và rung pha vào * Sự truyền đại rung pha và trôi pha * Trôi pha và rung pha lối ra 3.3.3.2 Giới hạn cho phép mức trôi pha và rung pha vào giao diện PDH Để đảm bảo sự kết nối giữa các phần tử trên tuyến với bất kỳ giao diện nào trong mạng số mà không gây ra rung pha và trôi pha tích lũy, ITU-T đưa ra chỉ tiêu về giới hạn trôi pha và rung pha vào như sau: Lối vào giao diện hoặc thiết bị truyền dẫn PDH phải có khả năng chấp nhận được mức rung pha cao nhất theo hình 5 và bảng 14 dưới đây. Hình 5. Giới hạn thấp nhất cho phép rung pha và trôi pha lối vào cực đại của thiết bị Bảng 14: Giá trị giới hạn cho phép trôi và rung pha lối vào Tốc độ kbit/s Biên độ U lpp Tần số Chuỗi thử giả ngẫu nhiên A 0 A 1 A 2 f 0 Hz f 1 Hz f 2 Hz f 3 kHz f 4 kHz 64 (ghi chú) 1,15 (18 m s) 0,25 0,05 1,2 E-5 20 600 3 20 2 11 - 1 2048 36,9 (18 m s) 1,5 0,2 1,2 E-5 20 2,4 kHz (93) 18 (700 Hz) 20 2 15 - 1 8448 152 (18 m s) 1,5 0,2 * 20 400 kHz (10,7 kHz) 3 (80) 4000 2 15 - 1 34368 * 1,5 0,158 * 100 1000 10 800 2 23 - 1 139364 * 1,5 0,075 * 200 500 10 3500 2 23 - 1 * Ghi chú 1 - Chỉ áp dụng với giao diện cùng hướng 2- Các giá trị tần số (f 2 hoặc f 3 ) trong ngoặc chỉ áp dụng với giao diện quốc gia. 3- UI khoảng đơn vị với tốc độ: 64 kbit/s UI = 5,6 m s 2 048 kbit/s UI = 488 ns 8 448 kbit/s UI = 118 ns 34 368 kbit/s UI = 29,1 ns 39 264 kbit/s UI = 7,18 ns 4- Giá trị A 0 (18 m s) đặc trưng cho sự thay đổi pha giữa tín hiệu đến và tín hiệu định thời bên trong do đồng hồ chuẩn điều khiển. 3.3.3.3 Rung pha lối ra Rung pha lối ra là tổng các rung pha phát ra khi tín hiệu vào không bị rung pha. Mức rung pha phát ra phụ thuộc vào từng loại thiết bị và rung pha của tuyến không được phép vượt quá các giá trị ở bảng 13. 3.3.4 Các chỉ tiêu hàm truyền đạt rung pha và trôi pha Hàm truyền đại rung pha được xác định bằng tỉ số giữa biên độ rung pha lối ra và biên độ rung pha lối vào theo tần số đối với từng tốc độ bit. Chỉ tiêu hàm truyền đạt rung pha đối với các phân cấp giao diện không được phép vượt quá giá trị bảng 15 và hình 6.1. Hình 6: Hàm truyền đạt rung pha đối với các thiết bị ghép kênh Bảng 15: Giới hạn hàm truyền đạt rung pha Giao diện phân cấp A f 0 Hz f 1 Hz f 1 Hz M12 (2048 đến 8448) 0,5 - 100 10 M23 (8448 đến 34368) 0,5 - 100 1 M34 (34368 đến 139264) 0,5 - 300 3 3.4 Chỉ tiêu mức trôi pha và rung pha tại giao diện SDH 3.4.1 Chỉ tiêu mức rung pha tại các giao diện Tại bất kỳ giao diện SDH nào, mức rung pha lối ra phải thỏa mãn: - Giá trị biên độ rung pha đo trong khoảng thời gian 60 giây sử dụng bộ lọc thông có tần số cắt thấp f 1 và tần số cắt cao f 4 không vượt quá B1 Ulpp. - Giá trị biên độ rung pha đo trong khoảng thời gian 60 giây sử dụng bộ lọc thông có tần số cắt thấp f 1 và tần số cắt cao f 4 không vượt quá B2 Ulpp. - Độ dốc giữa tần số cắt cao và thấp của bộ lọc thông là 20 dB/decade. Sơ đồ đo rung pha tại giao diện SDH minh họa ở hình 3, các chỉ tiêu mức rung pha và giá trị tần số cắt ở bảng 16. Bảng 16: Chỉ tiêu rung pha tại lối ra giao diện phân cấp số Phân mức SDH-n Tần số Biên độ Ulpp f 1 , Hz f 2 , kHz f 4 , MHz B 1 B 2 STM-1 500 65 1,3 1,5 0,15 STM-4 1000 250 2 1,5 0,15 STM-16 5000 * 20 1,5 0,15 Ở đây Ulpp = khoảng đơn vị với STM-1, UI = 6,43ns STM-4, UI = 1,61 ns STM-16, UI = 0,40 ns * ITU-T đề xuất giá trị 1 MHz 3.5 Chỉ tiêu mức rung pha và trôi pha đối với các phần tử SDH 3.5.1 Các chỉ tiêu cơ bản Mục đích đưa ra các chỉ tiêu trôi pha và rung pha cho các phần tử mạng là nhằm hạn chế tối đa rung pha tích lũy trong các hệ thống khi thực hiện phối ghép với nhau. Các chỉ tiêu trôi pha và rung pha cho phép của các phần tử mạng bao gồm: * Giới hạn cho phép lớn nhất mức rung pha và trôi pha vào. * Hàm truyền đạt rung pha và trôi pha. * Trôi pha và rung pha lối ra. 3.5.2 Giới hạn rung pha và trôi pha vào Các thiết bị SDH phải có khả năng chấp nhận mức rung pha và trôi pha vào bé nhất theo hình 7 và bảng 17. Hình 7: Giới hạn cho phép mức rung pha và trôi pha lối vào Bảng 17: Giá trị giới hạn cho phép lớn nhất trôi pha và rung pha lối vào Phân mức STM-n Biên độ Ulpp Tần số Hz A 0 A 1 A 2 A 3 A 4 f0 f12 f11 f10 f9 f8 f1 f2 f3 f4 STM-1 2800 311 39 1,5 0,15 12 m 78 m 1,6m 15,6m 0,125 19,3 500 6,5 65 1,3M STM-4 11200 1244 156 1,5 0,15 12 m 178 m 1,6m 15,6m 0,125 9,65 1k 25k 252k 5M STM-16 44790 4977 622 1,5 0,15 12 m 178 m 1,6m 15,6m 0,125 12,1 5k 100k 1M 20M 3.5.3 Rung pha và trôi pha lối ra Rung pha lối ra xác định bởi tổng các rung pha tại lối ra giao diện hay thiết bị SDH khi tín hiệu đầu vào không có rung pha. Rung pha lối ra của một bộ lặp SDH không được phép vượt quá 0,1 Ulpp hay 0,01 Ulrms khi tín hiệu đầu vào không có rung pha. 3.5.4 Hàm truyền đạt rung pha và trôi pha Hàm truyền đạt rung pha của bộ lặp SDH loại A và loại B phải nằm dưới đường cong hình 8 với các thông số giá trị bảng 18. Hình 8: Hàm truyền đạt rung pha và trôi pha Bảng 18: Giới hạn hàm truyền đạt rung pha Phân mức STM-N Tần số kHz P dB STM-1(A) 130 0,1 STM-1(B) 30 0,1 STM-4(A) 500 0,1 STM-4(B) 30 0,1 STM-16(A) 2000 0,1 STM-16(B) 30 0,1 4. Quy trình đo lỗi bit và rung pha 4.1 Quy trình đo lỗi bit 4.1.1 Đo theo khuyến nghị G.821 và M.550 Nguyên tắc của phép đo là phát một tín hiệu mẫu giả ngẫu nhiên trên một kênh 64 kbit/s. Ở đầu thu tín hiệu thu được sẽ so sánh với tín hiệu mẫu tương tự phía phát. Sự sai lệch sẽ cho ta lỗi bit. 4.1.1.1 Đo trong điều kiện hệ thống đang khai thác Theo phương thức này máy đo đặt lại một nút mạng nhằm mục đích giám sát hoạt động thường xuyên của mạng. a) Sơ đồ đo như hình 9: Hình 9: Đo lỗi bit trong điều kiện hệ thống đang khai thác b) Máy đo: Các máy đo có thể là máy P-2032, EPE 06, EPE 07, EPM 41... c) Tiến hành đo: Dựa vào menu đặt các thông số trong máy đo tương ứng với tín hiệu thu như: mã đường truyền, độ dài mẫu tín hiệu, tốc độ bit, lối vào đồng trục hay cân bằng. d) Thời gian đo: Trên luồng 2048 kbit/s: 4 ngày cho đo giám sát, 24 giờ cho đo bảo dưỡng. 4.1.1.2 Đo lỗi bit trong điều kiện hệ thống ngừng khai thác Mục đích phương thức do này nhằm kiểm tra riêng các thành phần truyền dẫn, trong đo kiểm phục vụ công tác nghiệm thu, bảo dưỡng. a) Đo đầu cuối đến đầu cuối * Sơ đồ đo như hình 10: Hình 10: Đo lỗi bit đầu cuối đến đầu cuối * Tiến hành đo Đặt các thông số máy phát và máy thu là giống nhau: tốc độ bit, mã đường tuyến, độ dài mẫu thử, kiểu lối vào/ra. Chuỗi mẫu thử 2 11 - 1 = 2047 bit. b) Phương pháp đấu vòng Mục đích của phương pháp đấu vòng là sử dụng một thiết bị đo lỗi bit cho cả tuyến. * Hình 11 là ví dụ sơ đồ đo lỗi bit bằng phương pháp đấu vòng (loopback) cho tuyến viba. Hình 11: Đo lỗi bit theo phương pháp đấu vòng * Tiến hành đo - Đặt các thông số khối phát và khối thu là giống nhau: tốc độ bit, mã đường truyền, độ dài mẫu thử, kiểu lối vào/ra. Tại đầu xa ta đấu vòng lại (loop back) như vậy độ dài tuyến sẽ gấp đôi. 4.1.1.3 Phân tích kết quả Kết quả đo được hiển thị dưới dạng: - Tổng thời gian đo (giây); - Thời gian khả dụng (tính theo giây); - Số giây mắc lỗi (%); - Số giây mắc lỗi nghiêm trọng (%) - Số phút giảm chất lượng (%). Các giá trị đo được không được vượt quá các trị số cho trong bảng 1. 4.1.2 Đo lỗi bit theo Khuyến nghị G.826 và M.2100 Mục đích của phép đo lỗi bit theo G.826 và M.2100 là đo lỗi khối, các giây bị lỗi khối, các giây bị lỗi khối nghiêm trọng và lỗi khối nền cho các tốc độ cấp một và lớn hơn như theo phân bố chỉ tiêu lỗi trong bảng 5. 4.1.2.1 Đo lỗi bit lrong điều kiện hệ thống đang khai thác a) Sơ đồ đo như hình 12 Hình 12. Đo lỗi khối trong điều kiện hệ thống đang khai thác b) Tiến hành đo Căn cứ menu trong máy đo ta đặt các thông số tương ứng với tín hiệu trên luồng cần đo như: tốc độ bit, kích cỡ khối tương ứng, giao diện đo, v.v... Việc đo tỷ lệ lỗi khối nền, tỷ lệ giây bị lỗi khối và tỷ lệ giây bị lỗi khối nghiêm trọng được thông qua việc nhận dạng các sự cố: các bất bình thường và các sai hỏng như trong bảng 7 và bảng 10. Thiết bị đo sẽ cho ta các kết quả ESR, SESR, BBER cho các chiều thu phát của tuyến như bảng 19. Bảng 19: Các biến cố mạng SDH trên các luồng đối với phép đo chỉ tiêu Chỉ thị Hướng Thông số Các lỗi B3 Thu ESR/SESR/BBER HP-REI Phát ESR/SESR/BBER LP-REI Phát ESR/SESR/BBER Các lỗi BIP-2 Thu ESR/SESR/BBER AU-LOP Thu ESR/SESR AU-AIS Thu ESR/SESR HP-RDI Phát ESR/SESR TU-LOP Thu ESR/SESR TU-AIS Thu ESR/SESR TU-LOM Thu ESR/SESR HP-TIM Thu Xem chú ý LP-TIM Thu Xem chú ý LP-RDI Phát ESR/SESR Chú ý: Đối với các phép đo trong điều kiện hệ thống đang khai thác hoặc không khai thác, HP-TIM và LP-TIM có thể vẫn được duy trì cho mục đích thông tin và trong phép đo nó được sử dụng để đánh giá thông số ESR/SESR. 4.1.2.2 Đo lỗi khối trong điều kiện hệ thống ngừng khai thác chuỗi tín hiệu sử dụng: Đối với tốc độ 34368 và 139264 kbit/s thì dùng chuỗi ngẫu nhiên có độ dài 2 23 - 1 = 8 338 607 bit. Đối với các luồng SDH: Cấu trúc tín hiệu thử: TSS1, TSS3, TSS5, TSS7: 2 23 - 1 TSS2, TSS4, TSS6, TSS8: 2 15 - 1 Bảng 20: Kích cỡ khối PĐH có EDC Tốc độ bit kbit/s Kích cỡ khối PDH bit Độ dài khối PDH Mã sửa lỗi 2048 2048 1 ms CRC-4 34368 4296 106 m s Kiểm tra bit chẵn lẻ đơn Bảng 21: Kích cỡ khối PDH không có EDC Tốc độ bit kbit/s Kích cỡ khối PDH bit Độ dài khối PDH 8448 4224 500 m s 34368 4296 125 m s 139264 17408 125 m s a) Đo đầu cuối đến đầu cuối * Sơ đồ đo như hình 13 Hình 13: Đo lỗi khối đầu cuối đến đầu cuối * Tiến hành đo Căn cứ menu trong máy ta đặt các thông số giữa máy phát và máy thu là giống nhau: tốc độ bit, kích cỡ khối tương ứng, chuỗi tín hiệu thử,... b) Đo theo phương pháp đấu vòng Mục đích của phương pháp đấu vòng là sử dụng một thiết bị đo lỗi bit cho cả tuyến. * Sơ đồ đo như hình 14 Hình 14: Đo lỗi khối theo phương pháp đấu vòng * Tiến hành đo: Tương tự như đo đầu cuối - đầu cuối. Chú ý rằng khi đấu vòng độ dài tuyến cần đo là gấp đôi. 4.2 Quy trình đo rung pha 4.2.1 Các yêu cầu chung - Thiết bị dùng để đo rung pha phải đảm bảo các chỉ tiêu, giới hạn đo và cấp chính xác theo các Khuyến nghị ITU-T O.150, O.171 và G.703 . Trở kháng vào/ra của máy: 75 W không cân bằng cho tốc độ lớn hơn hoặc bằng 2048 kbit/s và 120 W cân bằng cho tốc độ 64 kbit/s và 2 048 kbi/s. 4.2.2 Bộ tạo mẫu thử giả ngẫu nhiên - Có khả năng tạo các mã HDB3, AMI,... - Có chu kỳ lặp tương ứng là: 64 kbit/s 2 11 - 1 8 448 kbit/s 2 23 - 1 2 048 kbit/s 2 15 -1 34368 kbit/s 2 23 - 1 39 246 kbit/s 2 23 - 1 1 55 520 kbit/s STM-1 622 080 kbit/s STM 4 2 488 320 kbit/s STM-16 4.2.3 Máy tạo rung pha và đo rung pha - Có khả năng tạo và đo rung pha theo các tốc độ bit như mục 4.2.2. - Giải đo như sau: a) Đối với các giao diện PDH (hình 5) Bảng 22: Giải làm việc của máy đo rung pha trên các giao diện PDH Tốc độ bit kbit/s A 1 A 2 f 1 f 2 f 3 f 4 Ulpp Hz 64 5 0,5 20 600 6 k 10 k 2048 10 0,5 20 900 18 k 100 k 8448 10 0,5 20 400 8,5 k 400 k 34368 10 0,5 100 1000 20 k 800 k 139264 10 0,5 200 500 10 k 3,5 M b) Đối với các giao diện SDH (hình 7) Bảng 23: Giải làm việc của máy đo rung pha trên các giao diện SDH Tốc độ bit kbit/s A 0 A 1 A 2 A 3 A 4 f 0 f 1 f 2 f 3 f 4 Ulpp Hz STM-1 2 2 0,2 10 500 6,5 k 65 k 1,3 M STM-4 8 8 0,2 10 1 k 6,25 250 k 5 M STM-16 32 32 0,2 10 5 k 6,25 1 M 20 M c) Sơ đồ mạch đo rung pha Hình 15: Mạch đo rung pha 4.2.4 Đo rung pha lối ra giao diện số Hình 16: Sơ đồ đo rung pha lối ra giao diện số Tại lối vào giao diện số ngắt hết số liệu băng gốc và thay vào đó là chuỗi thử như mục 4.2.2, tín hiệu thử không có rung pha. - Đầu ra giao diện số nối với máy đo rung pha. - Đo biên độ rung pha theo tần số ứng với mỗi tốc độ bit. - Ghi lại/in kết quả so sánh với tiêu chuẩn trong bảng 13 và bảng 16. 4.2.5 Đo giới hạn cho phép lớn nhất rung pha lối vào Hình 17: Sơ đồ đo giới hạn cho phép rung pha lớn nhất tại giao diện lỗi vào - Tại giao diện nối vào cắt hết số liệu băng gốc thay vào đó là chuỗi tín hiệu thử có tạo rung pha. - Giao diện lối ra nối với máy đo lỗi bit. - Phát chuỗi thử vào giao diện cần đo theo mục 4.2.2, tăng biên độ rung pha theo từng tần số đến khi máy đo lỗi phát hiện ra một lỗi đơn. - Ghi lại kết quả, thay đổi tần số và lặp lại phép đo. So sánh kết quả với tiêu chuẩn trong bảng 14 và bảng 17. 4.2.6 Đo hàm truyền đạt rung pha Hình 18: Sơ đồ đo hàm truyền đạt rung pha - Tại giao dịch vào cắt hết số liệu băng gốc thay vào đó là chuỗi thử có rung pha. - Giao dịch lối ra được nối với máy đo rung pha. - Đạt tần số và biên độ rung pha lối vào theo bảng 15 với các giao diện PDH và bảng 18 đối với các giao diện SDH. - Ghi lại kết quả biên độ, tần số và biên độ rung pha lối ra, tính hàm truyền đạt rung pha theo công thức (1) và so sánh với tiêu chuẩn trong bảng 15 và bảng 18. 4.2.7 Độ chính xác của phép đo Độ chính xác mạch đo rung pha phụ thuộc vào nhiều yếu tố như sai số nội tại cố định, đáp ứng tần số và sai số của chuỗi thử. Các sai số này là hàm của các trị số mà ta đọc được. Sai số tổng của tần số rung pha 1 kHz (gồm cả đáp ứng tần số) cần phải nhỏ hơn: + 5% của phép đọc ±X ±Y Trong đó X là sai số cố định theo bảng 24 và Y là sai số của 0,01 Ulpp (0,002 Ulrms) khi dùng tín hiệu định thời bên trong. Sai số cố định của phép đo rung pha và sai số đáp ứng tần số được cho trong bảng 24 và bảng 25. Bảng 24: Lỗi cố định trong phép đo rung pha Tốc độ bit, kbit/s Rung pha đỉnh-đỉnh trong UI đối với các chuỗi kiểm tra 1000 1000 Giả ngẫu nhiên Tất cả 1 hoặc lối vào xung nhịp 64 0,005 0,025 0,004 2048 <> <> <> 8448 <> <> <> 34368 <> <> <> 139364 <> <> <> Bảng 25: Lỗi đáp ứng tần số Tốc độ, kbit/s Độ rộng băng tần đo Sai số bổ sung ở tần số 1 kHz f 1 , Hz f 4 , Hz 64 20 10 ± 2% 20 Hz đến 600 Hz ± 3% 600 Hz đến 10 kHz 2 048 20 100 ± 2% f 1 đến f 4 8 448 20 400 ± 2% f 1 đến 300 kHz ± 3% 300 kHz đến f 4 34 368 100 800 ± 3% 300 kHz đến f 4 139 264 200 3500 ± 3% 300 kHz đến 1 MHz ± 5% 1 MHz đến 3 MHz ± 10% > 3 MHz PHỤ LỤC A PHƯƠNG PHÁP ĐO TRÔI PHA A.1 Yêu cầu chung Vì tần số trôi pha rất thấp nên cần phải có cấu hình đo riêng biệt. Đối với đo rung pha người ta thường dùng tín hiệu chuẩn tại chỗ bằng các mạch vòng có khóa pha, điều này không phù hợp với đo trôi pha. Khi đo trôi pha luôn phải sử dụng tín hiệu chuẩn bên ngoài với độ ổn định thích hợp. Độ ổn định này phải thỏa mãn các yêu cầu của khuyến nghị G.810. A.2 Đo trôi pha có đồng bộ Hình A1 là mạch đo trôi pha có đồng bộ trong đó tín hiệu chuẩn được lấy từ một đồng hồ chung ở bên ngoài. Những yêu cầu về độ dịch của đồng hồ chuẩn không quá khắt khe. Hình A1: Cấu hình mạch đo trôi pha có đồng bộ A.3 Đo trôi pha không có đồng bộ Hình A2 là mạch đo trôi pha không có đồng bộ. Cấu hình này chỉ thích hợp trong trường hợp các cửa vào và ra của thiết bị cần đo ở quá xa nhau. Kết quả đo sẽ bị ảnh hưởng bởi di pha của hai đồng hồ. Điều này có nghĩa là cần phải có hai đồng hồ có độ ổn định cao. Hình A2: Cấu hình mạch đo trôi pha không có đồng bộ A.4 Đo độ ổn định của đồng hồ Hình A3 là mạch đo độ ổn định của đồng hồ. Trong cấu hình này kết quả đo cũng bị ảnh hưởng di pha của đồng hồ chuẩn. Hình A3: Cấu hình mạch đo độ ổn định của đồng hồ TÀI LIỆU THAM KHẢO 1. CCITT Bluebook Recommendation G.703 Physical/electrical characteristics of hierarchical interfaces 1988 2. CCITT Bluebook Recommendation G.823 The control of Jitter and Wander within digital networks which are based on the 2048 kbit/s hierarchy 1988 3. CCITT Bluebook Recommendation G.824 The control of Jitter and Wander within digital networks which are based on the 1544 kbit/s hierarchy 1988 4. CCITT Bluebook Recommendation G.821, Revised Recommendation G.821 Error performance of an International digital connection forming part of an Integrated services digital network 1988 and 6/1996 5. ITU-T Whitebook Recommendation G.825 The control of Jitter and Wander within digital networks which are synchronous digital hierarchy (SDH) 3/1993 6. CCITT Bluebook Recommendation G.921 Digital section based on the 2048 kbit/s hierarchy 1988 7. ITU-T Draft Revised Recommendation M.550 and M.2100 Performance limits for bringing-into-services and maintenance of International PDH paths, sections and transmission systems 1994 8. ITU-T Revised draft Recommendation G.826 Error Performance parameters and objectives for international, constant bit rate digital paths at of above the primary rate 9/1995 10. ITU-T New draft Recommendation O,181 Equipment to asses error performance of STM-N interfaces 2/1996 11. ITU-T Recommendation O.171 and Revised Recommendation O.171 Timing Jitter and Wander measuring equipment for digital systems which are based on the plesiochronous digital hierarchy (PDH) 1988, 2/1996 and 8/1996. 12. ITU-T Draft Recommendation G.958: Digital line systems based on the SDH for use on optical fibre cables 10/1993.