셀의 직렬배열에 기반을 둔 디지털 지연 발생기 디바이스로서, 상기 각 셀은 단상 클럭 신호를 수신하는 제 1 입력과, 셀 지연을 제공하기위한 지연가능한 신호를 수신하는 제 2 입력과 그리고 상기 지연 신호에 대한 출력을 가지며, 상기 각 셀은 트랜지스터의 직렬 스택으로 구성되고 또한 복수의 셀들이 바이패스 제어 신호를 수신하는 추가의 트랜지스터를 포함하고 상기 추가의 트랜지스터는 바이패스 제어신호의 제어하에서 하나 이상의 셀을 바이패스시켜 양자적 전체 지연을 짧게해준다. 특히, 상기 복수의 셀들은 상기 스트링에서 서로 접촉하는 쌍을 형성하고 그리고 상기 트랜지스터 수단이 그들 각 스택의 상호 대향하는 측의 관련 직렬 스택에서 클럭신호로 제어되는 트랜지스터을 통한 각각의 트랜지스터 바이패스를 형성한다.