드레인·소스간의 누출 전류를 증대 시키지 않고 역회복 시간을 단축하는 반도체 장치 및 그 제조 방법을 제공한다. 제 1 베이스층(12)과, 제 1 베이스층(12)의 이면에 마련된 드레인층(10)과, 제 1 베이스층(12)의 표면에 형성된 제 2 베이스층(16)과, 제 2 베이스층(16)의 표면에 형성된 소스층(18)과, 소스층(18) 및 제 2 베이스층(16)의 표면상에 배치된 게이트 절연막(20)과, 게이트 절연막(20)상에 배치된 게이트 전극(22)과, 제 2 베이스층(16) 및 소스층(18)의 하부의 제 1 베이스층(12) 내에 드레인층(10)에 대향하여 형성된 컬럼층(14)과, 드레인층(10)에 마련된 드레인 전극(28)과, 소스층 및 제 2 베이스층에 마련된 소스 전극(26)을 구비하되, 컬럼층(14)에 대하여 중입자 조사를 행하고, 트랩 레벨을 국소적으로 형성한 반도체 장치 및 그 제조 방법.