본 발명은 시프트 레지스터의 소비 전력을 저감한다. 반도체 장치는 시프트 레지스터를 포함한다. 시프트 레지스터는 복수의 스테이지를 포함한다. 상기 스테이지 중 어느 것은 제 1~제 4 스위치 및 순차 회로를 포함한다. 제 1 스위치 및 제 2 스위치는 제 1 배선과 제 2 배선 사이에 서로 병렬로 전기적으로 접속된다. 제 3 스위치 및 제 4 스위치는 제 3 배선과 제 2 배선 사이에 서로 직렬로 전기적으로 접속된다. 제 1 배선은 클럭 신호를 송신하는 기능을 갖는다. 제 3 배선은 클럭 신호의 하이 또는 로 레벨에 대응하는 전위를 송신하는 기능을 갖는다. 제 2 배선의 신호 또는 제 2 배선의 신호에 따른 신호는 순차 회로에 입력된다.