비휘발성 메모리 어레이는 컬럼 방향을 따라 제 1 및 제 2 부분으로 분할된다. 제 1 부분은 SLC 메모리 셀을 가지며 제 2 부분은 MLC 메모리 셀을 갖는다. 제 1 부분은 제 2 부분을 위한 고속 캐시 메모리로서 작용한다. 제 1 부분의 판독/기입 동작은 제 1 부분에 바로 인접한 한 세트의 판독/기입 회로에 결합함으로써 더욱 향상되고, 반면 각 비트라인의 컬럼은 제 1 부분과 제 2 부분 사이에 접합점에서 스위칭가능하게 차단된다. 이렇게 하여, 차단된 비트라인의 RC 시정수는 최소가 되고, 이는 판독/기입 회로를 통해 비트라인의 더 빠른 선-충전으로 전환한다. 제 2 부분이 동작하고 있을 때, 한 세트의 판독/기입 회로에의 액세스는 제 1 부분과 제 2 부분 간에 접합점에서 각 비트라인을 차단하지 않음으로써 달성된다.