FPGA TABANLI PROGRAMLANABİLİR GÖMÜLÜ SALDIRI TESPİT SİSTEMİNİN GERÇEKLEŞTİRİLMESİ
FPGA TABANLI PROGRAMLANABİLİR GÖMÜLÜ SALDIRI TESPİT SİSTEMİNİN GERÇEKLEŞTİRİLMESİ
Yazar: Tuncer, Taner; Tatar, Yetkin
Dergi: Gazi Üniversitesi Mühendislik Mimarlık Fakültesi Dergisi, Vol. 27 No. 1, 2013
Anahtar kelimeler: Saldırı Tespit Sistemi, Chip üzerinde programlanabilir sistem, 10/100Ethernet MAC Modül

Bu makalede gerçek zamanda çalışan gömülü bir Saldırı Tespit Sistemi’nin (STS) tasarımı gerçekleştirilmiştir.Ağdan yakalanan paketlerin sınıflandırılabilmesi için kullanılan STS, programlanabilir (SOPC - System onProgrammable Chip) bir yapıda oluşturulmuştur. STS’de kullanılan işlemcinin konfigüre ve kontrol ettiği 10/100Ethernet IP MAC Core donanımsal modülü, IEEE 802.3 standardındaki çerçevelerin ağdan yakalanması içinkullanılmıştır. Yakalanan her bir çerçeve gömülü STS’nin hafıza elemanlarına, çerçevelerden elde edilecekpaketlerin sınıflarının belirlenmesi için depolanmıştır. İşlemci çerçevelerden paketlerin, paket özetlerinin eldeedilmesi ve paket sınıfının belirlenmesi için programlanmıştır. Sistemin sınıflandırma sürecinde Yapay SinirAğları (YSA) kullanılmıştır. YSA’nın girişleri paketlerin başlık yapısından elde edilen IP numaraları, portnumaraları gibi özelliklerdir. Gerçekleştirilen gömülü STS, eğitim verileri ile eğitilmiş daha sonra gerçekzamanda paketlerin sınıflandırılması yapılarak paket sınıflarının tespit süreleri elde edilmiştir. STS’nin gerekdonanımsal gerekse yazılımsal olarak kolay ve esnek bir şekilde tasarlanıp modifiye edilebilme veprogramlanabilme özelliğini taşıması için FPGA ortamı tercih edilmiştir. Bunun için üretici Altera firmasınınCyclone III EP3C40F484C7N FPGA (Field Programmable Gate Array-Alan Programlanabilir Kapı Dizileri)platformu kullanılmıştır.

Bu makalede gerçek zamanda çalışan gömülü bir Saldırı Tespit Sistemi’nin (STS) tasarımı gerçekleştirilmiştir.Ağdan yakalanan paketlerin sınıflandırılabilmesi için kullanılan STS, programlanabilir (SOPC - System onProgrammable Chip) bir yapıda oluşturulmuştur. STS’de kullanılan işlemcinin konfigüre ve kontrol ettiği 10/100Ethernet IP MAC Core donanımsal modülü, IEEE 802.3 standardındaki çerçevelerin ağdan yakalanması içinkullanılmıştır. Yakalanan her bir çerçeve gömülü STS’nin hafıza elemanlarına, çerçevelerden elde edilecekpaketlerin sınıflarının belirlenmesi için depolanmıştır. İşlemci çerçevelerden paketlerin, paket özetlerinin eldeedilmesi ve paket sınıfının belirlenmesi için programlanmıştır. Sistemin sınıflandırma sürecinde Yapay SinirAğları (YSA) kullanılmıştır. YSA’nın girişleri paketlerin başlık yapısından elde edilen IP numaraları, portnumaraları gibi özelliklerdir. Gerçekleştirilen gömülü STS, eğitim verileri ile eğitilmiş daha sonra gerçekzamanda paketlerin sınıflandırılması yapılarak paket sınıflarının tespit süreleri elde edilmiştir. STS’nin gerekdonanımsal gerekse yazılımsal olarak kolay ve esnek bir şekilde tasarlanıp modifiye edilebilme veprogramlanabilme özelliğini taşıması için FPGA ortamı tercih edilmiştir. Bunun için üretici Altera firmasınınCyclone III EP3C40F484C7N FPGA (Field Programmable Gate Array-Alan Programlanabilir Kapı Dizileri)platformu kullanılmıştır.