Çok geniş ölçekli tümdevre ara bağlantılarının benzetiminde model indirgeme yöntemleri
Model order reduction methods for very large scale integrated circuit interconnections
Yazar: EMRULLAH FATİH YETKİN
Danışman: PROF. DR. HASAN DAĞ
İstanbul Teknik Üniversitesi / Bilişim Enstitüsü / Bilişim Ana Bilim Dalı / Hesaplamalı Bilim ve Mühendislik Bilim Dalı
Derece: Yüksek Lisans, 2003
Konu: Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrol = Computer Engineering and Computer Science and Control
Dizin: Diferensiyel özdeğer problemi = Differential eigenvalue problem ; Sayısal entegre devre = Digital integrated circuit

Özet:
Günümüz tümleşik devreleri milyonlarca yarıiletken bileşeni tek bir silikon tabaka üzerinde birleştirmektedir. Devre fonksiyonlarını gerçekleştirmek üzere bu bileşenler çeşitli yöntemler ile birbirine bağlanmaktadır. Yüksek frekanslarda çalışan tümleşik devrenin çalışmasında bu arabağlantı yapılarının fiziksel ve kimyasal niteliklerinden kaynaklanan parazitik devreler oluşmaktadır. Bu parazitik devrelerin modellenmesi ve benzetimi günümüz Çok Geniş Ölçekte Tümleştirilmiş (Very Large Scale Integrated - VLSI) devre benzetimi alanındaki en önemli araştırmalardan biri haline gelmiştir. VLSI devre benzetimi problemleri; genel halde doğrusal olmayan, seyrek ve zaman bağımlı diferansiyel cebrik denklem takımlarının sayısal çözümlerine dayanır. Parazitik altdevrelerin etkilerinin eklenmesi ile problem daha da büyümekte ve çözümü daha da zorlaşmaktadır.Ancak bu noktada doğrusal olarak modellenebilen arabağlantı devreleri ile sistemin kendisine ait doğrusal olmayan denklemlerin birbirinden ayrılabileceği fikrinden yararlanarak doğrusal model indirgeme yöntemleri kullanılmaktadır. Model indirgeme yöntemlerinin temel yaklaşımı arabağlantılara ait gerçek doğrusal diferansiyel cebrik denklem takımından daha küçük boyutlu bir denklem takımı yaratmaktır. Bu çalışmada VLSI arabağlantı modellerinin benzetiminde kullanılan doğrusal model indirgeme yöntemleri sayısal kararlılık, doğruluk ve hız bakımından karşılaştırılmıştır.

Abstract:
Today's sub-micron integrated circuits are formed using millions of semiconductor components on a single chip. To realize the circuit functions, these components are combined with some interconnections made from conductors. Due to the high frequencies used, these interconnections create some parasitic circuits arising from their physical and chemical properties, and their geometries. In the last decade the modelling and simulation of those parasitic circuits has become most important research areas in Very Large Scale Integrated (VLSI) circuit simulation studies. The VLSI circuit simulation is based on the numerical solution of very large, sparse, in general nonlinear, system of time-dependent differantial algebraic equations (DAE). After the addition of subcircuit effects the problem is getting bigger and harder. To solve these problems we take advantage of seperable nature of the nonlinear equations and the linear interconnection circuits equations. The linear model order reduction techniques used in VLSI interconnection were triggered by this seperation. The basic approach of the model order reduction techniques is to build a new but much smaller DAE system from the original DAE system. In this study, we compare linear model order reduction methods developed upto date from the perspective of numerical stability, accuracy, and speed.