Fibonacci dizilimli asimetrik beslemeli tek fazlı çok seviyeli evirici tasarımı
Fibonacci array asymmetric feed single phase multi-level inverter application
Yazar: ABDÜLVEHHAB KAZDALOĞLU
Danışman: PROF. DR. BEKİR ÇAKIR
Kocaeli Üniversitesi / Fen Bilimleri Enstitüsü / Elektrik Mühendisliği Ana Bilim Dalı
Derece: Doktora, 2018
Konu: Elektrik ve Elektronik Mühendisliği = Electrical and Electronics Engineering

Özet:
Yenilenebilir enerji kaynaklarının kullanımının yaygınlaşması ile çok seviyeli eviriciler üzerine yapılan çalışmalarda yoğunlaşmıştır. Çok seviyeli eviricilerin; çıkış geriliminin mümkün olduğunca sinus formuna yakın olması dolayısıyla da harmonik bozulum değerlerinin minimum olması istenir. Evirici Çıkışındaki toplam harmonik bozulum değerlerini IEEE standart aralığında minimize etmek üzere yapılan bu çalışmada, düşük maliyetli, kolay uygulanabilirliği olan, uzun ömürlü, değişebilen giriş gerilimi ve güç değerlerinde dahi yüksek verimde çalışabilen çok seviyeli eviriciler geliştirilmesi hedeflenmiştir. çok seviyeli eviricilerin devre yapıları kadar kontrol yöntemleri de önemlidir. Bu çalışmada, farklı bir topoloji ve yeni bir kontrol yöntemi sunulmuştur. Evirici devrenin kontrolünde, Sinüsoidal darbe genişlik modülasyonu tekniği kullanılmıştır. Anahtarlama sinyallerinin üretiminde, seviye sayısına bağlı olarak referans sinüs sinyali belirli aralıklara bölünmüş, 1 taşıyıcı sinyal ve 1 bölünmüş sinüsoidal sinyal ile sinüsodal darbe genişlik modülasyonu anahtarlama sinyalleri üretilmiştir. Evirici girişinde gerilim kaynak seviyeleri için ise literatürdeki dizilimlerden farklı olarak Fibonacci sayı dizisi kullanılmıştır. Önerilen evirici devresinde ITHD değerinin, aynı yük durumunda eşit seviyedeki çok seviyeli evirici devrelere göre en düşük değerleri aldığı, ITHD değerinin yaklaşık 10 kat azaldığı görülmüştür

Abstract:
It focuses on the use of renewable energy sources and on studies on multi-level inverters. Multi-level inverters; it is desirable that the output voltage is as close as possible to the sinusoidal form so that the harmonic distortion values are minimum. In this study, which is designed to minimize the total harmonic distortion values at the inverter output at the IEEE standard range, it is aimed to develop multilevel inverters that can operate at low cost, easy to apply, long life, variable input voltage and power efficiency. Control methods of multi-level inverters as well as circuit structures are also important. In this study, a different topology and a new control method are presented. Sinusoidal pulse width modulation technique is used to control the evacuation system. In the generation of switching signals, sinusoidal pulse width modulation signaling signals are generated with 1 carrier signal and 1 split sinusoidal signal, divided by specific intervals of the reference sinus signal depending on the number of levels. Fibonacci number sequence is used for voltage source levels at the input of the inverter, unlike in the literature. It is seen that in the proposed inverter circuit, the ITHD value is about 10 times lower than the ITHD value, which is the lowest value of the same level multi-level inverter circuits at the same load