Güç mosfetlerinde geçit oksiti kırılmasının modellenmesi
Modelling of gate oxide breakdown in power mosfets
Yazar: HATİCE GÜL UGRANLI
Danışman: DOÇ. DR. YASİN ÖZÇELEP
İstanbul Üniversitesi-Cerrahpaşa / Lisansüstü Eğitim Enstitüsü / Elektrik-Elektronik Mühendisliği Ana Bilim Dalı / Elektrik Elektronik Mühendisliği Bilim Dalı
Derece: Doktora, 2020
Konu: Elektrik ve Elektronik Mühendisliği = Electrical and Electronics Engineering

Özet:
Dikey yapılı çift difüzyonlu MOSFET' lerin (VDMOS) yüksek empedans, yüksek ısıl kararlılık ve hızlı anahtarlama gibi avantajları; ticari olarak başarılı bir güç elemanı olmasını sağlamıştır. Ancak geçit oksit tabakasının kusur bulundurma eğilimi, MOSFET' lerin çalışma performansı üzerinde belirleyici bir rol oynar. Ayrıca oksit tabakasının işlevini yitirmesi elemanın çalışmasını sonlandırabilir. Bu durum geçit oksit bozulmasını, önemli bir aşınma sorunu haline getirir.

Bu tez çalışmasında, güç MOSFET' leri için geçit oksit bozulma modeli önerilmesi amaçlanmaktadır. Tez kapsamında yapılmış olan ölçüm ve tasarım çalışmaları üç aşamada gerçekleştirilmiştir. İlk aşamada; temin edilen farklı marka model transistörlerin kırılma gerilim değerleri tespit edilip kırılma istatistikleri çıkartılmıştır ve tekrarlanabilir parametre ölçümleri yapabilmek için sabit yorma uygulamasının koşulları araştırılmıştır. İkinci aşamada ise seçilen bir transistör modeli için geçit-savak kapasitesi ölçümleri yapılmıştır. Sabit yorma uygulaması farklı yüksek gerilim değerlerinde ve yorma sürelerinde yapılmıştır. Sabit yorma boyunca geçit kaçak akım değişimi kaydedilmiştir. Geçit-savak kapasite değerleri kullanılarak oksit kapasitesi hesaplanmıştır. Oksit kapasitesinin doğrusal olmayan bir değişim gösterdiği gözlemlenmiştir. Bu ikinci aşamada sunulan deneysel veriler, modelleme aşamasında kullanılmıştır. Üçüncü aşamada ise oksit bozulmasının gözlemlenmesini sağlayan geçit kaçak akımı, geçit yükleri ve oksit kapasitesi parametrelerinin değişimleri; eğri uydurma uygulaması yardımıyla matematiksel olarak modellenmiştir. Modelleme sürecinde, bozulma modeli araştırmalarında incelenen turn-around olgusu da dikkate alınmıştır. Matematiksel modellemenin yanı sıra geçit oksit kapasitesi değişimi için devre benzetim modeli tasarlanmıştır. Devre ve matematiksel modellerin doğruluğunu tespit etmek için deneysel sonuçlar ile karşılaştırılması yapılmıştır. Devre modeli, LTSPICE programında uygulanmıştır. Önerilen modeller, MOSFET' lerin geçit oksit bozulması hakkında doğru tahminler yapabilme imkânı sunmaktadır.

Abstract:
Advantages of vertical structure double diffused MOSFETs (VDMOS) such as large impedance, heat stability and high switching provide to be a commercially successful power device. However, the tendency of the gate oxide layer to have defects plays a decisive role in the operational performance of the MOSFETs. In addition, the breakdown of the oxide layer terminates the device operation. As a result, gate oxide degradation is a major wear-out problem.

In this thesis, it is aimed to propose gate oxide degradation model for power MOSFETs. Measurement and modeling procedure are carried out in three stages. First stage; breakdown voltage values of different brand model transistors are determined and the breakdown statistics are extracted and the conditions of constant stress application are investigated in order to make parameter measurements repeatable. In the second stage, the gate-drain capacitance measurements are performed for a selected transistor model. Constant stress is applied for several high voltage values and time intervals. The gate leakage current variation is recorded during the constant stress. Oxide capacitance is calculated using the gate-drain capacitance values. It is observed that the oxide capacitance showed a nonlinear change. The experimental data presented in the second stage is used in the modeling stage. In the third stage, the changes in gate leakage current, the gate charges and the oxide capacitance parameters which enable the observation of oxide degradation; are modeled mathematically by the curve fitting application. In the modeling process, the turn-around phenomenon that has examined in the degradation model studies is also taken into consideration. In addition to mathematical modeling, a circuit simulation model is designed for the changes of gate oxide capacitance. In order to determine the accuracy of the circuit and mathematical models, the model results are compared with the experimental results. The circuit model is implemented in the LTSPICE program. The proposed models provide the opportunity to make accurate predictions about the gate oxide degradation of the VDMOSFETs.