Hızlı hesaplama için yüksek performanslı paralel önek toplayıcıların tasarımı
Design of high performance parallel prefix adders for fast computation
Yazar: AYDIN ÖZMEN
Danışman: PROF. DR. AHMET SERTBAŞ
İstanbul Üniversitesi / Fen Bilimleri Enstitüsü / Bilgisayar Mühendisliği Ana Bilim Dalı
Derece: Yüksek Lisans, 2011
Konu: Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrol = Computer Engineering and Computer Science and Control
Dizin: Bilgisayar aritmetiği = Computer arithmetic ; FPGA = FPGA ; VHDL = VHDL

Özet:
Toplayıcı işlemleri, bilgisayar aritmetiğinde en sık kullanılan işlemlerdendir. Özellikle işlemci performansını doğrudan etkileyen devreler tasarlanırken toplayıcılar çokça kullanılmaktadır. Bu da toplayıcı devrelerinin performans ve verimlilik açısından önemini artırmaktadır. Bu amaçla aynı seviyede, aynı anda birden fazla işlem yapmaya imkan sağlayan paralel toplayıcılar tasarlanmış, verim artırılarak olumlu sonuçlar elde edilmiştir. Bu toplayıcılar zamanla daha da geliştirilerek, paralel toplayıcıların özel bir türü olan paralel önek toplayıcı tasarımları geliştirilmiştir.İlk kez 1960 yılında Sklansky paralel önek toplayıcı tasarımını geliştirmiş, daha sonraki yıllarda Brent Kung'a göre seviye sayısını arttırarak alan ve fan ? out bakımından avantaj sağlayan Kogge Stone ve Sklansky Paralel önek toplayıcıları geliştirilmiştir. Bu üç tasarım paralel önek toplayıcı alanında temeli oluşturmuştur ve son yıllarda bu tasarımlar kullanılarak, bazı hibrit çalışmalar geliştirilmiş, daha verimli sonuçlar elde edilmeye çalışılmıştır. Bu çalışmada da amaç, farklı bir yöntem kullanarak, daha verimli bir paralel önek toplayıcı oluşturmaktır.Bu çalışmada ilk olarak paralel önek toplayıcıların yapısı, çalışma prensibi ele alınmış ve bu alanda temeli oluşturan Brent Kung, Kogge Stone ve Sklansky Paralel önek toplayıcıları incelenmiş, VHDL(Very high speed integrated circuit Hardware Description Language) dili kullanılarak simülasyonu gerçeklenmiştir. Daha sonraki bölümlerde, klasik tasarımların kullandığı yöntemlerden farklı bir yöntem kullanılarak bir paralel önek toplayıcı tasarlanmıştır. Yine bu tasarım VHDL dilinde simüle edilerek klasik yöntemlerle karşılaştırılmış ve gecikme süresi olarak daha iyi bir sonuç elde edilmiştir. Yine bu mimariler FPGA kiti kullanılarak gerçeklenmiş ve sonuçlar uygulamalı olarak gösterilmiştir.

Abstract:
The adder circuits are commonly used in computer arithmetic. Especially the adders are used in designing circuits that directly affect the performance of the processor. This situation, increases the importance of the adder circuits in terms of performance and efficiency. For this purpose the parallel adders, which allow the more than one processes at the same time and same level, were designed and positive results have been achieved by increasing efficiency. The parallel prefix adder that is special type of parallel adder, was designed by developing the previous designs over time.Firstly, Sklansky parallel prefix adder was designed in 1960. In later years Kogge Stone and Brent-Kung prefix adders has been developed which have area and fan-out advantages according to Sklansky by inceasing the number of levels. These three forms are accepted the basis of parallel prefix adder field, and in recent years by using these designs, developed some hybrid studies and tried to achieve more efficient results. So the purpose of this study, making an optimum parallel prefix adder which is more efficient than the other studies by using a different method.In this study, firstly, the structure and working system of parallel prefix adders were discussed, the basis designs, Brent Kung, Kogge Stone and Sklansky prefix adders were examined and simulated by using VHDL (Very high speed integrated circuit Hardware Description Language). In the next chapters, new parallel prefix adder was designed using a different method from the classic designs. This new design was also simulated using VHDL, compared with the other methods and obtained a better result for latency. Also these architectures were implemented using FPGA device and the results were presented.