Karmaşık ayrık dalgacık dönüşümünün yeniden yapılandırılabilir mimariler üzerinde gerçeklenmesi
Implementation of complex discrete wavelet transform on reconfigurable architectures
Yazar: FERHAT CANBAY
Danışman: PROF. DR. NİZAMETTİN AYDIN ; DOÇ. DR. SEZER GÖREN UĞURDAĞ
Yıldız Teknik Üniversitesi / Fen Bilimleri Enstitüsü / Bilgisayar Mühendisliği Ana Bilim Dalı
Derece: Doktora, 2016
Konu: Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrol = Computer Engineering and Computer Science and Control
Dizin: Sayısal işaret işleme = Digital signal processing

Özet:
Çift-Ağaç Karmaşık Ayrık Dalgacık Dönüşümü (ÇAKDD), işaret işleme uygulamalarında yaygın olarak kullanılan bir yöntemdir. Ayrık Dalgacık Dönüşümünün (ADD) daha gelişmiş bir türü olan ÇAKDD, paralel çalışan iki adet ADD'den oluşmaktadır. ADD ise Sonlu Darbe Cevaplı (Finite Impulse Response - FIR) filtrelerden oluşan bir ikili ağaçtır. Tezde, ÇAKDD'nin düşük güç tüketimli, taşınabilir uygulamalar için yeniden yapılandırılabilir bir platform üzerinde geliştirilmesi hedeflenmiştir. Bu kapsamda ÇAKDD, sonuçların doğrulanabilmesi için kişisel bir bilgisayarda, mikrodenetleyici (PIC) üzerinde, ARM tabanlı bir gömülü sistem üzerinde ve Alanda Programlanabilir Kapı Dizileri (Field Programmable Gate Arrays - FPGA)  üzerinde gerçeklenmiştir. FPGA platformunda ise üç farklı donanım mimarisi (her ADD ağacı için bir toplayıcı ve bir çarpıcı, her ÇAKDD kanalı için bir toplayıcı ve bir çarpıcı, tüm girdi kanalları için bir toplayıcı ve bir çarpıcı) gerçekleştirilmiştir. Geliştirilen tüm mimariler çok kanallı olarak çalışabilmektedir. Buna ek olarak, üç mimarinin kanal sayısı ve bit genişlikleri gibi parametrelerinin belirlenerek oluşturulduğu Saklayıcı Transfer Dili (Register Transfer Language - RTL) için kod üretici yazılım geliştirilmiştir. Üretilen ÇAKDD RTL, FPGA hedeflenerek yazılmıştır. Yöntemlerde kullanılan toplayıcı ve çarpıcıların sayısının azalmasıyla alan verimliliği ve gecikme artmaktadır. N-kanal işareti işlemek için, ilk yöntem, ikinci yöntemin iki katı hıza sahipken, ikinci yöntem üçüncü yöntemin N katı kadar hızlıdır. Ethernet kullanılarak bilgisayardan FPGA'ye veriler gönderilip sonuçlar başarılı bir şekilde alınarak doğrulama yapılmıştır. Ayrıca ÇAKKD'nin daha gelişmiş bir sürümü olan Değiştirilmiş ÇAKKD algoritması aynı mimariler kullanılarak gerçekleştirilmiştir.

Abstract:
Dual Tree Complex Wavelet Transform (DTCWT) is widely used in signal processing applications. DTCWT is an enhancement to the Discrete Wavelet Transform (DWT) and composed of two DWTs running in parallel. DWT is formed as a binary tree of Finite Impulse Response (FIR) filters. In this thesis, a low power DTCWT implementation on a reconfigurable platform for portable applications is aimed. In this respect, in order to verify the results DTCWT was implemented on a personal computer, on a microcontroller, on an embedded system based on ARM processor, and on a Field Programmable Gate Arrays (FPGA). Three hardware architectures (an adder and a multiplier for each DWT tree, an adder and a multiplier for each DTCWT, an adder and a multiplier for N-channel DTCWT) were implemented. All these architectures can be implemented as multi-channel applications. Additionally, a code generator that produces RTL codes for desired architecture was implemented. We synthesized the generated DTCWT RTL for the targeted FPGA. Area efficiency increases with decreasing number of adders and multipliers utilized in the proposed architectures with some penalty in latency. For processing N-channel signals, a DTCWT using the first implementation is two times faster than the second implementation, a DTCWT using the second implementation is N times faster than the third implementation. In order to verify the implementations, data is sent to FPGA from a computer using Ethernet and results are received succesfully in real-time. Also, Modified DTCWT algorithm was implemented with the same architectures.