Farklı hızlı toplayıcı mimarilerinin FPGA kullanarak gerçeklenmesi
Implementation of different fast adder architectures using FPGAs
Yazar: PATRİSA TAMBURİ
Danışman: PROF. DR. AHMET SERTBAŞ
İstanbul Üniversitesi / Fen Bilimleri Enstitüsü / Bilgisayar Mühendisliği Ana Bilim Dalı
Derece: Yüksek Lisans, 2010
Konu: Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrol = Computer Engineering and Computer Science and Control

Özet:
Aritmetik algoritmalar bilgisayar devrelerinde kullanılan temel işlemlerdir. Toplama aritmetik işlemi, aritmetik işlemlerin içinde en sık kullanılan ve diğer işlemleri doğrudan etkileyen bir işlemdir. Aritmetik devre tasarımları işlemcideki tüm işlem performansını doğrudan etkilediğinden dolayı aritmetik devrelerin tasarımında, hızlı toplayıcı devrelerinin donanımsal gerçeklenmeleri oldukça önemli bir yer tutmaktadır. Aritmetik devre tasarımcısı, en iyi performansa ve verimliliğe sahip toplayıcıların tasarımını hedefler. Bunun için, şuana kadar araştırmacılar ya toplayıcı mimarilerini geliştirmek ya da elde iletimini hızlandırmakla uğraşmışlardır.Bu tez çalışmasında, son yıllarda aritmetik devre gerçeklemelerinde yaygın olarak kullanılan Alanda Programlanabilir Kapı Dizileri( FPGA: Field Programmable Gate Array) teknolojisinin aritmetik toplama devrelerinin performansına etkileri incelenecektir.Söz konusu tezin kapsamında, Elde Dalgalı Toplayıcı(Ripple-Carry Adder/ RCA), Elde Öngörülü Toplayıcı(Carry Look-Ahead Adder/ CLA), Elde Seçmeli Toplayıcı(Carry Select Adder/ CSLA) gibi klasik hızlı toplayıcıların yanı sıra yeni geliştirilen karma toplayıcıların VHSIC Donanım Tanımlama Dili( VHDL: VHSIC Hardware Description Language) kullanarak tasarımları yapılmıştır ve FPGA ile sentezlemeleri gerçeklenmiştir. VHDL simülasyon programın yardımıyla devreler fonksiyonel olarak doğrulanmıştır ve giriş ve çıkış işaretleri dalga şeklinde çalışmamızda sunulmuştur.Karma yapıları iki farklı topolojili karma toplayıcılar ve üç farklı topolojili karma yapıları olarak iki gruba ayrılmıştır. Karma yapıların aralarında, Elde Öngörülü- Elde Seçmeli Toplayıcı(CSLA/ CLA) gibi literatürde bulunan yapılarının yanı sıra, en iyi performansı olan bir toplayıcı devresi elde edebilmek amacıyla bizim önermiş olduğumuz bazı yapılar da bulunmaktadır.Çalışmanın sonunda, ele alınan bütün aritmetik toplayıcıların karşılaştırmalı performans analizleri elde edilmiştir. Karşılaştırma kriterleri olarak, toplayıcı bit uzunlukları ile devrelerinin gerçeklemelerinde girişten çıkışa en uzun gecikme süresi(T), FPGA yongasındaki kullanılan dilim sayısı(A ? Alan), bu değerlere bağlı olan verimliliği esas alınmıştır ve değişik performans faktörlerinin değişimleri irdelenmiştir.Aritmetik devrelerinin simülasyonundan ve incelemelerin sonucunda elde edilen bütün değerler, hesaplamalar ve karşılaştırmalar tablo ve grafik şeklinde verilmiştir.Ayrıca çalışmamızda, donanım devrelerin tasarım ve analizinde yaygın kullanılan VHDL Donanım Tanımlama Dili ve FPGA teknolojisi tanıtılmıştır.

Abstract:
Arithmetic algorithms are the basic operations used in computer circuits. Addition is the most commonly used among arithmetic operation, as it directly affects all the other operations. The design of arithmetic circuits directly affects the overall performance of a processing unit, so, when designing arithmetic circuits, the hardware implementation of fast adder circuits is rather important. The designer of arithmetic circuits aims designing adders having the best performance and efficiency. For that, until now, researchers have tried either to improve adder architectures or to speed up the carry propagation process.In this master thesis, we have investigated the effects of FPGA(Field Programmable Gate Array) technology, which in the recent years has been widely used in the implementation of arithmetic circuits, over the performance of addition arithmetic circuits have been investigated.In the context of this work, fast adders such as Ripple-Carry Adder(RCA), Carry Look-Ahead Adder(CLA), Carry Select Adder(CSLA), as well as newly developed hybrid fast adders are designed using VHDL(VHSIC Hardware Description Language) and synthesized using FPGA technology. Using a VHDL simulation program the correct functionality of the circuits has been confirmed and input and output signals have been presented in this study in the form of waveforms.Hybrid adders were divided into two groups: hybrid adders consisting of two different topologies and hybrid adders consisting of three different topologies. Some of the hybrid addition methods such as CSLA/CLA have already been presented in the literature; besides, some other hybrid addition methods have been proposed aiming to obtain some best-performance addition method.At the end of the study, a comparative performance analysis of all the considered arithmetic adders was obtained. The bit length of the adder, the longest delay period from input to output during the circuit implementations(time - T), the number of used FPGA chip slices(area - A) and the efficiency of the circuit(A*T), which is based on these values(time and area) were used as comparison criteria. In addition, different performance factors and changes were discussed.All the, values, calculations, and comparisons obtained from the simulation and analysis of the arithmetic circuits were given in the form of tables and graphs.Moreover, VHDL Hardware Description Language and FPGA technology, which are commonly used in the design and analysis of hardware circuits, have also been introduced in this work.