Mikroelektronik teknolojisinde kimyasal-mekanik düzleştirme sürecine etki eden faktörler ve incelenmesi
Analysis of factors affecting chemical mechanical planarization process in microelectronic technology
Yazar: ZEYNEP ÜNAL
Danışman: PROF. DR. ÜLKER BEKER
Yıldız Teknik Üniversitesi / Fen Bilimleri Enstitüsü / Kimya Mühendisliği Ana Bilim Dalı
Derece: Yüksek Lisans, 2011
Konu: Elektrik ve Elektronik Mühendisliği = Electrical and Electronics Engineering ; Kimya Mühendisliği = Chemical Engineering ; Mühendislik Bilimleri = Engineering Sciences

Özet:
CMP (Chemical Mechanical Polishing- Kimyasal Mekanik Düzleştirme), son yıllardatümdevre üretim sürecinde sıkça kullanılmaya ba?lanan önemli bir teknolojidir.Tümdevrelerin üretim süreci temel olarak iki grup altında toplanabilir; iyon ekme, difüzyon,oksitleme, tavlama ve bunun gibi temel adımlar kullanılarak, katkılanmış bölgelerin (savak,kaynak, n kuyu, p kuyu), geçiş oksidi ve kapının oluşturulması -ki bu bölgeler birimtransistorun temel yapısını oluşturmaktadır-, ilk grubu oluşturur ve ?front-end process? olarakolarak isimlendirilir. ikinci grup ise bu birim transistor yapılarının birbiri ile veya diğer devreelemanlarıyla bağlanması için kullanılan metal hatları ve bu metal katmanlarını birbirindenizolasyonu için kullanılan oksit katmanın büyütülmesinden olu?ur ve ?back-end process?olarak isimlendirilir. Yapıları çok karmaşık olmayan eski tümdevreler az sayıda tranzistördenoluşmaktaydı ve iki metal katmanı kullanılarak bütün bağlantılar yapılabiliyordu. Fakatteknolojinin ilerlemesi ile daha küçük boyutlu, daha az güç tüketen ve taşınabilir cihazlarınkullanımının artması karmaşık işlemleri yapan ve milyonlarca transistor içeren yapılarınküçük alanda gerçeklenmesini gerektirmiştir. Bunu sağlamak için yeni pozlama teknikleriyleminimum yapı boyutları küçültülmüş bunun yanında bu çok karmaşık yapıların tüm transistorbağlantılarını yapmak için metal katman sayısı 5-8 metale kadar arttırılmıştır.Çok sayıda metal katmanının kullanılması çeşitli problemlere neden olmaktadır. İlk metalşekillendirildikten sonra üzerine depolanan oksit ve bunun üzerine depolanan metalinşekillendirilmesi yüzeyde üniformiteyi epeyce bozmaktadır. Bunun yanında oluşan kotfarkından dolayı pozlama sırasında bazı yerler odak dışı kalmaktadır ve bu problemler katmansayısı arttıkça büyümektedir. Bu problemleri ortadan kaldırmak için CMP adımı bu metal-oksit-metal katmanlarını oluşturma prosesine entegre edilmiştir. Her metal arası oksitdepolandıktan sonra CMP uygulanır ve böylece alttaki topografi ne kadar bozuk olursa olsunbu üstteki katmanlara aktarılmaz ve her metal arası oksit katmanı pürüzsüz olmaktadır. Hermetal katman depolanırken altta pürüzsüz bir izolasyon oksidi yer almaktadır ve böylecemetal şekillenirken kot farkından dolayı odak dışı kalma ya da saçılma durumu meydanagelmemektedir.CMP temel olarak yüzeye kimyasal uygulanarak ve aynı anda fiziksel dairesel kuvvetuygulayarak yüzeyin düzleştirilme işlemidir. Tipik olarak metal arası oksit katmanındaistenen pürüzlülük %10 civarındadır. Bu değeri elde etmek devrenin kalitesi ve yapısıaçısından büyük önem taşımaktadır. CMP sürecinde sonucu etkileyen en önemli parametreleruygulanan basınç, dönme hızı, kimyasal madde akış miktarı ve içeriği ve süredir.Bu çalışmada metal katmanları arasında yer alan oksit tabakası için CMP sürecigerçeklenecektir. Bu süreç için aşındırma hızı düzensizliği hedefi % 10'nun altı olarakseçilecektir ve daha önce sözü edilen parametreler deney tasarımları hazırlanarak optimizeedilecektir.Anahtar Kelimeler: CMP, metalizasyon, mikroelektronik, tümdevre üretimi.

Abstract:
Chemical-Mechanical Planarization (Chemical-Mechanical Polishing), is an importanttechnology that have been often used at integrated circuit manufacturing process in recentyears.Production of integrated circuits is basically divided into two groups. The first groups isnamed as front end process and consisted of ion implantation, diffusion, oxidation, annealingand such basic steps. These steps are used to form doped regions (drain, source, n well and pwell), gate-oxide and transition oxide, which are basic units of a transistor structure. Thesecond groups is named as back-end process and consisted of connecting transistor structureswith each other or the other circuit elements and isolation of metal layers from each other bygrowing oxide between metal layers. Older ICs, which are consisted of small number anddon't have complex structures, could be linked by using two metal layers. But with theadvancement of technology and increased usage of portable devices; smaller, less-powerconsuming integrated circuits that perform complicated procedures are required to execute into small areas. To achieve smaller areas, minimum structure size is decreased with newexposure techniques and also to provide all transistor connection of complex structures withmetal lines, number of metal layer is increased to 5-8 metal.The use of large number of metal layer is lead to various problems. After shaping the firstmetal layer, depositing oxide layer for isolation and depositing new metal layer to isolationmaterial breaks the surface uniformity. In addition, because of the difference in elevation,some regions are out of focus during exposure and these problems are growing withincreasing number of layers. In order to eliminate these problems CMP step is integrated toforming metal-oxide-metal layers process. After depositing the isolation oxide CMP isprocessed so, the bad topography that coming from underlying layers is not transferred toupper layers. Therefore, all metal layers are deposited onto a smooth layer and by the way theelevation difference and out of focus situation is eliminated.Basically, CMP is a planarization process that abrasive slurry used and physical, rotationalforces acting on the surface. Typically, the desired non-uniformity value is 10% for metal-oxide CMP process. It is very important to achieve this non-uniformity value, from the pointof circuit quality and structure. The parameters which are, downforce, rotational velocity,time, slurry flow rate and slurry contents are important about affecting the CMP process.In this study, the oxide layer between metal layers will be realized for the CMP process.Under 10% removal rate non-uniformity will selected as target and the parameters that havementioned before will be optimized by preparing the experimental design.Keywords: CMP, metallization, microelectronics, integrated circuit production.