FinFET kanal uzunluk ve genişlik parametrelerinin yapay sinir ağları ile belirlenmesi
Determination of finFET channel length and width parameters by artificial neural networks
Yazar: MÜCAHİT OSMAN KAĞNICI
Danışman: DR. ÖĞR. ÜYESİ SİNEM KELEŞ
İstanbul Medeniyet Üniversitesi / Lisansüstü Eğitim Enstitüsü / Mühendislik ve Doğa Bilimleri Ana Bilim Dalı / Elektrik Elektronik Mühendisliği Bilim Dalı
Derece: Yüksek Lisans, 2023
Konu: Elektrik ve Elektronik Mühendisliği = Electrical and Electronics Engineering

Özet:
Fin alan etkili transistör (FinFET), düzlemsel olmayan üç boyutlu transistördür. Transistörün ana gövdesini oluşturan silikon kanat onu diğerlerinden ayırır. Geleneksel MOSFET'ler ve CMOS, kapıdan kanala büyük kaçak akımlar ve artan hesaplama gücü gibi birçok soruna sahiptir. Artan hesaplama gücü, artan hesaplama yoğunluğu anlamına gelir. Ayrıca düzlemsel mosfete göre üç boyutlu olan fin yapısının boyutlandırılmasında karışıklık vardır. Tüm bu problemler daha fazla transistör gerektirmekte ve FinFET elemanı ile tasarlanan devrelerde FinFET elemanının kanal genişliği (W) ve kanal uzunluğu (L) parametrelerine karşı elde edilen ID akımının belirlenmesini oldukça zorlaştırmaktadır. Tasarımcının W ve L değerlerini kendisinin seçmesi gerektiği durumlarda, hangi W ve L değerlerinin kullanılması gerektiği büyük oranda tasarımcının tercihine kalacaktır.
Bu çalışmanın amacı devre tasarımcısı tarafından belirlenecek olan FinFET transistörünün kabul edilebilir, başarılı kanal genişlik ve kanal uzunluk değerlerini elde edecek bir yapay sinir ağı modeli tasarlamaktır. Yapay sinir ağı modeli, belirlenen transistör VGS ve VDS gerilimlerine karşılık hedeflenen ID akımını verecek kanal parametrelerini yüksek doğruluk oranı ile belirleyecek şekilde tasarlanmıştır. Yapay sinir ağı modelinin tasarlanması için seçilen yapay sinir ağı tipi doğruluk oranı yüksek sonuçlar bulması sebebiyle çok katmanlı algılayıcılar (MLP) olarak seçilmiştir. Oluşturulan yapay sinir ağı modeli için VGS ve VDS gerilim değerleri ve ID akım değeri giriş olarak, çıkış ise kanal genişlik ve kanal uzunluk değerleri olarak belirlenmiştir. 
Tasarlanan yapay sinir ağın modelinin eğitimi için FinFET transistörünün kabul edilebilir aralıklarda VGS ve VDS gerilim değerleri ve ID akım değerlerinin belirlenmesi, çalışmanın büyük önem arz eden kısmını oluşturmaktadır. Yapay sinir ağınının eğitilmesi için kullanılacak olan veri, LTSPICE simülasyon ortamında transistörün farklı VGS ve VDS gerilim değerleri, kanal genişlik ve kanal uzunluk değerleri ile defalarca simüle edilmesiyle elde edilmiştir. Oluşturulacak olan modelin doğruluk oranı yüksek olacak şekilde sonuçlar verilebilmesi için simülasyon programından elde edilen veriler normalizasyon metoduna tabi tutulmuştur. Ham verilerin normalizasyon metodu ile önişleme tabi tutulmasıyla beraber yapay sinir ağı modelinin oluşturulma işlemi ve simülasyon ortamında elde edilen verilerin belli bir oranıyla olan eğitimi, MATLAB ortamında gerçekleştirilmiştir. Oluşturulan yapay sinir ağı, eğitim haricinde kalan veriler olan test verileri ile LTSPICE simülasyon programında kullanılmıştır.
FinFET transistörü için tasarlanan yapay sinir ağının modellemesinin başarılı bir şekilde sonuçlandırılmasının ardından, tasarlanmış olan modelin analog bir devrede nasıl bir sonuç verilebileceğini test edebilmek için bu çalışmada analog tasarım devrelerinden akım aynası devresi ele alınmıştır.

Abstract:
The Fin field effect transistor (FinFET) is a non-planar three-dimensional transistor. The silicon fin that forms the main body of the transistor sets it apart. Conventional MOSFETs and CMOS have many problems, such as large gate-to-channel leakage currents and increased computational power. Increased computational power means increased computational density. There is also confusion in sizing the fin structure, which is three-dimensional compared to a planar mosfet. All these problems require more transistors and make it very difficult to determine the ID current obtained against the channel width (W) and channel length (L) parameters of the FinFET element in circuits designed with FinFET element. In cases where the designer has to choose the W and L values himself, the choice of which W and L values should be used is largely up to the designer.
The aim of this study is to design an artificial neural network model to obtain acceptable and successful channel width and channel length values of the FinFET transistor to be determined by the circuit designer. The artificial neural network model is designed to determine the channel parameters with high accuracy, which will give the targeted ID current in response to the determined transistor VGS and VDS voltages. The type of neural network selected for the design of the neural network model was chosen as multilayer perceptron (MLP) due to its high accuracy. For the neural network model, VGS and VDS voltage values and ID current values are set as inputs and channel width and channel length values are set as outputs. 
Determining the VGS and VDS voltage values and ID current values of the FinFET transistor within acceptable ranges for the training of the designed neural network model constitutes the most important part of the study. The data to be used for training the neural network was obtained by repeatedly simulating the transistor with different VGS and VDS voltage values, channel width and channel length values in the LTSPICE simulation environment. The data obtained from the simulation program was subjected to the normalization method in order to provide results with high accuracy of the model to be created. After preprocessing the raw data with the normalization method, the creation of the artificial neural network model and the training with a certain proportion of the data obtained in the simulation environment were carried out in MATLAB environment. The artificial neural network was used in the LTSPICE simulation program with the test data, which is the data other than training.
After the successful completion of the modeling of the artificial neural network designed for the FinFET transistor, the current mirror circuit, one of the analog design circuits, is discussed in this study in order to test how the designed model can be given in an analog circuit.