Eşikaltı FGMOS transistorlar ile düşük gerilimde çalışan analog YSA devre bloklarının tasarımı
Design of low voltage analog ANN circuit blocks by using subthreshold FGMOS transistors
Yazar: FATİH KELEŞ
Danışman: PROF. DR. TÜLAY YILDIRIM
Yıldız Teknik Üniversitesi / Fen Bilimleri Enstitüsü / Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı / Elektronik Bilim Dalı
Derece: Doktora, 2010
Konu: Elektrik ve Elektronik Mühendisliği = Electrical and Electronics Engineering ; Mühendislik Bilimleri = Engineering Sciences
Dizin: Analog tasarım = Analog design ; Analog tümleşik devreler = Analog integrated circuits ; Bilgisayar donanımları = Hardware ; Güç = Power ; Sınıflandırma = Classification ; Transistör = Transistor ; Yapay sinir ağları = Artificial neural networks

Özet:
Eşikaltı bölgesinde çalışan yüzer geçitli MOS (FGMOS) transistorlar kullanılmasıyla düşük gerilimde çalışan ve çok az güç tüketen analog yapay sinir ağı (YSA) devre bloklarının tasarımı yapılmış, Çok Katmanlı Algılayıcı (ÇKA) ve Radyal Tabanlı Fonksiyon (RTF) YSA tümdevreleri tasarlanmıştır. Literatürdeki çeşitli YSA devreleri incelendiğinde sayısal, analog ve hibrit yapılara rastlanmaktadır. Bu devrelerin birbirlerine göre çeşitli avantajları bulunmaktadır. Bu avantajlar kullanım amacı, eğitim işlemi, kapladığı yer, harcadığı güç vb. gibi sıralanabilir. Bu tezde ise bu gibi avantajlar da göz önünde bulundurularak çalışmanın esas konusunu oluşturan düşük gerilimde çalışan ve çok az güç harcayan yapılar oluşturulmuştur. Günümüzde biyolojik sinir hücrelerine de paralellik gösterecek şekilde yüksek yoğunlukta transistor içeren VLSI tasarımları yapılmaktadır. Fakat bu yüksek mertebelerdeki transistor sayıları fazla güç tüketimi ve yer kaplaması olarak karşımıza çıkmaktadır. Eğer bu yapılar sayısal devreler olursa bu tüketimler daha da artmaktadır, analog yapılar kullanılarak bir ölçüde azaltılabilir fakat bu da yeterli değildir. Bundan dolayı eşikaltı çalışma tercih sebebidir. Literatürdeki YSA donanımları çalışmalarında örneğin FPGA gibi yapılar sıkça kullanılmaktadır fakat bu yapılar düşük güç tüketimi ve az yer gereksinimi gibi amaçlara uygun değildir. Farklı alanlarda kullanılan devre bloklarının tasarlanmasında eşikaltı çalışmalara rastlanmaktadır. Ancak farklı ağ yapılarının farklı hesaplamalara ve farklı işlem birimlerine ihtiyaçları vardır. İşte burada değişik devre blokları tasarlamak gerekmektedir. Bu tezde farklı olarak eşikaltı bölgesinde çalışma tercih edilmiş ve besleme gerilimlerini ve devre bağlantı topolojilerinin karmaşıklığını düşürecek şekilde çalışmaya imkân tanıyan FGMOS transistorlar kullanılmıştır. Çalışmanın özgün yanını eşikaltı bölgesinde çalışan FGMOS transistorlarla oluşturulan analog YSA devreleri oluşturmaktadır. Düşük gerilim ve çok düşük güç gerektiren alanlarda kullanılabilecek YSA devrelerinin elde edilmesi zaten başlı başına bir katkı olarak ele alındığı gibi, eşikaltı bölgesinde çalışmanın getirdiği bir takım zorluklara karşın FGMOS transistorların kullanılmasının devre topolojilerine kazandırdığı basit yapılar sayesinde, bahsedilen gereksinimlerin yerine getirilmesi önemli bir katkı sağlamıştır.Tez çerçevesinde gerekli tasarım ortamı oluşturularak eşikaltında çalışan devreler tasarlanmış, FGMOS yapılar seri kapasitif yapılar içerdiğinden simülasyon güçlüğü makro modelden yararlanılarak aşılmış ve analog YSA blokları oluşturulmuştur. Bu yapılarla, farklı YSA yapılarına yönelik nöron modelleri elde edilmiş ve bu modellerin olabildiğince modüler olmasına dikkat edilmiştir. Bu amaca yönelik olarak çarpıcı, toplayıcı, çıkarıcı, akım aynası, sigmoid fonksiyon üretici, Öklid uzaklığı hesaplayıcı ve Gauss fonksiyon üretici devre bloklarının tasarımı eşikaltı FGMOS transistorlar kullanılarak gerçekleştirilmiştir.Bu devre blokları kullanılarak XOR problemini ve İris bitkisinin sınıflamasını gerçekleyen YSA tümdevreleri (yonga dışında öğrenen) tasarlanmış ve simülasyon sonuçları verilmiştir. Böylece biyomedikal uygulamalar, sensör ağları ve robot uygulamalarında da kullanılabilecek düşük gerilim ve çok az güç harcama gereksinimlerini karşılayacak YSA tümdevresi çalışmalarında önemli bir yol kat edilmesi amacına ulaşılmıştır. Tasarlanan tümdevrelerin CADENCE tasarım programından elde edilen donanım çıktılarıyla, eğitim işleminde kullanılan algoritmanın MATLAB programından elde edilen yazılım çıktıları karşılaştırılmış ve bu sonuçların uyumluluğu gözlenmiştir.

Abstract:
According to high technology applications, design of low-voltage ultra-low-power analog artificial neural network (ANN) circuit blocks by using subthreshold floating gate MOS (FGMOS) transistors and design of Multi Layer Perceptron (MLP), Radial Basis Function (RBF) ANN ICs are accomplished. Digital, analog and hybrid structures have been coincided when various ANN circuits in literature have been examined. There are several advantages of these circuits to each other. These advantages can be said to be aid of usage, training, die area, power consumption, etc. In this thesis, these advantages were taken into account and the essential idea of low-voltage low-power structures was constructed. Today, VLSI designs, consisting of too many transistors, parallel with the biological neurons are made, but using too many transistors cause more power consumption and die area. If these circuits are digital, power consumption increases. Power consumption can be reduced by using analog circuits, but this is not enough. Therefore, subthreshold operation is desirable. In literature, structures like FPGA in ANN hardware are often used, but these structures are not suitable for low power and small die area. Subthreshold operation is met in various circuit block design. However, different calculations and different processing units are in need of various network structures. At this point different circuit blocks are needed to be designed. Difference of this work is subthreshold operation and using FGMOS transistors, which helps to lower supply voltages and reduce the complexity of circuit topologies. The original idea of this thesis is designing analog ANN circuits by using FGMOS transistors operating in subthreshold region. Although design of low-voltage ultra-low-power ANN circuits can be thought of as a contribution on its own, an important contribution to the fulfillment of the mentioned requirements is achieved due to using subthreshold FGMOS transistors bringing simpler circuit topologies with respect to the difficulties of working in subthreshold region.After supplying the design environment, design of subthreshold structures began. At the same time, difficulties of serial capacitive structures involved in FGMOS circuits were overcome by using macro models and analog ANN blocks were designed step by step. With these structures, neuron models tending different ANN structures have been constituted. It has been paid attention to these structures in point of being so modular. For this purpose, multiplier, adder, extractor, current mirror, sigmoid function generator, Euclid distance calculator and Gaussian function generator circuit blocks were designed by using subthreshold FGMOS transistors.By using these circuit blocks, ANN ICs (off-chip learning) that implement XOR problem and the classification of Iris plant is designed and simulation results are given. Thus, biomedical applications, sensor Networks and robotics applications can be used in low voltage and ultra-low power IC studies, an important way of spending to meet the needs of the purpose of ANN has been reached. Hardware outcomes of the CADENCE design tool are compared with MATLAB software simulation results of the algorithm used for training process and it is seen that the results are in good agreement.