Güç sistemlerinde arıza akımı sınırlayıcıların etkilerinin analizi
Analysis of the effects of fault current limiters in power systems
Yazar: BARIŞ KÜÇÜKAYDIN
Danışman: DOÇ. DR. OKTAY ARIKAN
Yıldız Teknik Üniversitesi / Fen Bilimleri Enstitüsü / Elektrik Mühendisliği Ana Bilim Dalı / Elektrik Tesisleri Bilim Dalı
Derece: Doktora, 2021
Konu: Elektrik ve Elektronik Mühendisliği = Electrical and Electronics Engineering ; Enerji = Energy
Dizin: Kısa devre arızaları = Short circuit defect

Özet:
Güç sistemlerinde arıza akımlarını izin verilen güvenli düzeye düşürebilmek için çeşitli arıza akımı sınırlama yöntemleri ve cihazları geliştirilmektedir. Bu tez çalışmasında, özgün bir seri-paralel rezonans tipi katı hal arıza akımı sınırlayıcı devre (SPR-AAS) önerilmektedir. Normal çalışma koşullarında, SPR-AAS'nin seri rezonans ile sistemde yer alması sağlanarak, üzerinde gerilim düşümü ve güç kaybının oluşması önlenmektedir. Kısa devre arıza akımlarını, arızanın ardından seri rezonans durumundan çıkıp paralel rezonans empedansını sisteme dahil ederek sınırlamaktadır. Aynı zamanda, ikinci işlevi olarak arıza anında ortak kuplaj noktasında (OKN) oluşan gerilim düşüşlerini önleyerek, nominal değerine yakın bir seviyede kalmasını sağlamaktadır. 20 kV'luk gerilim düzeyine sahip iki baralı bir güç sisteminde SPR-AAS'nin uygulanması, PSCAD/EMTDC programında oluşturulan simülasyon modeli ile analiz edilmiştir. Önerilen SPR-AAS literatürdeki diğer paralel rezonans tipi sınırlayıcılar ile arıza akımı sınırlama kapasitesi, OKN gerilim kararlılığına katkı, üzerlerinde oluşan anlık güç kayıpları ve enerji tüketimleri ile yarıiletken anahtarlarının maruz kaldığı maksimum gerilim ve akım düzeyleri bakımından mukayese edilmiştir. Etkin performansı ortaya konan SPR-AAS'nin, fazlar arası 380 V gerilim seviyesi için üç fazlı prototip uygulaması gerçekleştirilmiştir. Üç faz, üç faz-toprak, iki faz-toprak ve faz-toprak arızalarının gerçekleştirildiği test devresinde, SPR-AAS %78,21 - %85,69 aralığında değişen oranlarda arıza akımlarını sınırlamıştır. Test devresi simülasyonu ve uygulamadaki arıza akımı sınırlama oranlarının üç faz ve üç faz-toprak arızalarında ihmal edilebilecek kadar yakın olduğu, faz-toprak arızasında %1,09 ve iki faz-toprak arızasında ise %2,03'lük bir farkın oluştuğu görülmüştür. SPR-AAS'nin güç sistem uygulamalarında, sistemde yer alan tüm baralarda arıza akımını belirlenen kritik seviyenin altına düşürebilmek için kullanılması gereken sınırlayıcı sayısı, boyutu ve konumlarının belirlenebilmesi amacıyla bir optimizasyon algoritması geliştirilmiş ve IEEE'nin 9 baralı sisteminde analiz edilmiştir. Önerilen SPR-AAS'nin basit ve ekonomik yapısı, kolay kontrol edilebilmesi ve arıza akımlarını sınırlama performansı ile OKN gerilimi üzerindeki etkisi göz önüne alındığında, güç sistemlerinde uygulanabilir bir sınırlayıcı olduğu sonucuna varılmıştır.

Abstract:
Various fault current limiting methods and devices are being developed to reduce fault currents to the permissible safe level in power systems. In this thesis, a novel series-parallel resonance type solid-state fault current limiter circuit (SPRFCL) is proposed. Under normal operating conditions, SPRFCL is provided to stay in the system with series resonance and it is prevented voltage drop and power loss on it. It limits the short-circuit fault currents by means of deactivating series resonance with the initiation of the fault and by including the parallel resonance impedance to system. Also, as its second function, it prevents voltage drops that occur at the point of common coupling (PCC) during the fault and keeps it a level close to its nominal value. The implementation of SPRFCL in a two-bus power system with a voltage level of 20 kV is analyzed with the simulation model created in the PSCAD/EMTDC software. The proposed SPRFCL is compared with other parallel resonance type limiters in the literature in terms of fault current limiting capacity, contribution to PCC voltage stability, instantaneous power losses and energy consumptions on them, and maximum voltage and current levels that semiconductor switches are exposed to. A three-phase prototype implementation was realized for the 380 V voltage level between phases of the SPRFCL, which is introduced its effective performance. In the test circuit where three-phase, three-phase-to-ground, two-phase-to-ground and phase-to-ground faults are performed, SPRFCL limited fault currents at rates ranging from 78.21% to 85.69%. It has been observed that the ratios of fault current limiting in test circuit simulation and practice are close enough to be negligible in three-phase and three-phase-to-ground faults, with the differences of 1.09% in phase-to-ground fault and 2.03% in two-phase-to-ground fault. In power system applications of SPRFCL, an optimization algorithm has been developed to determine the number, size and locations of the limiters that should be used in order to reduce the fault current below the specified critical level in all busses in the system and it has been analyzed in IEEE 9 bus system. Considering the simple and economical structure, easy controllability and fault current limiting performance of the proposed SPRFCL and its effect on the PCC voltage, it is concluded that it is a feasible limiter in power systems.