Ieee754 kayan noktalı sayı formatında aritmetik mantık birimi tasarımı ve gerçek zamanlı olarak uygulanması
Design and real-time implementation of arithmetic logic unit in ieee754 floating point number format
Yazar: BAHADIR ÖZKILBAÇ
Danışman: PROF. DR. TEVHİT KARACALI
Atatürk Üniversitesi / Fen Bilimleri Enstitüsü / Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
Derece: Yüksek Lisans, 2020
Konu: Elektrik ve Elektronik Mühendisliği = Electrical and Electronics Engineering
Dizin: FPGA = FPGA ; VHDL = VHDL

Özet:
Amaç: Bu çalışmada en temel bir FPGA'de bile çalışabilen, yüksek hız performansına ve kullanım alanı açısından yüksek verimliliğe sahip bir Aritmetik Mantık Biriminin VHDL dili kullanılarak FPGA içerisinde tasarlanması amaçlanmıştır.
Yöntem: Aritmetik Mantık Birimi tasarlanırken günümüz bilgisayar işlemcilerinde kullanılan, geniş sayı aralığına ve yüksek hassasiyete sahip ve IEEE tarafından bir standart haline getirilen IEEE754 kayan noktalı sayı formatı tercih edilmiştir. Tasarlanan Aritmetik Mantık Birimi için simülasyon, sentezleme ve gerçek zamanlı uygulama çalışmaları yapılmıştır.
Bulgular: Simülasyon çalışması ile Aritmetik Mantık Biriminin giriş sinyalleri ayarlanarak çıkışa ne aktarıldığı gözlemlenmiştir. Sentezleme sonrası Aritmetik Mantık Birimi içerisindeki işlem birimlerine ait maksimum çalışma frekansı ve FPGA içerisindeki kaynak kullanım bilgileri elde edilmiştir. Aritmetik Mantık Birimi ile yapılan gerçek zamanlı uygulamaların işlem süreleri ile bilgisayarın bu işlemleri gerçekleştirme süreleri karşılaştırılmıştır.
Sonuç: Tüm işlem birimleri tek bir saat darbesinde işlem yapacak şekilde tasarlanarak düşük çalışma frekansında yüksek hız performansı, FPGA içerisindeki kaynakların en az düzeyde kullanımına özen gösterilerek ise yüksek kullanım alanı verimliliği elde edilmiştir. Ayrıca DSP ve RAM gibi hazır bloklar kullanılmayarak maliyeti düşük bir tasarım ortaya çıkarılmıştır.

Abstract:
Purpose: In this study, it is aimed to design an Arithmetic Logic Unit, which can operate even in a basic FPGA, with high speed performance and high efficiency in terms of usage area, in FPGA using VHDL language.
Method: While designing the Arithmetic Logic Unit, IEEE754 floating-point number format, which is used in today's computer processors, has a wide range of numbers and high sensitivity and has become a standard by IEEE. Simulation, synthesis and real-time application studies were carried out for the Arithmetic Logic Unit designed.
Findings: With the simulation study, the input signals of the Arithmetic Logic Unit were adjusted and what was sent to the output was observed. After the synthesis, the maximum operating frequency of the processing units in the Arithmetic Logic Unit and the resource usage information of these processing units in the FPGA were obtained. The processing times of real-time applications performed with the Arithmetic Logic Unit were compared with those of the computer.
Results: All processing units were designed to operate in a single hour pulse, high speed performance at low operating frequency, and high utilization area efficiency was achieved by taking care to use minimum amount of resources in FPGA. In addition, a cost-effective design was created by not using blocks such as DSP and RAM.