Bilgisayar aritmetik ünitelerinin tasarımı için VHDL tabanlı kütüphane geliştirilmesi
Developing VHDL based library for designing of computer arithmetic units
Yazar: RECEP SELAMİ ÖZBEY
Danışman: DOÇ.DR. AHMET SERTBAŞ
İstanbul Üniversitesi / Fen Bilimleri Enstitüsü / Bilgisayar Mühendisliği Ana Bilim Dalı
Derece: Yüksek Lisans, 2004
Konu: Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrol = Computer Engineering and Computer Science and Control

Özet:
Bilgisayar Mimarisinde son 25 yılda gerçekleştirilen ilerlemeler, bilgisayardonanımının performansını artırma ihtiyacını doğurdu. Bu ihtiyaç, bilgisayararitmetiğinin de yeniden incelenerek, daha hızlı algoritmaların ortaya çıkmasınave teknolojinin sağladığı imkanlar ölçüsünde donanımsal gerçeklemelerine imkantanıdı. Bilindiği gibi, bilgisayar aritmetiği aritmetik fonksiyonların donanımsalgerçeklemeleri ile ilgili bilgisayar mimarisinin önemli bir alanıdır. Aritmetikalgoritmalar ise, bilgisayar devrelerinde kulanılan temel işlemlerdir. Bilgisayararitmetiğinin temel amacı, sayısal işlemlerin hızını arttıracak devrelerin vealgoritmaların tasarımıdır.Bu çalışmada, temel aritmetik işlemler olarak ve çoğu diğer işlemlerin de dolaylıbir şekilde kullandığı toplama, çarpma ve bölme fonksiyonları için geliştirilmiş hızlıve etkin algoritmalar incelenmiştir. Bu algoritmalara dayanarak geliştirilenaritmetik devrelerin tasarımları yapılmıştır. Bu amaçla, hızlı toplama devreleriolarak, Elde Dalgalı Toplama (Ripple-Carry Addition/RCA), Koşullu Toplayıcı(Conditional-Sum /COSA), Elde Öngörülü Toplama (Carry-Lookahead/CLA) veElde Seçmeli Toplama (Carry Select/CSLA) devreleri seçilirken; hızlı çarpmayöntemi olarak, sıralı toplama/öteleme, dizin çarpma, Booth yöntemi ve Baugh-Walley çarpma yöntemlerine dayanan çarpma devreleri; ve Sıralı Ötele-Çıkaryöntemi, Nonrestoring bölme yöntemi, SRT bölme ve dizin bölme devreleri bu tezdedetaylı olarak incelenen aritmetik devreleri oluşturmuştur.Ayrıca, günümüzde etkin olarak donanım devrelerinin analiz ve tasarımlarında biraraç olarak kullanılan VHDL Donanım Tanımlama Dili ayrıntılı olaraktanıtılmıştır. Aritmetik devrelerin analizleri, VHDL simülasyonları aracılığıylafonksiyonel olarak doğrulama, çıkış işareti dalga formu eldesi ve gecikmesürelerinin ölçümleri yapılarak gerçekleştirilmiştir. Tezde incelenen tüm aritmetikişlem devrelerinin performanslarını değerlendirmek için kullanılan kriterlerolarak, gecikme süresi (T), kullanılan kapı sayısı (çip tasarım alanının da bir ölçüsü)(A) ve çipte sarfolunan enerji (AşT) seçilmiştir. Aritmetik devrelerin, özelliklekanonik formdaki yapıların analitik incelemeleri sonucu elde edilen gecikme ve alanhesaplamaları grafikler halinde verilmiştir. Sonuçların geliştirilen VHDLsimülasyon programları ile uygunluk arzettiği görülmüştür.

Abstract:
Developments that are in last ğ5 years in the area of Computer Architecture, havecaused a requirement to increase performance of computer hardware. Thisrequirement, also by studying computer arithmetic, has caused to appear fasteralgorithms and made possible the implementation of these algorithms within thetechnological limitations. As it?s known, computer arithmetic is an important areathat is related to computer arithmetic and hardware implemetations of arithmeticfunctions. On the other hand, the arithmetic algorithms are the fundamentalprocesses that are used in computer circuits. The main purpose of computerarithmetic is to design the circuits and algorithms which increase digital processes?speed.In this work, it has been examined fast and efficient algorithms for as fundamentalarithmetic processes and the other processes that use indirectly addition,multiplication and division. The design of arithmetic circuits has been implementedbased on these algorithms. With this aim, RCA, COSA, CSLA, and CLA circuitsare chosen as fast addition circuits; and multiplication circuits based on sequentialaddition/shifting, array multiplication, Booth method and Baugh -Walleymultiplication methods are chosen as fast multiplication method; and sequentialshift-subtract method, nonrestoring division, SRT division and array divisioncircuits constitute the arithmetic circuits that have been examined in detail in thisthesis.Besides, VHDL Hardware Description Language which is used a tool nowadays forhardware circuits analysis and design, is introduced in detail. Analysis ofarithmetic circuits are implemented by verifying functionally with VHDLsimulations, getting output signal wave form and measurements of delay time. Thecriteria which is used for examining performances of all arithmetic process circuitsthat are investigated in this thesis, are chosen as delay time, used gate number (alsoa measure of chip design area) and the energy that consumed in chip. Delay timesand area calculations that have been obtained as results of analytic examiningsstructures in canonical forms and arithmetic circuits, are depicted as graphics. It isseen that the obtained results are consistent with developed VHDL simulationprograms.