Saklayıcı ? bellek mimarisinde, 16 ? bitlik, gömülü sistem (mikroişlemci) tasarımı ve sentezlenmesi
Design and synthesis of a 16 ? bit embedded system (microprocessor) in register ? memory architecture
Yazar: İSMAİL GÜDENLER
Danışman: DOÇ. DR. AHMET ALTUNCU ; YRD. DOÇ. DR. AHMET ÖZMEN
Dumlupınar Üniversitesi / Fen Bilimleri Enstitüsü / Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
Derece: Yüksek Lisans, 2010
Konu: Elektrik ve Elektronik Mühendisliği = Electrical and Electronics Engineering
Dizin: Bilgisayar mimarisi = Computer architecture ; FPGA = FPGA ; Mikroişlemciler = Microprocessors

Özet:
Bu çalışmada 16 bit adres ve veri yollarına sahip, saklayıcı-bellek mimarisinde tasarlanmış bir işlemci sunulmaktadır. Tasarlanan işlemciye, 64Kx16' ya kadar dışarıdan bellek ilave edilebilmektedir. İlave edilecek belleğin, program ve veri için ortak olarak kullanılması düşünülmüştür, yani işlemci Von Neumann mimarisinde tasarlanmıştır. İşlemci tasarımında Verilog donanım tanımlama dili kullanılmıştır ve tasarım kapı seviyesinde tanımlanmıştır. İşlemci son haliyle 35 komut ile alışılmış tüm işlemleri yapabilmektedir. Bu komutların dağılımı şöyledir: 17 ALU, 10 kontrol, 5 saklayıcı işlemleri, 1 yükle-yaz ve 2 diğer. Tasarlanan işlemci, 2 adet 16-bitlik giriş/çıkış iskeleleri ve yönlendiricileri ile donatılmıştır. Bu iskelelerdeki her bit birbirinden bağımsız olarak giriş veya çıkış olarak ayarlanabilmektedir. İşlemci 4 ayrı kaynaktan gelecek kesmelere vektörlü olarak cevap verebilmektedir. Kesmeler sağlanan kontrol saklayıcılarıyla programlanabilmektedir. Gerçeklenen 16x16' lık yığın saklayıcıları sayesinde 16 defa iç-içe (nested) alt programa dallanmak mümkündür. Alt programa dallanmalarda sadece geri dönüş adresi saklanmaktadır. Tasarlanan işlemci ve işlemciye adres ve veri yolları üzerinden bağlanan grafik işlem birimi, klavye kontrolcüsü ve zamanlayıcı gibi çevresel donanımlar Xilinx Spartan 3E Starter Kit üzerinde fiziksel olarak gerçeklemiştir. FPGA içerisinde fiziksel olarak gerçeklenen sisteme, hazırlanan derleyici kullanılarak yazılan test programları yüklenmiş ve koşturulmuştur.

Abstract:
In this thesis, a processor core which is designed in register - memory architecture is presented. Designed processor core has 16 bits address and data buses. 64Kx16 bits of memory can be connected externally which is used for both instruction and data memories. So the processor core is designed in Von Neumann architecture. Verilog HDL is used while designing the processor and the design is described at gate level. The processor core can execute all familiar processor operations by using 35 instructions. The distribution of these instructions is as follows: 17 ALU, 10 control, 5 register operations, 1 load-store and 2 other. Designed processor core has 2 16-bits input - output ports and data direction registers. All of the bits in these ports can be configured as inputs or outputs independently. The processor core can respond interrupts from 4 different resources by using pre-defined interrupt vectors. These interrupts can be programmed via interrupt control registers. Owing to implemented 16x16 stack registers, it is possible to branch 16 nested subroutines. Only return address is stored while branching to subroutines. Designed processor core and the peripheral hardware like graphical processing unit, keyboard controller and timer which are connected to processor core through address and data buses, are physically implemented on Xilinx Spartan 3E Starter Kit. The test software which is programmed using by designed compiler is loaded into the system and executed successfully.