TIQ tabanlı 6 bit 2 kanalli ayrık zamanlı ADC tasarımı
TIQ based 6-bit two-channel time interleaved ADC design
Yazar: LÜTFİYE BÜŞRA YÜREKLİ
Danışman: PROF. DR. ALİ TANGEL
Kocaeli Üniversitesi / Fen Bilimleri Enstitüsü / Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı
Derece: Yüksek Lisans, 2022
Konu: Elektrik ve Elektronik Mühendisliği = Electrical and Electronics Engineering
Dizin: Analog sayısal çeviriciler = Analog digital converters ; Ayrık zamanlı sistemler = Discrate time systems ; Karşılaştırıcılar = Comparators

Özet:
Bu tez çalışmasında TSMC 180nm CMOS teknolojisi kullanılarak 6-bit 2 kanallı ayrık zamanlı analog – dijital dönüştürücü tasarımı sunulmaktadır. Tasarımda kullanılan Flash ADC çekirdekleri eşik evirmeli nicemleyici (TIQ) tabanlı yapıya sahiptir. Yüksek hız performansı ve düşük güç tüketimi dikkat edilen parametrelerdendir. Bu amaçla, tasarımda standart CMOS mantık kapılarına ek olarak Flash ADC çekirdeklerinin analog kısmı için de TIQ tabanlı karşılaştırıcı yapısı kullanılmıştır. Tasarımda kullanılan transistörlerin boyutları, mümkün olduğunca yüksek performans hedeflerine ulaşmak için özenle seçilmiştir. Bu çalışmanın bilimsel katkısı, literatürde ikinci kez TIQ yaklaşımının Ayrık Zamanlı ADC mimarisine uygulanmış olmasıdır. Bu çalışmada ilk çalışmaya göre çözünürlük arttırılmış olup daha profesyonel benzetim programı kullanılmıştır. Ayrıca bazı tasarım bloklarında önemli tasarım güncellemeleri yapılması gerekli olmuştur. Benzetim sonuçları, önerilen ADC' nin 8Gs/s örnekleme hızına sahip olduğunu göstermektedir. Ayrıca DC analiz altında  +0,148 / -0,574 LSB INL ve +0,195 / -0,163 LSB DNL hatasına sahiptir. 8 Gs/s örnekleme hızı ve 15 MHz giriş işareti ile transient analiz altında +0,56/ -1,06 LSB INL ve +1,20 / -0,60 LSB DNL hatasına sahiptir. Tek bir Flash ADC çekirdeğinin güç tüketimi 4Gs/s örnekleme hızında 69,82mW iken, 2 Kanallı Ayrık zamanlı ADC' nin güç tüketimi 8 Gs/s' da 166,5mW'tır. Bu çalışma KOÜ BAP FBA-2020-2057 kodlu proje kapsamında desteklenmektedir.

Abstract:
This thesis work presents design of a 6-bit two channel time interleaved (TI) ADC using TSMC 180nm CMOS technology. The Flash ADC cores used in the design have a threshold inverter quantization (TIQ) based structure. In this design, speed performance and low power consumption are prameters to be considered. For this purpose, in addition to the standard CMOS logic gates, a TIQ-based comparator structure was used for the analog part of the Flash ADC cores. Aspect ratios of the MOS transistors used in the design are chosen carefully to be able to achieve high performance goals as much as possible. The main contribution of this study is that the TIQ approach has been applied to the Time Interleaved ADC architecture for the second time in the literature. In this study, the resolution was increased compared to the first study and a more professional design tool program was used. In addition, some of the design blocks required important design updates. The simulation results show that the proposed ADC has a sampling rate of 8Gs/s. It also has +0.148 / -0.574 LSB INL and +0.195 / -0.163 LSB DNL errors under DC analysis. It has +0.56/ -1.06 LSB INL and +1.20 / -0.60 LSB DNL error under transient analysis with 8 Gs/s sampling rate and 15 MHz input signal. While the power consumption of a single flash ADC core at 4Gs/s is 69.82 mW, the power consumption of the TI ADC is 166.5 mW at 8Gs/s sampling rate. This study is supported within the scope of the KOU BAP FBA-2020-2057 project.