Örgü topoloji temelli yonga-üstü-ağlarda enerji tüketimini azaltacak uygulama eşleme tekniklerinin oluşturulması
Creating application mapping techniques to minimize the energy consumption on mesh-based network-on-chips
Yazar: MELTEM ÖZEN
Danışman: YRD. DOÇ. DR. SÜLEYMAN TOSUN
Ankara Üniversitesi / Fen Bilimleri Enstitüsü / Bilgisayar Mühendisliği Ana Bilim Dalı
Derece: Yüksek Lisans, 2011
Konu: Bilgisayar Mühendisliği Bilimleri-Bilgisayar ve Kontrol = Computer Engineering and Computer Science and Control ; Bilim ve Teknoloji = Science and Technology
Dizin: Yonga = Particle

Özet:
Teknolojinin boyutları küçüldükçe çok daha fazla bileşen aynı yonga üzerine gömülebilmektedir. Bu nedenle klasik iletişim yöntemleri (veri yolu ve noktadan noktaya) bu sistemlerde oluşan paralel çalışamama, ölçeklenebilirlik, sinyal gecikmesi ve sinyal zayıflaması problemlerinin üstesinden gelememektedir. Yonga Üstü Ağ (YÜA) mimarisi bu problemlere çözüm olarak geliştirilmiş olup enerji miktarı etkili uygulama eşleme, örgü tabanlı YÜA mimarilerinde önemli bir konu haline gelmiştir. Bu çalışmada, örgü tabanlı YÜA mimarilerinde enerji tüketimini azaltacak uygulama eşleme yöntemlerinden Benzetimli Tavlama, Genetik Algoritma, Tamsayılı Doğrusal Programlama ve buluşsal yöntem CastNet yöntemleri kullanılmıştır. Tez kapsamında bu yöntemler gerçek ve rastgele oluşturulmuş uygulamalarda test edilmiş ve karşılaştırılmıştır. Aynı zamanda gömülü sistemlerdeki karmaşıklığın artması sebebi ile YÜA mimarilerinde enerji yönetimi ve zaman dağılımı önemli bir konu olmuştur. Bu nedenle YÜA mimarisi iletişim alt yapısında, enerji minimizasyonunu ve saat hız kontrolünü gerçekleştiren global asenkron yerel senkron (GALS) sistemler yerini almaya başlamıştır. Bu tezde GALS sistemlerden yararlanarak sistemin enerji tüketimini minimize etmek amacıyla verilen uygulamanın iş parçacıklarını iki farklı gerilim-frekans adasına (VFI) eşleme yapan Genetik algoritma tabanlı bir yöntem gerçekleştirilmiştir. Bu yöntem VFI yöntemi kullanılmadan gerçekleştirilen yöntem ile karşılaştırılmıştır. Elde edilen sonuçlar göstermiştir ki verilen zaman kısıtlaması altında VFI yöntemi %37'ye varan enerji kazancı sağlamıştır.

Abstract:
Due to shrinking technology sizes, more and more processing elements (PEs) are being integrated on a single die. However, the traditional communication infrastructures (e.g. bus or point-to-point) cannot handle the parallel execution, scalability, signal propagation delay and signal integrity problems of these large systems. Network on Chip (NoC) is a step towards solving these communication problems. Energy and communication cost efficient application mapping is an important topic for mesh-based NoC architectures. In this study, four mapping algorithms are proposed based on simulated annealing, genetic algorithms, integer linear programming and CastNet, which is heuristic algorithm, for energy- and communication-aware mapping problem of mesh based NoC architectures. These algorithms are compared with each other and tested on several multimedia benchmarks and synthetic data. At the same time, due to increasing complexity of the embedded applications, energy management and clock distribution stand in the center of NoC synthesis flow. Because of this reason, globally asynchronous locally synchronous (GALS) systems, which suits well for energy minimization and clock speed control, are used in NoC communication infrastructure. In this thesis we present also a genetic algorithm based method for GALS systems that maps the tasks of the given application onto two different voltage/frequency islands (VFIs) to minimize the total energy consumption. The proposed method is compared with the one that does not consider VFI. Experimental results on several benchmarks show that VFI based method brings up to 37% energy reduction under given timing constraint.