Cu(In,Ga)Se2 tabanlı güneş pillerinde gövde içi ve ara yüzey tuzak durumlarının incelenmesi
Investigation of bulk and interfacial defect states in Cu(In,Ga)Se2 based solar cells
Yazar: ADEM DÖNMEZ
Danışman: PROF. DR. HABİBE BAYHAN
Muğla Sıtkı Koçman Üniversitesi / Fen Bilimleri Enstitüsü / Fizik Ana Bilim Dalı
Derece: Doktora, 2015
Konu: Fizik ve Fizik Mühendisliği = Physics and Physics Engineering

Özet:
Bu çalışmada ışık ve gerilim uygulanarak oluşturulan farklı yarı kararlı durumlar altında bırakılan ve Cu ile Ga stokiyometrik oranları;  Ga/(In+Ga) : (0 ve 0.18)  ve Cu/(In+Ga) : (0.9 ve 0.8/0.75) olan ZnO/CdS/Cu(In,Ga)Se2 - CIGSe tabanlı ince film güneş pillerinin arayüz ve gövde bölgelerinin elektronik özellikleri incelenmiştir. Aygıt içindeki soğurucu tabaka arayüzü ve uzay yük bölgesindeki kusur dağılımlarını belirlemek üzere Kapasitans – Gerilim, Kusur Spektroskopi (Admittans Spektroskopi – AS ve Derin Seviye Geçiş Spektroskopi – DLTS) ve Akım – Gerilim ölçümleri yapılmıştır. Yarı kararlı durumlar, LSS (kısa devre konumunda ışık ile aydınlatma – Light Soaking Short) -  ve LSO (açık devre konumunda ışık ile aydınlatma – Light Soaking Open) olmak üzere iki farklı devre modunda ve ters besleme gerilim (REV) koşulu altında oluşturulmuştur. 
Aydınlık altındaki akım – gerilim ölçümlerinde özellikle bakır içeriği az olan örneklerde büyük FF bozunumunun (gerilimesi) ortaya çıktığı gözlemlenmiştir. FF bozunum (çift diyot – kink) etkisi p+ tabaka modeli ile açıklanmıştır.  
Kapasitans – gerilim ve Admittans spektroskopisinden elde edilen sonuçlara göre CIGSe/CdS eklem arayüzüne yakın bölgede ince ve yüksek negatif yük yoğunluklu (p+ tabakası – Kusur tabakası (Defect Layer) – DL) bir tabakanın varlığı önerilmiştir. Bu durum azınlık taşıyıcı sinyalinin (N1 olarak tanımlanan) aktivasyon enerjisi ve yüksek ileri besleme gerilimlerinde (U > 0.8 V) oluşan akımı engelleyici bir enerji bariyeri ile ilişkilendirilebilir. Açık devre koşulu (LSO) altında oluşturulan yarı kararlı durum sonucunda en dar kusur tabakası, en sığ N1 sinyali ve en düşük bariyer elde edilmiştir. Diğer bir yandan ters besleme koşulu altında ise kusur tabakası genişlemekte, N1 sinyalinin aktivasyon enerjisi artmakta (veya değişmemekte) ve bariyer yüksekliği artmaktadır. Kısa devre koşulu (LSO) altında incelenen örneklerin DL, N1 sinyalinin aktivasyon enerji ve bariyer yüksekliği değerleri LSO ve REV koşulu altında elde edilen değerler arasında kalmaktadır. Bu davranış, kompleks VSe-VCu kusur modeli ele alınarak anlaşılabilmektedir. Açık devre koşulu altında uygulanan aydınlatma ile p+ tabakasına daha fazla boşluk sağlanmakta ve böylece daha fazla negatif yüklü VSe-VCu kompanse olmuş verici durumların sayısı artmaktadır. Bunun sonucunda p+ tabakası, CV profil eğrisini daha homojen (düzgün) hale getirecek biçimde daralmaktadır. Ara yüzeyden boşlukların uzaklaştığı karşıt durum ters besleme koşulunda oluşmaktadır. Bu durumda CIGSe/CdS arayüzünde var olan çok derin negatif çift yüklü VSe-VCu kompleks kusuru, admittans spektroskopisinde gözlemlenen N1 sinyalinin aktivasyon enerjisindeki artışı açıklamaktadır. 
Daha fazla bakır içeriği bulunan (Cu/(In+Ga) = 0.9 : Cu_R) örneğin DL genişliği, daha az bakır içeriği bulunan (Cu/(In+Ga) = 0.8 veya 0.75 : Cu_P) örnek ile karşılaştırıldığında daha dar olduğu belirlenmiştir. Cu/(In+Ga) oranına bağlı olan kompleks Se ve Cu boşluk kusur sayısı, bu tür davranışların oluşumundan sorumludur. Cu_R örnekten elde edilen N1 sinyalinin yayımlanma oranı, Cu_P örneğinkinden daha yüksektir. Uygulanan bütün yarı kararlı durumlarda CIGSe/CdS arayüzüne yakın bölgedeki negatif yük yoğunluğu Cu_P örnekte daha fazladır. Diğer taraftan AS'den hesaplanan adım yüksekliği (SH) değeri eklemin n-tip tabaka kalınlığı (Wn) ile uyum içindedir. Cu_P örneklerde ve LSS sonrasındaki düşük FF değeri, soğurucu tabaka arayüz bölgesine yakın negatif yük sayısının fazla olması (CV profil eğrilerinde), arayüzdeki Fermi enerji seviyesi ile iletkenlik bandı arasındaki büyük enerji farkı (N1 sinyalin yayımlanma oranı), daha geniş Wn (admittans adımı) ile ilişkilendirilmektedir.  
Derin seviye geçiş spektroskopi analizleri sonucunda, N1 sinyaline katkı veren 4 farklı sinyal tanımlanmıştır. Gözlemlenen bu sinyaller, uygulanan yarı kararlı duruma, ölçüm koşullarına ve ara yüzey özelliklerine bağlı olarak değişmektedir. N_1^A ve N_1^B olarak adlandırılan bu sinyallerin ikisinin sinyal genliği oldukça yüksektir. CV eğrileri ile yüksek genliğe sahip bu iki sinyal için alınan DLTS spektrumları arasındaki ilişki, saf InCu DX merkezlerinin var olabilmesi ile tanımlabilmektedir. Gözlemlenen bu sinyallerden sadece biri (N_1^D) azınlık taşıyıcı tuzak olarak izah edilebilmektedir. Sonuç olarak DLTS metodu AS ile karşılaştırılıdığında, DLTS metodunda N1 sinyali hakkında daha detaylı bilgiye ulaşılınabildiği gösterilmişitir. 
Bu çalışma, CIGSe güneş pillerindeki kusur problemine bir çözüm önerisi sunmaktadır. Elde edilen sonuçlar, materyal büyütme parametreleri ve kusur spektrumları arasındaki ilişkiyi kurarak, CIGSe tabanlı güneş pillerinin çevirim verimliliği değerini belirliyici bir temel oluşturması açısından önemlidir. Soğurucu tabaka içindeki Cu ve Ga içeriğininin azaltılması sonucunda, kusur durumları daha etkin hale gelmekte, bu durum soğurucu arayüzüne yakın bölgede bulunan ince p+ tabakasını ortaya çıkarmakta ve böylece aygıt performansını düşürmektedir. 
Sonuç olarak bu tez çalışması, CIGSe/CdS tabanlı güneş pilleri üzerine gelecekte yapılması planan çalışmalarda daha yüksek verimli CIGSe güneş pillerinin eldesi için, Cu ve Ga içeriğinin sırasıyla 0.9 ve 0.18'den büyük olması gerektiğini ön görmektedir.

Abstract:
This work is focused on the effect of light – and bias induced metastabilities onto the electronic properties of bulk and interface region in the ZnO/CdS/Cu(In,Ga)Se2 solar cells having different Cu and Ga stoichiometric ratios; Ga/(In+Ga) : (0 and 0.18) and  Cu/(In+Ga) : (0.9 and 0.8/0.75). Capacitance – voltage technique, defect spectra (admittance spectroscopy – AS and deep level transients spectroscopy – DLTS) and current – voltage measurements have been used to gain information about level spectrum in the interface region of absorber and the space-charge distribution within the devices. The metastable effects are induced by different kind of illumination (under open – LSO and short – LSS circuit conditions) as well as reverse bias (REV) soaking conditions. 
Illuminated current – voltage measurements has indicated strong FF deterioration particularly for samples having less copper content. Double diode (kink effect) behavior is explained in terms of p+ layer model. 
Based on the results obtained by capacitance – voltage and admittance spectroscopy techniques, we have proposed presence of a thin layer close to the junction interface containing large density of negative charges (p+ layer – Defect layer – DL). This can be correlated with the activation energy of the minority carrier signal (the so-called N1 peak) and the barrier for the current flow occurring at high forward biases (U > 0.8 V). Light soaking under open circuit conditions has found to result to the narrowest DL, the shallowest N1 peak and the lowest barrier. On the other hand reverse bias soaking widens the DL, increases (or no changes) the activation energy of the N1 peak and raises the barrier height. Light soaking under short circuit conditions brings the samples into an intermediate state. This behavior can be understood by using complex VSe-VCu defect models. Illumination under open circuit conditions introduces more holes into the p+ layer and thus more negatively charged VSe – VCu can convert into the compensating donors. As a result the p+ layer shrinks which makes the CV profile more uniform. The opposite situation occurs under reverse bias soaking, where holes are removed from the interface. In these conditions the very deep doubly negatively charged VSe – VCu appears in the admittance spectra which explain the large increase of the activation energy of the N1 peak.   
The initial DL width of samples named as less Cu-poor (i.e. Cu/(In+Ga) = 0.9 : Cu_R) are found to be narrower as compared to the more Cu-poor (i.e. Cu/(In+Ga) = 0.8 or 0.75 : Cu_P) samples, which suggests that the number of complex Se – Cu vacancies responsible for the metastable behavior depends on the Cu/(In+Ga) ratio. Emission rates of N1 signal are always higher in the Cu_R than in the Cu_P sample. For all metastable states the density negative charge located close to the CIGSe/CdS interface region is higher in the Cu_P than in the Cu_R sample. On the other hand we have found that the height of AS step corresponds to the width of the n-side layer of the junction (Wn). Lower FF estimated for Cu_P samples and after LSS process is accompanied by a larger amount of negative charge in the absorber close to interface region (in CV profiles), larger distance of the Fermi-level from CB at the interface (in emission rates of N1 signal), larger Wn (in admittance step).
Based on the results of deep level transient spectroscopy, we have identified up to four different peaks giving rise to a N1 signal. The contribution of a given signal has found to strongly depend on the interfacial properties, metastable state of the sample and measurement conditions. Two of these peaks, which are called as N_1^A and N_1^B, have indicated an extremely high signal level. It is argued based on the correlation between CV curves and DLTS spectra that, such signals might be due to intrinsic InCu DX centers. Only one of them (the so–called N_1^D) can possibly be described by a minority carrier trap. Finally, it has been shown that DLTS is a more detailed method as compared with AS to get information about the effect of N1 type signals. 
This work provides almost a complete approach to the problem of native defect levels in CIGSe solar cells. Our results has proposed to form a base which in principle should make easier finding the correlations between material growth parameters, resulting defect spectra and finally – efficiency of CIGSe based solar cells. Reduction of the Cu and Ga content in the absorber layer makes such defect states more effective and this reveals a presence of a thin p+ layer in the absorber close to interface region and thus it decreases device performance. 
For a complete analysis of CIGSe/CdS device structure, one should also prepare and analyze the samples having Cu and Ga content higher than 0.9 and 0.18 respectively for a future work.