LEO uydu haberleşmesi alıcılarında frekans ve zaman senkronizasyonu
Frequency and time syncronization in LEO satellite communication receivers
Yazar: ABDULLAH BURAK ACAR
Danışman: PROF. DR. EMRE AKTAŞ
Hacettepe Üniversitesi / Fen Bilimleri Enstitüsü / Elektrik-Elektronik Mühendisliği Ana Bilim Dalı
Derece: Yüksek Lisans, 2019
Konu: Elektrik ve Elektronik Mühendisliği = Electrical and Electronics Engineering

Özet:
LEO (Low Earth Orbit) uydusu üzerindeki haberleşme alıcılarının tasarımında karşılaşılan temel zorluk, taşıyıcı sinyalin hızlı ve geniş aralıkta değişen Doppler frekans kaymasına sahip olmasıdır. Bu sebeple, alıcıda demodülasyon işleminin temel bileşenini senkronizasyon adımları teşkil etmektedir. Günümüzde yazılım tanımlı radyo (SDR: Software Defined Radio) alıcı tasarımları belirli avantajlarından dolayı sıkça kullanılmaktadır. Bu tez çalışmasında da SDR tabanlı bir alıcı mimarisi tasarlanmış ve bu SDR yapısında süper-heterodin RF ön kat bloğu sonrasında ADC (Analog-to-Digital Converter) ile örneklenen sinyal FPGA'da (Field Programmable Gate Array) sayısal olarak işlenmiştir. Bu tez kapsamındaki sayısal sinyal işlemeyle, LEO uydularında Doppler frekans kaymasına adaptasyon sağlanmıştır. Frekans senkronizasyonunun iki adımda icra edilmesiyle de bu adaptasyonun başarıldığı gözlemlenmiştir. Doppler frekansının geniş aralıkta değişimi için ilk önce kaba frekans kestirimi kullanılmakta; sonrasında, hızlı değişim gösteren frekans kaymasının takibi, Costas döngüsü temelli hassas frekans takibi ile gerçekleştirilmektedir. Kaba frekans kestirimi için hesaplama maliyetini azaltmak adına FFT (Fast Fourier Transform) ve Kay kestiricisiyle beraber bir tasarım yapılmıştır ve bu frekans kestirim şekli bu tezin önemli bulgularından bir tanesini oluşturmuştur. Hassas frekans takibi ise FLL (Frequency Locked Loop) ve PLL (Phase Locked Loop) döngü filtrelerine sahip Costas döngüsü ile gerçekleştirilmiştir. Ayrıca, bu tez çalışmasıyla istenilen performansa ulaşmak için zamanlama senkronizasyonunun kaba frekans kestirimi ve hassas frekans takibi bloklarıyla eş zamanlı gerçekleştirilmesi gerektiği ortaya konulmuştur. Özetle, LEO uydusu haberleşme alıcısı için senkronizasyon problemlerini etkili bir şekilde çözen SDR tabanlı bir alıcı mimarisi geliştirilmiş ve bu mimaride alıcı yazılımın uygulandığı FPGA için hesaplama maliyetini göz önünde bulundurarak yeni bir senkronizasyon ve demodülasyon algoritması sunulmuştur.

Abstract:
The main challenge in the design of communication receivers on the LEO satellite is that the carrier signal has a fast and wide range of Doppler frequency shifts. Therefore, the basic component of the demodulation process at the receiver is the synchronization steps. Nowadays, software-defined radio (SDR) receiver designs are frequently used for certain advantages. In this thesis, an SDR-based receiver architecture is designed and the signal sampled by ADC after super-heterodyne RF front end block in this SDR structure is processed numerically in the FPGA. In this thesis, adaptation to Doppler frequency shift in LEO satellites is provided by digital signal processing. It is observed that this adaptation is achieved by performing frequency synchronization in two steps. Coarse frequency estimation is first used for wide-range change of Doppler frequency; afterwards, rapidly changing frequency shift is followed by fine frequency tracking based on Costas loop. In order to reduce the cost of calculation for coarse frequency estimation, a design has been made with FFT and Kay estimator and this frequency estimation form is one of the important findings of this thesis. Accurate frequency tracking is performed with the Costas loop having FLL and PLL loop filters. Moreover, in order to achieve the desired performance with this thesis study, it is shown that timing synchronization should be performed simultaneously with the coarse frequency estimation and fine frequency tracking blocks. To sum up, an SDR-based receiver architecture that effectively solves synchronization problems for the LEO satellite communication receiver has been developed and a new synchronization and demodulation algorithm is presented considering the cost of calculation for the FPGA in which the software receiver algorithm is implemented.