Anodik oksidasyon metoduyla yüksek engelli ve yüzey pasivasyonlu Sn/p-Si schottky diyotlarının fabrikasyonu
Fabrication of Sn/p-Si schottky diodes with high barrier and surface passivation by anodic oxidation method
Yazar: CABİR TEMİRCİ
Danışman: PROF. DR. ABDÜLMECİT TÜRÜT
Atatürk Üniversitesi / Fen Bilimleri Enstitüsü / Fizik Ana Bilim Dalı
Derece: Doktora, 1999
Konu: Fizik ve Fizik Mühendisliği = Physics and Physics Engineering
Dizin: Anodik oksidasyon = Anodic oxidation ; Oksitlenme = Oxidation ; Schottky diyodları = Schottky diodes ; Yüzey pasifliği = Surface passivation

Özet:
ÖZET [100] doğrultuda büyütülmüş, 200 jum kalınlıklı, 5-10 Q-cm öz dirençli ve Bor katkılı p-Si kullanarak; referans, arayüzey anodik oksit tabakalı ve anodizasyon-kimyasal muameleyle yüzey pasivasyonlu Sn/p-Si Schottky engel yükseklikli diyotlan kendi araştırma laboratuvanmızda imal ettik. İmal ettiğimiz bu numunelerin, akım-voltaj (7- V), kapasitans- voltaj (C-V), kapasitans-frekans (C-fi ve iletkenlik- voltaj (G-V) ölçümlerini alarak karakteristik parametrelerini hesapladık. Arayüzey anodik oksit tabakalı MİS diyot (Diyot Bl) için 0.87 eV 'luk bir engel yüksekliği değeriyle, Schottky diyotlarda engel yüksekliğinin arttırılma imkanını ortaya koyduk. Ayrıca, yüzey pasivasyonlu Sn/p-Si Schottky diyotlarda {Diyot B2) Fermi seviyesinin mıhlanmadan kurtulmasını (unpinning) sağladık ve böylece, Sn/p-Si Schottky diyotlarında engel yüksekliği için Schottky-Mott sınırı olan 0.75 eV değerini elde ettik. Bunun yanısıra, referans numune için 0.78 eV 'luk bir değer elde ettik. Bu durum, C-V karakteristiklerinden elde edilen eğrilerle ve Qr/ verilerinden çizilen arayüzey hal dağılım eğrileriyle de doğrulandı. Diyot A ve Diyot Bl için düşük gerilimlerde aşağı doğru bükülen ve daha ileri gerilimlerde lineer olan C-V eğrilerinin bu durumu, uzay yükü kapasitesine (engel kapasitesine) ilave olarak ortaya çıkan "artık kapasite" 'ye (C0) atfedildi. C -V karakteristikleri C0 yardımıyla fit edildi ve bu artık sığa pin-hollere ve kısmen de arayüzey hallerine atfedildi. Ayrıca, yarıiletkenle dengede olan arayüzey halleri ile ilgili olarak geliştirdiğimiz "arayüzey tabaka yük modeli" yardımıyla Diyot Bl için doğru beslem I-V verilerinden çizilen arayüzey hal yoğunluk dağılım eğrilerinin Cit-f karakteristiklerinden çizilen dağılım eğrisiyle uyum içinde olması, arayüzey yük modelimizin güvenilirliğini ortaya koydu. Diyot B2 (yüzey 13 2 pasivasyonlu) için elde edilen arayüzey yük yoğunluk değerlerinin 10 /eVm mertebesinde olması ve (-2.0)-(0.2) Volt aralığındaki lineer C -V eğrilerinde C0 gibi bir fit parametresine ihtiyaç duyulmaması, anodizasyon metoduyla yüzey pasivasyonunun başanlabildiğini gösterdi.

Abstract:
SUMMARY We have used boron-doped /?-S7 with (100) orientation, 200 /rai thickness and rezistivity between 5-10 fi-cm in our research laboratory and we have fabricated the Sn/p-Si Schottky barrier diodes with anodic oxide layer and surface passivation by anodization- chemical procedure, and reference diodes. It has been determined the characteristics parameters of diodes using the current- voltage (I-V), capacitance-voltage (C-V), capacitance-frequency (C-f), conductance- voltage (G-V) measurements. We have obtained a barrier height value of 0.87 eV for the MIS Sn/p-Si diodes with the anodic oxide layer, thus, we have supplied the possibility of barrier height enhancement in Sn/p-Si diodes. We have succeeded the unpinning of the Fermi level in the Sn/p-Si Schottky diodes with the surface passivation by the anodisation-chemical treatment method. Thus, we have obtained a barrier height value which is the same as the Schottky-Mott limit value of 0.75 eV, which for a Sn/p-Si Schottky diode is 0.75 eV. Nevertheless, we have obtained a value of 0.78 eV for reference sample (Diode A). The case has been also confirmed by means of C2-V characteristics and the interface state density distribution curves from Cirf 'data. The non-linearity in low voltage range of the C2-V curves for Diode A and Diode Bl attributed to the presence of an excess capacitance, C0, which is appeared in addition to space charge capacitance and which is caused by the pin-holes in the oxide layer and between the oxide layer and Si interface, and by the interface states partly. Furthermore, The interface state density distribution curve from the forward bias I-V data by the interfacial-layer charge model developed by us, for the interface states in the equilibrium with the semiconductor, is in close agreement with that from its C,r/data. This indicates the validity of the interfacial-layer charge model used for determining the interface state density distribution curves. The linear C2-V curves without the excess capacitance C0 (the fit parameter) and interface state density value of about 10 /eV-m for Diode A shows that the surface passivation can be achieved by our own anodisation- chemical treatment method.