DDC tabanlı kanallaştırıcı tasarımı
Digital down conversion based channelizer design
Yazar: OĞUZHAN KOŞAR
Danışman: DOÇ. DR. MÜRVET KIRCI
İstanbul Teknik Üniversitesi / Fen Bilimleri Enstitüsü / Elektronik ve Haberleşme Mühendisliği Ana Bilim Dalı / Elektronik Mühendisliği Bilim Dalı
Derece: Yüksek Lisans, 2017
Konu: Elektrik ve Elektronik Mühendisliği = Electrical and Electronics Engineering

Özet:
Son yıllardaki teknolojik gelişmelerle birlikte RF alıcı tasarımlarında analog bileşenler yerine sayısal elemanların kullanılmasına yönelik çalışmalara ağırlık verilmiştir. Yazılım tanımlı radyo sistemlerini idealde istenen duruma yaklaştırarak işaret işleme işlemlerini mümkün olduğu kadar yazılım ile çözmek hedeflenmektedir. Böylelikle esnek ve tekrar programlanabilir sistemler elde edilecektir.
Geniş bantlı alıcılar aynı anda yüzlerce kanal üzerinde işlem yapmak durumunda kalmaktadır. Bu sebeple kanallaştırıcı olarak adlandırılan yapılar, RF giriş işaretini tek kanalın işaretini içeren çoklu çıkışlara ayırmaktadır. Daha önceleri sayısallaştırıcıların hızlarının istenilen seviyelerde olmaması bu yapıların gerçeklenmesini mümkün kılmamaktaydı. Sayısal ön-uç mimarilerinin gelişmesiyle esnek ve yeterli tasarımlar yapılmaya başlandı. Hızlı ve parallel işlem kapasiteleriyle FPGA'ler birçok işaret işleme uygulamasının yanında kanallaştırıcı yapılarında da sıklıkla kullanılmaktadır.
Geniş bantlı sinyalleri kanallaştırmak için kullanılan en temel yöntem sayısal aşağı dönüştürme (DDC) işlemidir. DDC işlemi sayesinde örnekleme hızı azaltılarak işaretin sadece küçük bir kısmıyla ilgilenilmesi sağlanmaktadır. DDC işlemi yapılırken işarete aşağı dönüştürme, seyreltme ve filtreleme işlemleri uygulanmaktadır. Bu işlemlerin kullanım şekli ve sırasına göre farklı DDC teknikleri oluşmaktadır. Kanallaştırıcı tasarımında kullanılacak farklı DDC tekniklerinin uygulanacak sisteme göre birbirleri üzerinde avantajları ve dezavantajları bulunmaktadır.
Yapılan araştırmalarda DDC tabanlı kanallaştırıcı tasarımında genellikle CIC filtre kullanıldığı görülmüştür. Fakat farklı DDC tekniklerinin her birinin diğer tekniklere göre çeşitli avantajları ve dezavantajları bulunmaktadır. Bu sebeple DDC teknikleri detaylı incelenip hangi tekniğin hangi durumlarda daha verimli olabileceği analiz edilmiştir. Kanallaştırıcı tasarımı yapılırken MATLAB Simulink platformu kullanılmıştır. Simulinkte kullanılan elemanlar Xilinx FPGA ailesine uygun olarak seçilmiştir. Ayrıca tasarlanan sistemler Xilinx ISE platformunda sentezlenmiş ve kullanılan kaynak miktarları karşılaştırılmıştır.
İlk önce yaygın olarak kullanılan CIC tabanlı kanallaştırıcı tasarlanmıştır. Bu yöntemde giriş işaretine sırasıyla aşağı dönüşüm, alçak geçiren CIC filtre ve seyreltme işlemleri uygulanmaktadır. Diğer yöntem band geçiren filtre tabanlı kanallaştırıcıdır. Bu yöntemde ise giriş sinyaline sırasıyla band geçiren filtre, seyreltme ve aşağı dönüşüm işlemleri uygulanmaktadır. Giriş işareti olarak 21875 MHz ile örneklenmiş FM ve GSM sinyalleri kullanılmıştır. CIC tabanlı kanallaştırıcı için 64 ve 100 kanallı kanallaştırıcılar, band geçiren filtre tabanlı kanallı kanallaştırıcı için 32 ve 64 kanallı kanallaştırıcılar tasarlanmıştır.
Benzetim sonuçları incelendiğinde band geçiren filtre tabanlı kanallaştırıcıda kaynak kullanımının kanal sayısı ile arttığı görülmektedir. Kanal sayısı arttıkça kanalların bant genişliği azalmakta, kanalların bant genişliği azaldıkça daha keskin filtre kullanımına ihtiyaç duyulmaktadır. Daha keskin filtre kullanımı da kaynak kullanımını arttırmaktadır. CIC tabanlı kanallaştırıcıda ise seyreltme oranı değiştirilerek kanalların bant genişlikleri istenildiği gibi ayarlanabilmektedir. Ayrıca CIC filtreler bir çeşit hareketli ortalamalar filtresi olduğu için çarpıcı kullanmamaktadırlar. CIC filtreler bu avantajlarından dolayı daha çok kullanılmaktadır. Fakat CIC filtreler düşük seyreltme oranlarında verimli değillerdir. 8 veya daha az kanallı kanallaştırıcılar tasarlanacağı zaman FIR filtre kullanılan DDC-Ağaç kanallaştırıcıların kullanılması önerilmektedir.
Bant geçiren filtre kullanılırken filtre katsayılarının miktarı kadar DSP48 kullanılmaktadır. Çok fazlı FIR filtre kullanıldığında ise tüketilen DSP48 sayısı kanal sayısı kadar olmaktadır. Bu sebeple, bant geçiren filtre tabanlı kanallaştırıcıda artan kaynak kullanımını azaltmak için çok fazlı FIR yapısı önerilmektedir.

Abstract:
With the technological developments in recent years, the use of digital components instead of analog components has increased in RF receiver design. It is aimed to solve the signal processing operations with software as much as possible by designing software defined radio systems as ideal. Thus flexible and reconfigurable systems will be achieved. 
Wideband receivers have to deal with hundreds of channels at the same time. For this reason, systems called by channelizer divide the RF input signal into multiple outputs which contain the signal of the single channel. In previous years, since the speeds of the digitizers were not at a sufficient level, it was not possible to implement these systems. With the development of digital front-end architectures, flexible and efficient systems have started to design. FPGAs which have fast and parallel processing capacities are frequently used in channelizer implementations as well as many signal processing applications.
The most basic method to channelize wideband signals is digital down conversion (DDC). The DDC process reduces the sampling rate so that only a small portion of the signal is taken care of. Down conversion, decimation and filtering operations are applied to signal during DDC process. DDC is composed of different techniques depending on the usage and order of these operations. These techniques to be used in the channelizer design have some advantages and disadvantages over each other according to the applications.
After some research it has been observed that CIC filters are generally used in DDC based channelizer design. However, each of the different DDC techniques has several advantages and disadvantages over other techniques. For this reason, DDC techniques have been studied in detail and it has been analyzed which technique can be more efficient in which situations. MATLAB Simulink platform was used to design channelizer. The components used in Simulink were selected as part of Xilinx FPGA family. In addition, the designed systems were synthesized in Xilinx ISE platform and usage of the resources was compared.
Firstly, the widely used CIC based channelizer is designed. In this method, down conversion, low pass CIC filter and decimation operations are applied to the input signal respectively. The other method is bandpass filter based channelizer. Bandpass filter, decimation and down conversion operations are applied to the input signal respectively in second method. FM and GSM signals are used as input signals. They are sampled at 21875 MHz. Also, the channelizers with 64 and 100 channels are designed for CIC based system and channelizers with 32 and 64 channels are designed for bandpass filter based system.
CIC filters do not perform well at decimation of 4 and lower. An 8-channel CIC-based channelizer is also designed to examine the behavior of the CIC-based channelizer technique in situations with fewer than 8 or 8 channels. Two sinus signals are given to this channelizer at 2 and 7 MHz, and the outputs of two channels are examined based on these frequencies. The DDC-Tree technique is also designed for comparison with 8 channel CIC based channelizer. Likewise, two sinus signals at 2 and 7 MHz are used. 
As a result of simulations in the MATLAB Simulink environment, it has been found that the desired channels were successfully channeled for both the FM and GSM signals for the CIC based channelizer. For the bandpass filter based channelizer, the desired channels are channeled successfully for FM signals. However, the result of the GSM signal channelization did not get the desired signals. The center frequencies of the bands to be channeled are determined by the sampling frequency and the number of channels. If the signal to be channeled does not correspond to these frequencies, the signals of the other channels will leak or overlap. Therefore, the desired signal can not be successfully channeled.
The resource utilization of the designed channelizers was examined by ISE. ISE reports for different tests with 32, 64 and 100 channels were created. The 1, 2, and 3 channel conditions of each test are examined and resource usage in 32, 64, and 100 channel situations is predicted accordingly. When resource usage per channel of CIC and bandpass filter based channelizers is examined, it is seen that at least source is used for CIC. This is due to the difference between CIC and FIR filters. CIC based channelizers that do not use any DSP48 (mixer) for the CIC filter appear to use about 42 times less DSP48 compared to 32 channel bandpass filter based channelers. When using Virtex7 xc7vx980t FPGA, it is seen that the case of CIC based channelizer with about 900 channels can be done. However, sources for band-pass filter based channelizers are insufficient. The CIC based channelizer also requires 4 DSPs per source while the bandpass filter or FIR based channelizer is up to 166. These results also show that CIC filters are more advantageous than FIR filters in channeling applications.
When the simulation results are examined, it is seen that the use of the resource in the bandpass filter based channelizer increases by number of channels. As the number of channels increases, the bandwidth of a channel decreases, and as the bandwidth of a channel decreases, sharper filter is required to use. The use of sharper filters also increases resource usage. For CIC based channelizer, the bandwidth of a channel can be adjusted as desired by changing the decimation rate. Also, CIC filters don't use multiplier because they are kind of moving average filter. These are mainly caused by the use of CIC filters when designing DDC based channelizer. However, CIC filters are not efficient at low decimation rates. DDC-tree channelizers which use FIR filters is recommended when 8 or fewer channelers are to be designed.
When bandpass filter is used, DSP48 is used as much as the amount of filter coefficients. When a polyphaser FIR filter is used, the number of DSP48 consumed is equal to the number of channels. Therefore, polyphase FIR filter is recommended to reduce resource usage in bandpass filter based channelizer.
It is seen that the use of DSP48 is more (about 15 times) than the CIC based channelizer, when the DDC-Tree technique is examined. However, the DDC-Tree technique is recommended because the use of CIC based channelizers in 8-channel situations is not feasible. The filter coefficient of the filters used in the DDC-Tree technique is designed to be 64. 31 of these coefficients are zero values. Since the remaining 32 are symmetrical among themselves, 16 coefficients are used for these coefficients in total. As a result, a total of 17 multipliers were used for filtering. Before the filtering process, 2 mixers are used. In total, 76 (4x19) mixer were used in each DDC-SRC block. When there are 3 DDC-SRC blocks for 4 channels, 228 (3x76) DSPs are used and 532 (7x76) DSPs are used for 8 channels.