Nhóm sinh viên Việt Nam vào chung kết cuộc thi Thiết kế vi mạch lần thứ 28 tại Nhật Bản (LSI Design Contest 2025) | ĐẠI HỌC QUỐC GIA HÀ NỘI

Nhóm sinh viên Việt Nam vào chung kết cuộc thi Thiết kế vi mạch lần thứ 28 tại Nhật Bản (LSI Design Contest 2025) Mới đây, theo thông tin mới nhận, nhóm sinh viên SISLAB Junior đã được chọn tham dự chung kết cuộc thi Thiết kế vi mạch lần thứ 28 tại Nhật Bản năm 2025. SISLAB Junior gồm các thành viên: Nguyễn Tùng Bách, Hồ Thiên Duy, sinh viên năm 4, Trường ĐH Công nghệ, ĐHQGHN và sinh viên Trần Tuấn Phong đến từ Trường ĐH Phenikaa với sự hướng dẫn của TS. Bùi Duy Hiếu - Trưởng phòng thí nghiệm AIoT và GS. Trần Xuân Tú, Viện trưởng Viện Công nghệ Thông tin.
SISLAB Junior cùng với khoảng hơn 10 đội khác có mặt trong vòng chung kết, được tài trợ tham dự trình bày báo cáo tại hội nghị chung kết được tổ chức tại Okinawa, Nhật Bản vào ngày 7/3/2025. Các đội cùng có cơ hội nhận thêm các giải thưởng của Hiệp hội Điện tử, Công nghệ Thông tin và Truyền thông Nhật Bản và các nhà tài trợ.
Thiết kế vi mạch LSI Design Contest là cuộc thi thiết kế chip bán dẫn lâu đời nhất được tổ chức tại Nhật Bản và đã phát triển thành sự kiện quốc tế với sự tham gia ngày càng đông đảo của các trường đại học công nghệ kỹ thuật tại Nhật Bản, Hàn Quốc và các quốc gia khu vực Đông Nam Á. Cuộc thi thu hút hơn 100 đội đăng ký tham gia dự thi hằng năm.
Chủ đề cuộc thi LSI Design Contest 2025 tập trung vào việc thiết kế và thực thi phần cứng "Variational Autoencoder" (VAE) – một mô hình mạng nơ-ron sâu được sử dụng để học biểu diễn của dữ liệu theo cách có thể sinh dữ liệu mới tương tự dữ liệu huấn luyện.
Theo đó, các đội tham gia dự thi phải đề xuất và thực thi được thiết kế của mình trên phần cứng (ASIC/FPGA) theo các yêu cầu khắt khe của ban tổ chức cuộc thi và trình diễn kết quả ứng dụng cho bài toán xử lý ảnh.
Thời gian thực hiện dự án 3 tháng (từ tháng 11/2024 đến hết tháng 1/2025). Chia sẻ về đề tài triển khai cho cuộc thi, Trưởng nhóm SISLAB Junior cho biết: Nhóm đã đề xuất thiết kế và triển khai Bộ tự mã hóa biến phân (Variational Autoencoder - VAE) để phát hiện bất thường (cụ thể là bất thường trên bề mặt hạt dẻ). Nhóm đã tập trung vào đồng thiết kế phần cứng - phần mềm nhằm tối ưu hóa hiệu suất và sử dụng tài nguyên.
Để làm được điều đó trong khoảng thời gian ngắn, nhóm sử dụng tổng hợp phần cứng mức cao (High-Level Synthesis - HLS) để tăng tốc quá trình phát triển, cho phép ánh xạ hiệu quả các phép tính học sâu phức tạp lên phần cứng FPGA. Cụ thể, dự án của nhóm được triển khai trên kit FPGA Pynq-Z2, đảm bảo cân bằng giữa hiệu suất và hiệu quả năng lượng cho phát hiện bất thường thời gian thực.
Những đóng góp chính của nhóm bao gồm: (1) Giảm số lượng tham số, giúp mô hình có kích thước nhỏ hơn 10 lần so với phiên bản gốc;
(2) Thực thi tính toán theo dấu phẩy tĩnh (fixed-point computation) để tăng tốc độ, hiệu năng xử lý của hệ thống.
Ngoài ra, nhóm cũng nghiên cứu tích hợp với các mô hình trí tuệ nhân tạo (AI) như ResNet để xây dựng một hệ thống phát hiện bất thường mạnh mẽ hơn.
Mục tiêu cuối cùng là đạt được khả năng xử lý thời gian thực trên các nền tảng công nghệ FPGA chi phí thấp, giúp mở rộng khả năng ứng dụng của AI trong phát hiện bất thường một cách hiệu quả và dễ tiếp cận hơn.
Giáo Sư Trần Xuân Tú, Viện trưởng Viện Công nghệ Thông tin ĐHQGHN là giáo viên hướng dẫn nhóm trong suốt thời gian nhóm thực hiện.
Với thời gian thực hiện trong vòng 3 tháng, nhóm đã phải phân chia công việc, triển khai nghiên cứu lý thuyết và thực nghiệm ngày đêm để có thể kịp hoàn thành dự án, gửi báo cáo tới Ban tổ chức.
Hạn nộp báo cáo năm nay là ngày 31/1/2025 (đúng vào ngày Mùng 3 Tết Nguyên đán). Đây cũng là một thách thức lớn cho các đội thi đến từ Việt Nam vì vướng vào kỳ nghỉ khá dài.
Nhóm nghiên cứu đã phải làm việc không ngừng nghỉ trong những ngày Tết.
Kết quả ban đầu này cũng là sự động viên khích lệ xứng đáng, bù lại những hôm làm việc xuyên Tết của nhóm – Giáo sư Trần Xuân Tú, giáo viên hướng dẫn nhóm chia sẻ thêm.
Mô hình hệ thống đề xuất.
Kết quả của mô hình khi sử sụng các tham số biểu diễn theo dấu phẩy tĩnh.
Thông tin thêm về VAE Variational Autoencoder (VAE) là một mô hình mạng nơ-ron sâu được sử dụng để học biểu diễn của dữ liệu theo cách có thể sinh dữ liệu mới tương tự dữ liệu huấn luyện.
VAE được giới thiệu vào năm 2013 và trở thành một phương pháp quan trọng trong lĩnh vực học sâu (Deep Learning) và trí tuệ nhân tạo (AI). VAE có cấu trúc gồm hai phần chính: (1) Bộ mã hóa (Encoder): Chuyển đổi dữ liệu đầu vào thành một biểu diễn nén trong không gian tiềm ẩn (latent space); (2) Bộ giải mã (Decoder): Tái tạo dữ liệu đầu vào từ biểu diễn tiềm ẩn này.
Không giống như Autoencoder (AE) truyền thống, VAE không chỉ học cách nén và giải nén dữ liệu mà còn tạo ra một phân phối xác suất trên không gian tiềm ẩn, giúp mô hình có thể sinh dữ liệu mới.
Điểm đặc biệt của VAE: Mô hình hóa dữ liệu bằng phân phối xác suất: Thay vì ánh xạ đầu vào thành một mã hóa cụ thể, VAE học một phân phối (thường là Gaussian) cho mỗi điểm dữ liệu trong không gian tiềm ẩn.
Có khả năng sinh dữ liệu mới: VAE có thể tạo ra các mẫu dữ liệu mới từ không gian tiềm ẩn, giúp ích trong các bài toán như tạo ảnh, tổng hợp văn bản hoặc tạo nhạc.
Khả năng suy luận tốt hơn AE truyền thống: Nhờ vào cơ chế lấy mẫu ngẫu nhiên từ không gian tiềm ẩn, VAE giúp mô hình học được sự liên tục của dữ liệu, hữu ích trong nhiều ứng dụng thực tế.
VAE có nhiều ứng dụng như: Xử lý và tạo ảnh: VAE được dùng để tạo ảnh khuôn mặt, cải thiện chất lượng ảnh và giảm nhiễu.
Phân tích dữ liệu y sinh: Dùng để mô hình hóa dữ liệu y khoa, như phân tích tế bào ung thư.
Nén dữ liệu: Có thể được sử dụng để giảm kích thước dữ liệu mà vẫn giữ được thông tin quan trọng.
Tạo nội dung mới: Sử dụng để tạo văn bản, nhạc hoặc hình ảnh trong các hệ thống sáng tạo AI. Thùy Dương - VNU Media In bài viết Gửi cho bạn bè Từ khóa : Các bài mới hơn ĐHQGHN chủ động chăm sóc sức khỏe cho sinh viên, học sinh ở nội trú (21/03/2025) Ngày hội lái xe an toàn dành cho học sinh, sinh viên ĐHQGHN (20/03/2025) Chuyên gia hàng đầu thế giới đánh giá cao sáng kiến của Đại học Quốc gia Hà Nội về phát triển hệ sinh thái công nghệ bán dẫn (19/03/2025) Giảng viên Gen Z vừa là thầy, vừa là bạn đồng hành (18/03/2025) Cùng xây dựng lối sống xanh cho Khu đô thị ĐHQGHN tại Hoà Lạc (17/03/2025) ĐHQGHN hoàn thành đợt thi Đánh giá năng lực đầu tiên năm 2025: Thí sinh điểm cao nhất là 126/150 (17/03/2025) Hơn 11.000 thí sinh thi đánh giá năng lực của Đại học Quốc gia Hà Nội (15/03/2025) Đào tạo trực tuyến - phương thức đột phá để đổi mới và nâng cao chất lượng đào tạo (14/03/2025) Lĩnh vực Xã hội học của Trường ĐH KHXH&NV - Hành trình ghi dấu ấn trên bản đồ khoa học thế giới (14/03/2025) Thanh niên là nhân tố then chốt, góp phần thúc đẩy sự đổi mới, sáng tạo và phát triển bền vững (13/03/2025) >> Xem tiếp Các bài cũ hơn VNU-HSB và Đại học Victoria (Úc) ra mắt chương trình liên kết cử nhân Kinh doanh (27/02/2025) VNU-USSH hợp tác với Kerala, Ấn Độ trong lĩnh vực hỗ trợ khởi nghiệp (27/02/2025) GS.TTND Lê Ngọc Thành: Bệnh viện trong trường là xu hướng tất yếu khi đào tạo Y (27/02/2025) Triển lãm và tọa đàm kỷ niệm 100 năm ngày sinh GS.NGND Đinh Xuân Lâm - Nhà sử học hàng đầu của đất nước (26/02/2025) ĐHQGHN trao các quyết định bổ nhiệm lãnh đạo Trường Đại học Y Dược (25/02/2025) Giảng viên Trường ĐH Y Dược nhận giải thưởng Lãnh đạo đổi mới y tế toàn cầu (24/02/2025) 30 sinh viên xuất sắc của ĐHQGHN vinh dự nhận học bổng Mitsubishi UFJ Nhật Bản (23/02/2025) Gần 90 nghìn thí sinh đăng ký dự thi HSA đợt 1 năm 2025 của ĐHQGHN (23/02/2025) Thúc đẩy hoàn thiện và vận hành mô hình đô thị thông minh của ĐHQGHN tại Hòa Lạc (19/02/2025) Kết nối nhà khoa học và nhà đầu tư: bước tiến mới trong thương mại hóa kết quả nghiên cứu (19/02/2025) >> Các bài cũ hơn Xem tin bài theo thời gian : ? Tháng 3, 2025 « ‹ Hôm nay › » wk CN T.2 T.3 T.4 T.5 T.6 T.7 8 1 9 2 3 4 5 6 7 8 10 9 10 11 12 13 14 15 11 16 17 18 19 20 21 22 12 23 24 25 26 27 28 29 13 30 31 Chọn ngày Jan Feb Mar Apr May Jun Jul Aug Sep Oct Nov Dec