安房国北条藩主であった水野忠韶は文政10年（1827年）5月19日、上総国市原・望陀両郡に移封されたことから、鶴牧藩が立藩した。忠韶は市原郡椎津村1万7000坪の城地に陣屋を建設する。城主格の大名であったことから、この陣屋は鶴牧城（鶴牧陣屋）と名づけられた。しかし忠韶は翌年5月27日に68歳で死去し、跡を養嗣子の水野忠実（酒井忠徳の次男）が継いだ。忠実は奏者番・西の丸若年寄などを歴任し、藩政においては藩財政再建のために倹約などの諸政策を講じたが、あまり効果はなかった。天保13年（1842年）1月19日に忠実は死去し、跡を嫡男の水野忠順が継いだ。明治元年（1868年）4月、戊辰戦争のときに鶴牧藩内の市原郡五井村で五井村戦争が起こる。この不手際から同年10月、安房国長狭や上総国夷隅・市原・埴生・長柄・山辺などの所領を上知され、代わって上総国市原・望陀両郡に新たな所領を与えられた。翌年の版籍奉還で忠順は藩知事となった。そして忠順は官制・軍制改革を主とした藩政改革を行なったが、明治4年（1871年）7月の廃藩置県で鶴牧藩は廃藩となった。
鶴牧藩（つるまきはん）は、江戸時代後期から廃藩置県まで上総国に存在した藩。藩庁は鶴牧城（鶴牧陣屋。現在の千葉県市原市椎津）に置かれた。
王立タイ造幣局（おうりつタイぞうへいきょく、タイ語: สำนักกษาปณ์、英語: Royal Thai Mint）は、1860年に開業したタイのバーツ硬貨製造、勲章・褒章及び金属工芸品等の製造、地金・鉱物の分析及び試験、貴金属地金の精製、貴金属製品の品位証明（ホールマーク）などの事業を行うタイの機関。本部はタイ王国のパトゥムターニー県クローンルワン郡に置かれている。
海外でこの方式を取り入れた高速鉄道用の車両としては、イタリア・スイス・ドイツを結ぶチザルピーノETR470電車（1993年、フランス・アルストム社製）などが挙げられる。一方、路面電車では、ドイツのエスリンゲン社で製作されたGT4形（シュトゥットガルトなどで導入）などがある。この車両は2車体の連節車ながら、補助の台枠を設けることで連節部の台車を無くした構造が特徴である。日本では土佐電気鉄道がシュトゥットガルト市電から1編成を購入している。また前述の通り、1990年以降、ブレーメン形などの超低床電車での採用例がある。
2000年、インテルは1995年のPentium Pro以来続いてきたP6マイクロアーキテクチャを大幅に変更したNetBurstマイクロアーキテクチャを採用した。従来から用いられてきたP5やP6という没個性的な呼称を踏襲せずNetBurst（ネットバースト）と命名されたことは、Pentium 4で実装したSSE2命令などによってストリーミング・ビデオなどのインターネット利用シーンでパフォーマンスを発揮する、新たなマイクロアーキテクチャの誕生をユーザに印象づけるために行われたと推定される。NetBurstマイクロアーキテクチャは、極端に小さいL1キャッシュ、比較的大きなL2キャッシュ、帯域の広いFSBなど、他社を含め従来のプロセッサのそれとは大きく異なる点を多数備えている。L1キャッシュはデータと命令とを分離して格納するが、命令は命令解釈(デコード)され、より細かな操作の集まりであるμOPsに変換された状態でL1キャッシュに格納される。この命令を格納するL1キャッシュをトレース・キャッシュと呼ぶ。デコーダは、NetBurstマイクロアーキテクチャの柔軟性と拡張性の核となっている所でもありマイクロコードで機能変更や拡張を行うことが可能である。この柔軟性・拡張性を活かすことで比較的短い開発期間でHTTやSSE3やIntel 64やIntel VT等を追加した。このデコーダは、同時に1命令までのx86命令をμOPsに変換が可能であるが、P6マイクロアーキテクチャが同時に3命令まで変換可能だったのと比べると劣る。しかし、命令実行時にトレース・キャッシュに目的の命令が格納されていれば命令実行時間のおよそ1/3を占めるデコードを省くことが可能となる。Pentium 4は命令実行を行うパイプライン段数が同社のPentium IIIやAMD社のAthlonに比べて大きく増加している。Pentium III が 10段であったのに対し、Pentium 4 では 20段(Prescottでは 31段)にも達し、Pentium 4 において命令実行パイプラインより分離された命令解釈(デコード)ステージを含めると更に段数は増える。パイプライン段数の増加は動作クロック周波数を向上させやすいというメリットがあるが、条件分岐命令の予測ミスによりパイプラインがストールしてしまいCPUの動作密度が低下するというデメリットも伴う。そのため、NetBurstマイクロアーキテクチャはクロックあたりの処理性能が従来のアーキテクチャ（P6やAMD-K7など）と比較して劣る。しかし、従来の条件分岐を多用するプログラムは現状より大幅な向上は求められておらず、それに代わって「ストリーミングSIMD拡張命令2 (SSE2) 」など新たに実装した命令を用いることで動作クロックに比例して処理能力が向上するアプリケーションが主流になるとの予想に基づいてNetBurstマイクロアーキテクチャは開発されている。比較的苦手な条件分岐処理においても動作クロックの向上によって性能の向上が期待できる。また、ALUのうち2個はクロック周波数の2倍で動作する等、演算能力の強化が図られている。そして次世代あるいは次々世代Pentium 4で実装されると一般に考えられていた「ハイパースレッディング・テクノロジー (HTT)」もNetBurstマイクロアーキテクチャの柔軟な構造を活用し、第一世代のWillametteでは使用できない状態で販売されていたものの完成されていたと見られる。HTTはCPU動作密度の低下を補い、CPU全体としての演算能力を向上させるためのものである。また後に、SSE3命令も追加される。NetBurstマイクロアーキテクチャを採用したPentium 4は、その性格上必然的に動作クロック周波数が増加した。動作クロック=CPUの性能、そのCPUを搭載したコンピューターの性能だと大きく誤解している消費者に対し高性能という印象を与えることもあった。しかし「高クロック＝高性能」とは一概に言えないことから、発熱や消費電力を増大させる高クロックの弊害が顕著になり、不満が漏れる事となる。なお誤解される事が多いが、NetBurstアーキテクチャ向けにコンパイルされたアプリケーションに関しては、P6アーキテクチャ向けのアプリケーションで同様な処理を行うよりも高速ではある(特に、SSE命令を多用する場合)。ただし、NetBurstアーキテクチャが登場した当初は、当然ながら、従来のP6アーキテクチャ向けにコンパイルされたアプリケーションが大半であった。これらP6アーキテクチャ向けのアプリケーションを、NetBurstアーキテクチャで実行した際の実効性能は、同一クロックのP6プロセッサをほぼ下回っており、これが後々まで、NetBurstアーキテクチャの実行効率の悪さの印象として固定化された。