原文は漢文であるため、どの訓が正しいかはある程度推測にとどまる。しかし、『古事記』冒頭の訓注には「訓高下天云阿麻下效此」とあり、天は「アマ」と読むよう明確に指定がされている。通常は、「たかまがはら」という格助詞「が」を用いた読み方が一般的であるが、この読み方が広まったのは歴史的には新しい。これは、「たかまのはら」の連体格の助詞「の」が、同じく連体格の助詞「が」へと転訛したものである。「たかまがはら」は、中世後半ころから近世に使用例がみられ、江戸時代の庶民文化、すなわち読本や洒落本など戯作文学の中で広まり、やがて一般化されていったものと考えられる。上代文学では、「たかまのはら」もしくは「たかあまのはら」が正当な訓とされている。『古事記』などでは、地上の人間が住む世界である葦原中国や、地中にあるとされる根の国・黄泉に対し、天上界にあった、と記述された。いっぽうで、神話に書かれていることが事実であるという立場から解釈を試みる人々が古くから存在しており、九州、大和、北陸、富士山他（後述）、実在の場所であったとの説も多数となえられた。
12411号計画「モールニヤ」型大型ミサイル艇の1 隻となるR-47は、1983年7月22日にレニングラート(現サンクトペテルブルク)のスレドネ＝ネーフスキイ造船工場で起工された。同造船所で建造された12411型としては最初の艇である。1986年には、「タンボフのコムソモール員」という意味のタンボーフスキイ・コムソモーレツ(Тамбовский Комсомолецタンボーフスキイ・カムサモーリェツ)に改称された。同年8月21日には進水、1987年2月13日には竣工し、ソ連海軍二重赤旗受賞バルト艦隊に配備された。1991年末にソ連が崩壊すると、R-47はロシア海軍の運用下に入った。また、共産主義的な名称も変更が検討され、1992年2月15日には最初の名称R-47に戻された。
ローマ出身。アルカンジェロ・コレッリに師事し、ピエトロ・オットボーニ枢機卿に仕えた。1715年よりロンドンに定住し、第3代バーリントン伯リチャード・ボイルの庇護を受けた。ヴァイオリンの名手として1720年から1742年までゲオルク・フリードリヒ・ヘンデルのオーケストラのコンサートマスターを務めた。ダブリンで死去。ヴィオラ・ダモーレの一種である「ヴィオレッタ・マリーナ」という楽器の発明者とされ、この楽器はヘンデルの楽曲でも使用されている。
ゲームライターとしての活動は『マイコンBASICマガジン』から。同誌上においてゲームブックのミニマム版ともいえる『ペーパーアドベンチャー』を企画・連載したり、シンプルなゲームのバックボーンにストーリー性を有していたナムコの『ドラゴンバスター』を高く評価して同誌別冊のムックを執筆するなど、小説家として活動する以前から豊かなストーリー性を内包した作品に対するこだわりを見せていた。その一方ゲームはシンプルながら奥の深いものを好んでいるようで、『HIPPON SUPER!』誌上において『グラディウス』がファミリーコンピュータで発売されると知り予約して購入したことや、『ストリートファイターII』をベントスタッフ内でも1、2を争うほど熱中していたことを明かしている。なお『HIPPON SUPER!』においてはファミリーコンピュータソフトのレビューも担当していた。小説家としては重厚でシリアスな作品を描き続けており、特にファンタジー世界を描いた作品ではいわゆる“ダークファンタジー”的な内容のものが多い。またファンタジーものといえど安易にカタカナ（横文字）を使うことを良しとせず、できる限り日本語で幻想的に描くこと、すなわち日本語ならではの豊かな表現で文章を綴ることに深いこだわりを見せている。
手塚 一郎（てづか いちろう、1966年4月11日 - ）は、日本の小説家、シナリオライター、ゲームライター。スタジオベントスタッフ所属で、同社の取締役を務めている。
本大会はFIFA女子ワールドカップの南米予選を兼ねて行われる。また2006年大会からは、2年後のオリンピック女子サッカー競技の南米予選も兼ねるものとされている。2010年大会までは「スダメリカーノ・フェメニーノ」の名称が用いられていたものの、2014年大会からは「コパ・アメリカ・フェメニーナ」（西: Copa América de Fútbol Femenino または Copa América Femenina）の名称が用いられている。
TLB には固定個のスロットがあり、仮想アドレスから物理アドレスへの変換のためのページテーブルエントリが入れられる。仮想アドレス空間はプロセスから見えるメモリ空間である。この空間は固定サイズのページに分割されている。ページテーブル（通常、メモリ上にある）は、仮想ページが物理メモリ上のどの位置に対応しているかを把握している。TLBはそのページテーブルのキャッシュとして機能する。すなわち、ページテーブルの中身のサブセットだけを格納する。TLB には物理メモリアドレスが格納される。TLBはCPUとキャッシュメモリの間に置かれている場合もあるし、キャッシュと主記憶装置の間に置かれることもあるし、複数次のキャッシュ間に置かれる場合もある。これは、キャッシュが仮想アドレスを使っているか、物理アドレスを使っているかで決定される。キャッシュが仮想アドレスを使っている場合、メモリアクセス要求はCPUからキャッシュに直接伝えられ、キャッシュにヒットしなかった場合にTLBが使われる。キャッシュが物理アドレスを使っている場合、TLBはメモリアクセスの度に必ずアクセスされ、得られた物理アドレスを使ってキャッシュにアクセスする。どちらの実装にも利点と欠点がある。仮想アドレスを使うキャッシュの場合、仮想アドレスのキーとなる部分に加え、「アドレス空間識別子」(ASID) と呼ばれるキーも持つことがある。ASIDを持たない仮想キャッシュの場合、マルチプロセッシング環境ではコンテキストスイッチの度にキャッシュの内容をフラッシュしなければならない。ハーバード・アーキテクチャまたはその系統の場合、命令とデータで仮想空間が分離していたり、メモリアクセス用ハードウェアが分離していたりする。その場合、命令とデータで別々のTLBを必要とする場合がある。物理アドレス式のキャッシュでの最適化として、TLB参照とキャッシュアクセスを並行して同時に行う方式がある。仮想アドレスの下位ビット群（例えば、4KBページの仮想記憶方式なら、仮想アドレスの下位12ビット）はページ内オフセットであり、仮想-物理変換では変化しない。このため、キャッシュのインデックスがその変化しない範囲内であれば、アクセスすべきキャッシュラインは一意に定まり、TLBによる変換を待たずにキャッシュにアクセスできる。その後、そのキャッシュラインのタグ情報とTLBから得た物理アドレスを比較して、所望の物理アドレスの内容かどうかを判断する。キャッシュがページサイズより大きい場合でもTLBアクセスとキャッシュアクセスを並行して行うことも可能である。その場合、キャッシュのインデックスには仮想アドレスを使い、キャッシュエントリ内のタグには物理アドレスを格納しておく（仮想インデックス物理タグ方式）。