1953年6月1日に実施された車両形式称号規程改正により、全長17m級の電車は形式10～29の間に形式が定められたため、本系列ではモハ32形が、同じく片側2扉クロスシートのモハ62形とあわせてモハ14形となり、この時点までに廃車となった5両を除く40両をモハ14形に改めた。この際には形式のみが改められて番号はモハ32形時のままとされたため、欠番が生じている。全長20m級の制御車、付随車については他系列から本系列への形式統合はあったものの、本系列に属する車両の形式番号の変更はなかった。
戦後使用頻度の減少した貴賓車クロ49形を、伊東線で一般用として使用することになり、1953年4月に大宮工場でクロハ49形へ改造した。旧特別室から旧随伴員室（二等室）の前位の特別室に続く乗降扉脇のロングシート部までを二等室として仕切壁の位置を変更して旧仕切壁は扉を撤去し、残りの旧随伴員室は座席のヘッドレストを撤去してを三等室とした。また、従来ドアエンジンが設置されていなかった前部扉に、ドアエンジンが設置されている。この改造に際し、2両とも下り（偶数）向きであることから49001を49000に改番した。後述の1953年6月の形式称号規程改正を先取りした形である。
1951年に4扉化改造を実施していないクハ47形8両を身延線へ転用した際に豊川分工場で便所を取付けた。サハ48形改造車とは便所の取付け位置が反対側となり、対面するロングシートのクロスシート化も行なわれなかった点が異なる。
1950年8月24日に身延線内船 - 寄畑間の島尻トンネル内で全焼したモハ30173を1952年に豊川分工場で復旧して、サロハ66形改造車の続番の47023としたが、前述の1959年12月の番号整理により新製車に続く47011（2代目）に改番した。この車両は名義上は復旧であるが事実上は新製である。基本的なレイアウトは新製クハ47形に準じているが、台枠、車体を新製した20m級の全溶接製の完全切妻車体で、屋根高は100mm低い。座席は当時新製されていた80系に準じており、便所も設置されたが寸法が小さく、便器は対角線の向きに設置された。台車は豊川鉄道引継ぎのサハ1形から流用した釣合梁式のTR11であったが、1966年に飯田線に転入したクハ16011と交換してTR23となった。更新修繕は施工しておらず、1959年3月に屋根上の通風器をガーランド形からグローブ形に交換したのみである。
横須賀線への1950年の京阪神地区からの42系の転用と、1951年からの70系の新製投入により、モハ32形、クハ47形、サハ48形のうち余剰となった車両を静岡鉄道管理局管内の電化戦時買収線区である身延線や飯田線に転用することとなった。その際、同局の方針により、制御電動車は下り（偶数）向き、制御付随車は上り（奇数）向きに統一し、方向転換とサハ48形への運転台取付け改造を施工した。一方、貴賓車クロ49形は戦後になって使用回数が減少したことから、伊東線で一般用に転用することとなり、所要の改造が行われた。その状況は次のとおりである。
東京鉄道局に配置されたの電車の低圧引通用の電気連結器は7芯のKE50を3箇所装備していたが、1947年前後に大阪鉄道局配置の電車と同じ12芯のKE52を2箇所に改造しており、これにより1950年以降に大阪鉄道局から転入した42系および1951年以降に新製された70系と混成の編成を組成することが可能となっている。
FinFET（Fin Field-Effect Transistor）とは、ゲートがチャネルの2面、3面、4面またはチャネルを包むように位置しダブルゲート構造を形成している基板上に作られたMOSFETである。FinFETと呼ばれる理由は、ソース/ドレイン領域がシリコン表面でフィンを形成するためである。FinFETデバイスは主流のCMOSよりもかなり速いスイッチング時間と高い電流密度を持つ。FinFETという用語は、SOI基板上に構築された非プレーナー型ダブルゲートトランジスタを表現するために、2001年にカリフォルニア大学バークレー校の研究者であるChenming Hu、Tsu-Jae King-Liu、Jeffrey Bokorらによって作られた。このトランジスタは、以前のDELTA（シングルゲート）トランジスタデザインに基づいていた。FinFETトランジスタは5nmのゲート厚さと50nm以下のゲート幅を持つことができ、28nmチップで応用されると想定されている。FinFET技術は、AMD、NVIDIA、IBM、ARM、Motorolaと学術研究機関によって追求されている。産業界では2002年のTSMCによる0.7Vで動作する25nmトランジスタが最初である。「Omega FinFET」デザインは、ギリシャ文字の「オメガ」と、ソース/ドレイン構造を包むゲートの形状との類似性から名付けられたもので、ゲートディレイはN型トランジスタで0.39ピコ秒、P型で0.88ピコ秒となっている。ゲートが3面からチャネルを囲むインテルのトライゲートトランジスタは、プレーナー型よりゲートディレイが小さく、高い性能を可能にした。最初のFinFETトランジスタのタイプは「DEpleted Lean-channel TrAnsistor」または「DELTAトランジスタ」として知られた。DELTAトランジスタを扱った論文は1990年代始めに最初に出版された。このトランジスタのゲートは半導体チャネルのフィンを被覆したり、またトップとサイドの両方あるいはサイドのみに電気的に接触させたりすることができる。前者（トップとサイド）を「トライゲートトランジスタ」、後者（サイドのみ）を「ダブルゲートトランジスタ」と呼ぶ。ダブルゲートトランジスタは各端を2つの異なる端子または接点に接続させることが任意に可能となっている。このバリエーションを「スプリットトランジスタ」と呼ぶ。これにより、より繊細なトランジスタの動作制御が可能となる。