ソ連占領区域はテューリンゲン州、ザクセン州、ザクセン＝アンハルト州、メクレンブルク＝フォアポンメルン州が盛り込まれた。在独ソ連軍政府（SMAD）はベルリンのカールスホルストに置かれた。ソ連占領地のうち、ドイツ東部はソ連とポーランドに併合されることが連合国によって決定され、ケーニヒスベルクはソ連領カリーニングラードとなり、東プロシア、東ポメラニア、東ブランデンブルク、シレジアなどはポーランド西部領となった。これらの地域とヨーロッパ諸国に居住していたドイツ人・ドイツ系住民1,200万人の追放が行われ、その過程で200万人が死亡した。
フレンスブルク政府はドイツの敗戦処理政府として存続することを望んだが、5月20日にソ連が彼らを政府として承認しない姿勢を明確にし、他の連合国も追随した。このため5月23日にフレンスブルク政府の閣僚は連合国に逮捕され、ドイツには政府が存在しない状態となった。6月5日、ベルリンにおいて米・英・ソ・仏の軍事司令官は、中央政府の不在と軍政開始を宣言するベルリン宣言を発表し、7月5日に占領統治の統括機関として連合国管理理事会を設置した。連合国は8月2日のポツダム会談でベルリン宣言を確認し、欧州諮問委員会にかわって四カ国外相が討議する外相理事会を設置することにした。更に占領政策の基本方針として「ドイツ管理機構に関する協定」（ポツダム協定）を策定し、「占領下のドイツは一つの経済単位として扱う」ことを決定した。しかし折からの冷戦勃発の影響で、統一的なドイツ統治は実行されず、協議を行う外相理事会も失敗を重ねた。各占領区域の軍政当局は、住民、地方と州政府に対して、それぞれ異なった政策を行った。
連合国のドイツ占領統治に関する討議が本格化したのは1943年12月のテヘラン会談以降であった。1943年のモスクワ会談で合意していた欧州諮問委員会の設置がテヘラン会談で決定され、この委員会が占領政策の検討を行うこととなった。諮問委員会は米・英・ソが参加する連合国管理理事会の統括による占領統治を行うことを勧告され、1944年9月12日のロンドン会議で米・英・ソ三国による占領統治が決定された。1945年1月のヤルタ会談では米・英・ソにフランスを加えた四カ国で占領地域の分担すること、全ドイツに関する決定は四カ国軍司令官が共同で参加する管理理事会が行うが、個別の占領地域においては担当国の軍司令官が単独で決定が行えることとなった。またオーデル・ナイセ線以東はポーランドの統治下と決定した。連合国軍は占領した地で新たな州（ラント）の自治政府を建設し、それぞれの占領地域で占領行政は個々に開始されていた。
ナチス・ドイツが第二次世界大戦で敗れると、ドイツは連合国4か国軍（アメリカ合衆国、イギリス、フランス、ソビエト連邦）に占領された。連合国軍は、管理目的のために1945年5月8日から1949年までの4年間、オーデル・ナイセ線の西でドイツを4つに分割占領して軍政を布いた。第二次世界大戦末期、アメリカ軍はヤルタ会談とロンドン議定書で同意されたラインを超えて最大200マイルに渡って東側へ進出しており、戦争終結後のソビエト赤軍とアメリカ軍間の境界線は暫定であった。戦争終結後2か月間、アメリカ軍はソ連占領予定区域に滞在した後、1945年7月初めに撤退した。このことは、同じ頃（1945年7月）にベルリンにおける各国の占領予定区域にアメリカ、イギリス、フランスの各軍が駐留することをソ連に容認させるにあたり重要な役割を果たしたという意見もあるが、一方でこの点に関しては情報収集のための必要性があったという要素も考えられる（ペーパークリップ作戦参照）。
SRAM内の各ビットは4つのトランジスタで構成される2つの交差接続されたインバータに格納される。その記憶セルは2つの安定状態があり、それぞれを 0 と 1 に対応させる。さらに読み出しと書き込みアクセスのために2つのトランジスタを必要とする。したがって、典型的なSRAMでは1ビットを格納するのに6個のMOSFET（6T）を使用する。他にも8Tや10Tで記憶セルを構成するものもあるが、これは読み書きポートを複数実装するのに使われ、ある種のビデオメモリやレジスタファイルなどがマルチポート型SRAM回路を使っている。一般的に、セル当たりのトランジスタ数が少ないほど個々のセルを小さくできる。シリコンウェハーの製造コストは比較的一定であるため、セルが小さくなれば単位面積により多くのビットを格納でき、メモリのビット当たりのコストも低減される。6Tよりも少ないトランジスタ数で記憶セルを構成することも可能だが、そのような3Tや1Tのセルは実際にはDRAMであり、SRAMではない。例えば1T-SRAMと呼ばれるものがある。セルへのアクセスは、ワード線（図ではWL）でイネーブルとなり、それによって2つのアクセス用トランジスタ M₅ と M₆ を制御し、次いでセル本体をビット線（図ではBLとBL）に接続すべきか否かを制御する。ビット線は読み取り操作と書き込み操作でのデータ転送に使われる。厳密にはビット線を2本持つ必要はないが、その信号と反転信号を同時に提供することでノイズマージンを改善している。読み取りアクセスでは、SRAMのセルが能動的にビット線を High または Low に駆動する。それに対して、DRAMでは、ビット線がコンデンサと繋がっており、電荷共有（charge sharing）によって、ビット線がHighまたはLowとなるまでに少し時間がかかる。そのため、SRAMの方が帯域幅が大きくなる。SRAMのセルは対称形となっているため、差動信号処理が可能であり、小さな電圧の変化を容易に検出できる。また、DRAMと比べて、SRAMが高速動作できる他の要因として、商用のSRAMチップがアドレスを表す全ビットを同時に受け付けるという点も挙げられる。DRAMは、ピン数を減らして小型大容量化するためにアドレスビットが多重化されており、一度に全アドレスビットを受け付けられない。アドレス線が m 本でデータ線が n 本のSRAMの大きさは、2ᵐ ワード または 2ᵐ × n ビットである。