最初から劇場公開を意図していないオリジナルビデオやOVA（アニメ）とは、事情が異なる場合が多い。なお、「ビデオスルー」「DVDスルー」は和製英語である。英語では、メディアの規格によってDirect-to-video（VHSの場合）、direct-to-DVD、direct-to-iTunes、direct-to-digital、 made-for-video、またはstraight-to-video、straight-to-DVDなどと呼ばれるが、これらには最初から劇場公開を意図していない作品も含まれる。映画において、日本市場においてビデオスルーになる主な理由は、興行収入が期待できないと判断された場合や、劇場公開が取り止めの作品となった場合などである。また、第二次世界大戦の時期に製作され、劇場公開されなかった一部の作品も該当する。劇場配給にはかなりの経費を要するため、製作国で興行的に失敗した作品や、製作国ではヒットしても日本の市場に合わないと考えられる作品は、劇場配給に要する多額の経費を回収できないと判断され、リスクの回避する目的で劇場公開されないのである。一方で、劇場配給を行わないことはビデオ(DVD)を販売するうえで営業的に不利に働くため、劇場公開の実績を作る目的で、配給にかかる経費が低予算で済むミニシアター等の小さな映画館一か所でのみ短期間上映をして（単館上映という）、パッケージに「劇場公開作品」と記載して販売するケースもある。グレーゾーンとの批判もあるが虚偽の記載ではないため問題にされないのが現状である。テレビ番組に関しても、放送中止となったエピソードを放送されずに直接ビデオ化される例が存在する。一方、アメリカ合衆国には独立製作スタジオが多く、映画やテレビドラマの製作そのものは行われたものの大手配給会社や大手ネットワークの買い付けにかからないなどの理由から、結果としてビデオスルーになる作品も少なくない。
ビデオスルー (Video through) は、劇場公開やテレビ放送を目指して製作されたものの、なんらかの理由によって上映・放送されずに直接DVDなどのメディアで発売される映像作品のこと。特にDVDで発売されるものに関して、DVDスルーという呼称が用いられることもある。
1946年に車体更新されたクハ20・22・29の車体形状は前面貫通形3枚窓、側面は窓配置dD4D4D3（D=乗降用扉、d=乗務員室扉）で、同時に製造されたモハ220形を短くしたような形状であった。台車はブリル27-MCB-2のままであったが、1959年（昭和34年）の改軌によりD-16に取り替えられた。また戦前に鋼体化されたモハ27もそれ以前に台車がD-16に取り替えられている。上記の4両は1961年（昭和36年）から1962年（昭和37年）にかけて新京成電鉄に譲渡されている。1971年（昭和46年）に4両とも大栄車輌で車体更新が行われ、1100形に編入された。番号はモハ27→モハ1105、クハ20・22・29→サハ1108 - 1110となった。1988年（昭和63年）に8800形に置き換えられ全廃されている。
ストリーミングキャッシュは外付けの1MBから16MBのキャッシュで、R8000の二次キャッシュ、R8010の一次データキャッシュとして機能する。R8000と同じクロック周波数で動作し、一般的な同期SRAM(SSRAM)で構成される。この方式はデータアクセスを頻繁に必要とする浮動小数点演算の性能を維持するために採用された。小容量で低レイテンシの一次キャッシュでは、十分にデータを供給できず、頻繁にキャッシュミスが発生する。そこでレイテンシは大きいがヒット率向上が望める二次キャッシュを一次キャッシュとし、レイテンシを考慮した設計にした。ストリーミングキャッシュは2ウェイインターリーブ構造となっている。2つの独立したバンクに分かれていて、一方は奇数アドレスのデータ、もう一方は偶数アドレスのデータを格納する。そのため、2つのリード、2つのライト、1つのリードと1つのライトがそれぞれ別のバンクであれば同時に実行可能である。それぞれのバンクに64ビットの片方向バスが2つあり、一方はリード、もう一方はライトに使用する。これは双方向バスで必要となるバスの方向転換 (bus turnover) を不要にする設計である。方向転換が不要であるため、あるサイクルでリードを行い、次のサイクルでライトを行うことが可能で、間に方向転換のためのサイクルを挟む必要がなく、性能が向上する。ストリーミングキャッシュのタグは2つのタグRAMチップにあり、それぞれ1つのバンクに対応している。両方のチップに同一のデータが含まれる。それぞれのタグRAMチップは1.189Mbitのキャッシュタグを持ち、4トランジスタのSRAMセルで構成している。このチップは0.7μmのBiCMOSプロセスで実装されており、2層のポリシリコン層と2層のアルミニウム配線層から成る。BiCMOS回路はデコーダ部で使われており、サイクルタイムを減らすためにセンスアンプとコンパレーターを統合している。タグRAMチップは14.8mm×14.8mmで、155ピンのCPGAパッケージであり、消費電力は75MHzで3Wである。タグRAMはキャッシュタグを分担するだけでなく、ストリーミングキャッシュを4ウェイ・セットアソシアティブ構成で動作させる機能も分担している。ピン数を減らすため、キャッシュタグ自体が4ウェイ・セットアソシアティブになっており、通常のセットアソシアティブ式のキャッシュとは異なり、ルックアップ後にロジックでアクセスするセットを選択している。ストリーミングキャッシュへのアクセスはスループット向上のためにパイプライン化されている。このパイプラインは5段構成で、1段目でアドレスがタグRAMに送られ、2段目でそれにアクセスする。3段目でタグRAMからSSRAM群に信号が送られ、4段目でSSRAMにアクセスし、5段目でデータがR8000またはR8010に戻る。