神宮の外宮と内宮のほぼ中間の倉田山に、大学本部（伊勢学舎、文学部・教育学部・現代日本社会学部）校地が所在する。2011年（平成23年）3月までは、名張市にも名張学舎（社会福祉学部）があったが、2010年（平成22年）度より社会福祉学部の募集を停止、機能を伊勢の本部に統合することを決定して、名張市から撤退した。名張学舎跡地には、熊野市から近畿大学工業高等専門学校が2011年（平成23年）4月に移転した。
1882年（明治15年）に伊勢神宮祭主であった久邇宮朝彦親王の令旨によって林崎文庫に設置された神宮皇學館を母体とする。主として神職や教員の養成にあたり、1903年（明治36年）に官立の旧制専門学校（内務省所管の宗教系旧制専門学校）を経て、1940年（昭和15年）には旧制の官立大学（文部省所管）になるが、第二次世界大戦終結後は国家神道を推進した機関の一つとして、いわゆる神道指令を受けて廃学・解散した。その後、旧制神宮皇學館大學の関係者らによって神宮皇學館大學再興期成会が結成され、現在の大学は1962年（昭和37年）に私立大学として、いわば「再興」されたものである。
主砲はアームストロング社製「25.4cm（30口径）ライフル砲」を採用した。この砲をフード付き露砲塔に収めた。そのバーベットの装甲は厚さ51mmで砲身の装填・回転機構を覆った。砲身の旋回角度は240度であった。副砲として「15.2cm（33口径）速射砲」を単装砲架で6基、近接戦闘用にフランスのオチキス社製「5.7cm（40口径）速射砲」を5基、3.7cm（23口径）5連装ガトリング砲を5基搭載した。他に対艦攻撃用に艦首水面部に35.6cm水中魚雷発射管を1基と35.6cm水上魚雷発射管を2門装備した。
船体形状は小型の船体に準戦艦級の主砲を積む関係から水面から乾舷が低い平甲板型船体となっており、同時期にイギリスで建造された大日本帝国海軍の防護巡洋艦「浪速型」に似た艦容である。艦の構造を前部から記述すると、水面下に衝角と35.6cm水中魚雷発射管1門を内蔵させた艦首、艦首甲板上に主砲の25.4cmライフル砲を基部のみ装甲で覆う露砲塔に1基が配置され、その後方に単脚式の前部マストが立つ。その後方から上部構造物が始まり、司令塔を組み込んだ両脇に船橋（ブリッジ）を持つ操舵艦橋が立つ。船体中央部に2本煙突が立ち、その周囲には煙管型の通風塔が立ち並び、空いた場所は艦載艇置き場となっており、艦載艇は2番煙突後方のグース・ネック（鴨の首）型クレーン1基により運用された。左右の舷側に張りだしが設けられ、そこに副砲である15.2cm速射砲が防盾の付いた単装砲架で等間隔に片舷3基ずつ計6基が配置された。後部マストで上部構造物が終了し、その下の後部甲板上に2番主砲塔が1基配置された。
主流となっているアウト・オブ・オーダー実行設計では、複雑なデコーダシステムがパイプラインに入ってきた命令を調べ、並行して実行できる命令を選んで実行していく。A := B + C;D := F + G;例えば上記の2行のコードは互いに影響しないので同時に実行できる。したがってこれらはふたつの実行ユニットにそれぞれ渡されて並行して実行される。命令レベルの並列性を引き出すことが最近のCPUで性能を向上させる基本である。コードが並行して実行できるかどうかを予測することは難しい。多くの場合、ある命令が別のある命令に依存しているかどうかは様々な条件に左右される。先にあげた例が次のようになっていたらどうだろうか。A := B + C;IF A = 5 THEN D := F + G;こうなると計算自体は依存していないのだが、ふたつめの加算結果をDに格納するかどうかはひとつめの計算結果に依存する。このような場合、CPUは一般的には結果を推量する。例えば、IFが90%の確率で成立する場合、ふたつめの加算処理は別の実行ユニットに渡されて実行される。ところがその推量が間違っていた場合、ふたつめの加算をなかったことにしなければならず、大きな性能低下を招く。最近のCPUの性能向上は推量ロジックがいかに高確率で推量するかにかかっているが、改善は徐々に始まったところである。IA-64はコンパイラにその仕事を任せている。プログラムをCPUが実行する前にコンパイラがコードを調査してCPUが実行時にするような判断を行う。どのパスを通るかを決めたら、コンパイラは並行して実行できる命令を集め、ひとつの大きな命令に入れる。そして、それを並べてプログラムを作成する。これをVLIW"very long instruction word"(非常に長い命令語)という。CPUからコンパイラにこの仕事を移管することは、いくつかの利点がある。第一にコンパイラはコードを時間をかけて調べることが出来る。これはとにかく高速に実行しなければならないCPUにはない利点である。したがってコンパイラの方がチップで実行する場合よりも予測精度を高められる。第二に予測回路は非常に複雑であり、これをコンパイラに移管することで回路を大きく削減できる。CPUは調べて推量する必要がないので、命令を分割して各実行ユニットに渡してやればよい。第三にコンパイラで推量をするのは一回限りなので、CPUで実行するたびに推量するより効率的である。欠点としては、プログラムの実際の動きはコード生成時に完全に予測できるとは限らないということが挙げられる。実際の動きは入力されるデータの内容に大きく左右される。アウト・オブ・オーダー実行ロジックを持つ主流のCPUは実行時に実際のデータに基づいて決定できるのに対して、コンパイラは入力データを推量することしかできない。したがって、コンパイラがCPUよりも予測を失敗する可能性がある。つまりVLIWの性能はコンパイラの性能に大きく依存する。VLIWはマイクロプロセッサのハードウェアの複雑さを低減する代わりにコンパイラの複雑さを要求するものである。