ボウヤー家は少なくとも16世紀ごろまで遡ることができる旧家である。その歴史は、バッキンガムシャー選出の庶民院議員を務めたサー・ウィリアム・ボウヤー(1612–1679)が1660年に(バッキンガム州デナム・コートの)准男爵(Baronet,of Denham Court in the County of Buckingham)に叙されたことに端を発する。その後は初代准男爵の系統で順当に爵位は承継されていった。とりわけ5代准男爵ジョージ(1739–1800)はイギリス海軍の提督として活躍し、フランス革命戦争における最大の海戦である栄光の6月1日での勝利への貢献を認められて、新規に1794年に(バークシャー州ラドリーの)准男爵(baronet, of Radley in the County of Berkshire)に叙せられた。6代准男爵はマームズベリー及びアビンドン選出の庶民院議員を務めた。7代准男爵も自由党に属して、ウェックスフォード州ダンドーク選出の庶民院議員として活動している。また准男爵家の親族のサー・ジョージ・ボウヤー(1886–1948)が1933年に(バッキンガム州ウェストン・アンダーウッドの)准男爵(Baronet, of Weston Underwood, Buckinghamshire)に、ついで1937年にバッキンガム州ウェストン・アンダーウッドのデナム男爵(Baron Denham, of Weston Underwood in the County of Buckingham)に叙せられている。彼は愛犬家であったため、国立ドッグレース協会理事に選ばれて、オックスフォード・スタジアムの完成に貢献している。その後、本家筋にあたる9代准男爵が1950年に嗣子なく没したため、バークシャー州ラドリーの准男爵位は廃絶した。一方、バッキンガム州デナム・コートの准男爵位は、3代准男爵の三男の子孫にあたる2代男爵バートラムが承継して現在に至っている。なお2代男爵は1999年の貴族院改革以降も貴族院に籍を置く92人の世襲貴族の一人である。一族の邸宅はバッキンガムシャー州ウェストン・アンダーウッド近郊にあるラウンドリー・コテージ。
デナム男爵(英:Baron Denham)は、英国の男爵、貴族、連合王国貴族爵位。保守党の政治家サー・ジョージ・ボウヤーが1937年に叙爵されたことに始まり、以来ボウヤー家が保持している。1950年以降、(バッキンガム州デナム・コートの)の准男爵も承継し保持しているため、本項では准男爵の歴史についても触れる。
1992年一橋大学経済学部卒業後、大学院に進学。1994年一橋大学大学院商学研究科修士課程修了。1996年慶應義塾大学大学院政策・メディア研究科博士課程に1期生として進学し、2000年同単位取得退学。2002年慶應義塾大学博士（政策・メディア）。2013年テキサス大学スクール・オブ・バイオメディカル・インフォマティクス健康情報学専攻修了、健康情報学修士（Master of Science in Health Informatics）。一橋大学経済学部3年次から金子郁容ゼミに所属して師事。博士課程では村井純研究室や金子研究室など3つの研究室に所属して、インターネットやデータベースの研究を行った。2000年慶應義塾大学SFC研究所訪問研究員、2001年慶應義塾大学看護医療学部専任講師、2006年同助教授昇格、2007年同准教授。2014年 テキサス大学スクール・オブ・バイオメディカル・インフォマティクス非常勤准教授。看護・医療分野でのIT技術の活用について研究する。WIDE Projectにも参加し、他の研究者と積極的に親交を持ち活動を行っている。2015年一般社団法人情報支援レスキュー隊代表理事。
宮川 祥子（みやがわ しょうこ、1969年 - ）は日本の情報学者。慶應義塾大学准教授。曽祖父に中華民国建国の父孫文が、曾祖母に大月薫がいる。
最近のキャッシュを持つマイクロプロセッサは、一般にキャッシュライン単位でメモリにアクセスする。キャッシュラインが64バイト（512bit）の場合、64ビットのDIMMに8回連続アクセスする必要がある。64ビットのDIMMが8つのSDRAMチップで構成されている場合、1つのSDRAMチップは8bit単位で8回連続アクセスされることになる。それを1回のリードまたはライト・コマンドで開始するよう設定できる。すなわち、モードレジスタで8ワードのバースト転送を設定すればよい（BL=8、BLとは「バースト長」）。キャッシュラインのフェッチは一般に特定アドレスからのリードで開始され、SDRAMは「クリティカルワード」（キャッシュラインの先頭に位置しないワード）を最初に転送することを可能としている。ここでいう「ワード」の長さは、SDRAMチップまたはDIMMのデータ出力幅であり、典型的なDIMMでは64ビットである。SDRAMチップは、キャッシュライン内の残りのワードの転送順序を2種類サポートする。バーストは常にバースト長 (BL) でアライン（整列）されたブロック（キャッシュラインに対応）にアクセスし、ブロックの開始アドレスはBLの整数倍の位置となる。例えば4ワード・バーストでカラムアドレス4から7のいずれかにアクセスしようとすると、4-7の4ワードがバースト転送される。ブロックの先頭から転送を要求した場合、順番に転送されるだけである。しかし、ブロックの途中のアドレスから転送を要求すると、その転送順序は要求したアドレスに依存し、「シーケンシャル」または「インターリーブ」という2つのバースト種別のオプションで設定される。一般にメモリコントローラはどちらか一方をサポートしている。バースト長が1または2の場合、バースト種別は問題とはならない。バースト長が1なら、要求されたワードにアクセスするだけである。バースト長が2なら、まず要求されたアドレスのワードにアクセスし、次にブロックを構成するもう1つのワードにアクセスする。指定したアドレスが偶数なら2番目にアクセスするのはその次のワードであり、奇数なら1つ前のワードということになる。シーケンシャル型のバーストモードでは、指定されたアドレスを起点としてアドレスが大きくなる順にアクセスしていき、ブロック境界まで来るとブロック先頭に戻って順にアクセスしていく。例えばバースト長が4の場合、要求したカラムアドレスが5だとすると、アクセスするワードの順序は 5-6-7-4 となる。バースト長が8の場合、アクセス順序は 5-6-7-0-1-2-3-4 となる。これはカラムアドレスにカウンタの値を加算することでなされ、バースト長を超えたときにキャリーを無視することでこのような順序となる。インターリーブ型のバーストモードでは、カウンタと指定されたアドレスの間で排他的論理和操作をおこなってアドレスを計算する。バースト長が4ワードの場合、同じようにアドレス5で開始すると、アクセス順序は 5-4-7-6 となる。同様に8ワードバーストなら 5-4-7-6-1-0-3-2 となる。人間にはこのような順序は判りにくいが、ハードウェアでの実装は容易であり、インテル製マイクロプロセッサがこの方式をよく採用している（どのような順番でもブロック内が全て転送されればよい）。要求されたカラムアドレスがブロック（キャッシュラインに対応）の先頭だった場合、どちらのモードであっても同じ 0-1-2-3-4-5-6-7 という整列した順序でデータを返す。2つのモードの違いが問題となるのは、クリティカルワードを最初としてキャッシュラインをフェッチする場合である。