1930年代、より高速な列車の運行が望まれる中、新しい蒸気機関車を設計する上で、それまでは目立たなかった技術的な限界が顕著になっていた。従来の蒸気機関とそれをロッドで伝達する方法では、車輪の常用最大回転数は毎分400回が限度であると経験的に知られていた。この速度の限界に対して、技術者は可動部の軸受やマスバランスに深刻な問題が生じることを予期していた。また、動輪の巨大化にも技術的・構造的な限界が生じていた（当時動輪直径が最大の蒸気機関車は61型の2300mm）。ドイツでは1933年以来、蒸気機関車の駆動軸全てを蒸気エンジンで駆動させる実験がおこなわれていた（ボルジッヒ社など）。1938年、TB4設計事務所はカッセルのヘンシェルとともに各軸駆動方式の機関車を計画した。計画は、リヒャルト・ローゼン（1901 - 1980）とウルリッヒ・バルスケの指揮により、1つのエンジンが1つの動軸を駆動させる流線型の19.10形となった。ドイツ国営鉄道は設計書をヘンシェルに提出して製造が委託された。完成期日は、ヘンシェルオーナーのオスカー・ローベルト・ヘンシェル（1899 - 1982）の40歳の誕生日である1939年9月1日とされた。当時生産されていた他の標準的な機関車から部品を流用することで、製造は9月までにはかなり進捗していた。しかし、前例のない機関車用の蒸気エンジンのため、最終的な完成は遅れることとなった。1940年8月7日にようやくカッセルにあるヘンシェルの敷地内で数メートルの自力走行にこぎ着ける。2日後にエンジンを1基だけ装備した状態で操車場に移動した。このあと、ハン・ミュンデンで試運転がおこなわれた。機関車は時速80km以下では満足できる走行を示した。一連の試運転の結果に基づき、残る3つのエンジンが装着された。1940年11月から4基のエンジン全てを使用した試運転がおこなわれた。蒸気エンジンの調整に向いた陰極管オシログラフによる測定方法が開発されて初めて実施された。1941年6月13日にヘンシェルからドイツ国鉄への納入式が行われた。ヘンシェルで残った作業の終了後、1941年7月8日にベルリン・グリューネワルド駅（Berlin-Grunewald railway station）に隣接した機関車研究所（LVA、Lokomotiv-Versuchsamt Grunewald）に搬入された。
前記の製造法の原則をほぼ踏襲した製品として、強化プラスチック複合管（FRPM管、強プラ管）が製造されている。強プラ管は前記工程の心材をフェルト布地からガラス繊維に、塗布材を石綿セメント混合液から熱硬化性樹脂に置き換えたもので、繊維強化プラスチック(FRP)に分類される材質となる。強プラ管はヒューム管に類似した遠心成形法や、管材以外のFRP製品に採用例の多い引抜成形法（プルトルージョン法）を用いる場合もあるが、ガラス繊維の布地の代わりに糸材を用いて巻き付け成形するものが主流で、こうした製法によるものをフィラメントワインディング管（FW管）とも呼ぶ。強プラ管は石綿セメント発祥の地であるオーストリアに本社を持つホーバスで開発され、石綿セメント管の弱点であった経年劣化の問題を克服した製品でもあるため、日本エタニットやクボタなど元は石綿セメント管の製造を手掛けていた企業でも製造が行われている。特に日本エタニットに於いては、石綿セメント管の需要の終息に伴い1981年（昭和56年）よりホーバスパイプの商標で製造を開始し、石綿セメント管事業から撤退しリゾート部門への傾注が進んで以降は、管渠部門のみが日本ホーバスとして旧日本エタニットの事業を引き継ぐ形で独立した。強プラ管は石綿セメント管と同様に強い耐薬品性や耐圧性を有するため、水道管がダグタイル鋳鉄などに主流が移って以降も、石綿セメント管が強みを発揮する領域であった温泉水や、腐食性廃液の排水管などの導水分野で現在も活用されている。しかし、皮肉なことに普及初期の強プラ管は「心材となるガラス繊維に石綿を用いていた」ために、これらの旧製品の撤去に際しては石綿セメント管と同様の安全対策が求められることともなっている。
上記JIS規格に準拠した品質・配合比の石綿セメント混合液をフェルト布地に0.1から0.2mm厚で塗布し、その後円柱状の芯金に加圧しながら所定の厚さまで巻き付けることで管体として形成される。芯金を取り外した後は水中またはオートクレーブで養生される。
Intel 810はインテル社初のグラフィック統合チップセットとして1999年6月に発表された。開発コードネームはWhitney（ホイットニー）である。大きな特徴は2つあり、1つはインテルで初の2D/3Dグラフィック機能を統合した製品であり、Intel752を基に開発したIGT (Intel Graphics Technology) コアを実装している。また、2チップで構成されるチップセットのチップ間をインテル・ハブ・リンク I/O インターフェイスと命名された専用インターコネクトを実装したハブ・アーキテクチャ（Hub Architecture）を採用した最初の製品である。またInstantly Available PC technologyにより、スタンバイ（サスペンド）状態からの復帰も高速化されている。従来の一般的なインテル チップセット同様に2チップ構成となっているが、ハブ・アーキテクチャの採用に伴い、ノースブリッジで従来PAC（PCI AGP Controller）と呼ばれていたチップはGMCH（Graphics Memory Controller Hub）、同じくサウスブリッジでPIIX（PCI ISA IDE Xcelerator）と呼ばれていたチップはICH (I/O Controller Hub) と改称された。また、BIOS ROMもFCH（Firmware Controller Hub）と命名されたが、普及には至らなかった。PCIに接続されるデバイスの高速化に伴い、Intel 810以前のチップセットではPCIバスで接続されていたPACとPIIX間の帯域を圧迫し、パフォーマンスの低下が問題となっていた。Intel 810が採用したハブ・アーキテクチャでは、GMCHとICHを専用のハブ・リンク （Hub Link）で接続している。ハブ・リンクはPCIバスの2倍の266MB/秒の帯域を実現しており、パフォーマンスの問題を解決している。このGMCHとICHがハブ・リンクで接続されるハブ・アーキテクチャは以降のインテルチップセットの基本形となり、以後のチップセットは810で採用されたハブ・アーキテクチャを踏襲したものとなった。その後、900番台のチップセットではハブ・リンクはさらに4倍の帯域となり、DMI（Direct Media Interface）と命名されている。その反面、ローエンド向けとしての設計されていることから、前世代のワークステーション・メインストリーム向けチップセットIntel 440BXが対応していたSMPへの対応は上位チップセットであるIntel 820へ継承され、本チップセットでは公式に非対応とされた（Intel 440BX自体も単体で対応していた訳ではなく、SMPシステムに必要な制御を行うI/O APICコントローラチップIntel 82093AAを追加する事で対応していた。 Intel 820では同コントローラが内蔵されている）。後述のとおり最大メモリ容量も440BXの1GBに対して本チップセットやIntel 815では512MBに制限されている。