Subsampling Receivers with Applications to Software Defined Radio Systems (2012)

Este trabajo de tesis propone la utilizacion sistemas basados en submuestreo como una alternativa para la implementacion de la etapa de down-conversion de los receptores de radio frecuencia (RF) empleados para aplicaciones multi-estandar y SDR (Software Defined Radio). El objetivo principal sera el de optimizar el diseno en cuanto a flexibilidad y simplicidad, las cuales son propiedades inherentes en los sistemas basados en submuestreo. Por tanto, como reducir el numero de componentes al minimo es clave cuando un mismo receptor procesa diferentes estandares de comunicacion, las arquitecturas basadas en submuestreo han sido seleccionadas, donde la reusabilidad de los componentes empleados es posible, asi como la reduccion de los costes totales de los receptores de comunicacion y de los equipos de certificacion que emplean estas arquitecturas. Un motivo adicional por el que los sistemas basados en submuestreo han sido seleccionados es el concerniente a la topologia del receptor. Como la idea de la tecnologia SDR es implementar todas las funcionalidades del receptor (filtrado, amplificacion) en el dominio digital, el convertidores analogico-digital (ADC) debera estar localizado en la cadena de recepcion lo mas cerca posible a la antena, siendo el objetivo final el convertir la senal directamente de RF a digital. Sin embargo, con los actuales ADC no es posible implementar esta idea debido al alto ancho de banda que necesitarian sin perder resolucion para cubrir las especificaciones de los estandares de comunicaciones inalambricas. Por tanto, los sistemas basados en submuestreo se presentan como la opcion mas adecuada para implementar este tipo de sistemas debido a que pueden muestrear la senal de entrada por debajo de la tasa de Nyquist, si se cumplen ciertas restricciones en cuanto a la eleccion de la frecuencia de muestreo. De este modo, los requerimientos del ADC seran relajados ya que, usando estas arquitecturas, este componente procesara la senal a frecuencias intermedias. Una vez se han introducido los conceptos principales de las tecnicas de submuestreo, esta tesis doctoral presenta el diseno de una tarjeta de adquisicion de datos basada en submuestreo con la finalidad de ser implementada como un receptor de test y certificacion de banda ancha. El sistema propuesto proporciona una alta resolucion para un elevado ancho de banda, a partir del uso de un S&H de bajo jitter y de un convertidor analogico digital ADC que trabaja a frecuencias intermedias. El sistema es implementado usando dispositivos comerciales en una placa de circuito impreso disenada y fabricada, y cuya caracterizacion experimental muestra una resolucion de mas 8 bits para un ancho de banda analogico de 20 MHz. Concretamente, la resolucion medida sera mayor de 9 bits hasta una frecuencia de entrada de 2.9 GHz y mayor de 8 bits para una frecuencia de entrada de hasta 6.5 GHz, lo cual resulta suficiente para cubrir los requerimientos de la mayor parte de los actuales estandares de comunicaciones inalambricas (GPS, GSM, GPRS, UMTS, Bluetooth, Wi-Fi, WiMAX). Sin embargo, los receptores basados en submuestreo presentan algunos importantes inconvenientes, como son adicionales fuentes de ruido (jitter y plegado de ruido termico) y una dificultad anadida para implementarlo en escenarios multi-banda y no lineales. Acerca del plegado de ruido en la banda de interes, esta tesis propone el uso de una tecnica basada en una arquitectura de reloj multiple con el objetivo de aumentar la resolucion y cubrir un numero mayor de estandares para su test y certificacion. Empleando una frecuencia de muestreo mayor para el caso del S&H, se conseguira reducir este efecto, aumentando la resolucion en aproximadamente 0.5-1 bit respecto al caso de solo usar una fuente de reloj. Las expresiones teoricas de esta mejora son desarrolladas y presentadas en esta tesis, siendo posteriormente corroboradas de modo experimental. Por otra parte, esta tesis tambien propone novedosas tecnicas para la aplicacion de estos sistemas de submuestreo en entornos multi-banda y no lineales, los cuales presentan desafios adicionales por el hecho de existir la posibilidad de solapamiento entre la senal de interes y los otros canales de comunicacion, asi como de solapamiento con sus armonicos. De este modo, esta tesis extiende el uso de los sistemas basados en submuestreo para este tipo de entornos, proponiendo tecnicas para la eleccion de la frecuencia optima de muestreo que evitan el solapamiento entre senales, a la vez que consiguen incrementar la resolucion del receptor. Finalmente, se presentara la optimizacion en cuanto a caracteristicas de ruido de un receptor concreto para aplicaciones de banda dual en entornos no lineales. Dicho receptor estara basado en las tecnicas de reloj multiple presentadas anteriormente y en una estructura de multi-filtro entre el S&H y el ADC. El sistema disenado podra emplearse para diversas aplicaciones a ambos lados de la cadena de comunicacion, tal como en receptores de deteccion de espectro para radio cognitiva, o implementando el bucle de realimentacion de un transmisor para la linealizacion de amplificadores de potencia. Por tanto, la presente tesis doctoral cuenta con tres contribuciones diferenciadas. La primera de ellas es la dedicada al diseno de un prototipo de recepcion multi-estandar basado en submuestreo para aplicaciones de test y certificacion. La segunda aportacion es la dedicada a la optimizacion de las especificaciones de ruido a partir de las tecnicas presentadas basadas en reloj multiple. Por ultimo, la tercera contribucion principal es la relacionada con la extension de este tipo de tecnicas a sistemas multi-banda en entornos no lineales. Todas estas contribuciones han sido estudiadas teoricamente y experimentalmente validadas.