プレーナー プロセス
プレーナ プロセスは、集積回路を製造するために、最初に個々のトランジスタの集合体を作成し、次に、それら個々のトランジスタを相互に接続する際に使用される製造方法である。この工程は、シリコン集積回路（IC）チップ製造の主要な工程で、表面不動態を形成するために熱酸化法を利用する。
プレーナー プロセスは、1959年にフェアチャイルドセミコンダクターでジャン・ヘルニによって開発された。