功率MOSFET

功率MOSFET是專門處理大功率的電壓和電流的金氧半導體場效電晶體比較，功率MOSFET的優點是其切換速度快，在低電壓下的高效率。功率MOSFET和IGBT都有隔離的閘體，因此在驅動上比較容易。功率MOSFET的缺點是增益較小，有時閘極驅動的電壓甚至比實際要控制的電壓還低。MOSFET及互補式金氧半導體技術持續的演進，自1960年起已用在積體電路上，這也是功率MOSFET的設計得以實現的原因。功率MOSFET和一般訊號級的MOSFET原理相同。功率MOSFET常用在電力電子學，是源自訊號級的MOSFET，自1970年代開始有商品販售。功率MOSFET是最常見的，原因是因為其閘極驅動需要的功率小、以及快速的切換速度、容易實施的並聯技術、高頻寬、堅固性、偏壓簡單、容易使用、也容易維修。在低壓的應用中，功率MOSFET是最常見的功率半導體。功率MOSFET可以用在許多不同的領域中，包括大部份的電源供應器、直流-直流轉換器、低電壓電機控制器等，以及許多其他的應用。歷史.金氧半導體場效電晶體是貝爾實驗室的和在1959年發明的，是電力電子學的一大突破。MOSFET一代一代的推進，讓電力電子元件的設計者可以達到雙極性電晶體無法達到的效能以及功率密度。日立製作所在1969年發明瞭第一個垂直式的功率MOSFET，之後稱為。1974年時，日本東北大學的西澤潤一發明瞭用在音訊上的功率MOSFET，很就由山葉公司生產，用在高保真。JVC、Pioneer、索尼及東芝也開始在1974年開始生產有功率MOSFET的放大器。Siliconix在1975年開始販售VMOS。VMOS和DMOS發展成當時所謂的VDMOS，屬於平面型的DMOS。日立是1977年至1983年之間，唯一的LDMOS製造商，當時的LDMOS是由和用在音訊功率擴大器中，也用在音樂以及中。當2G數位蜂窩網路在1995年開始使用時，LDMOS廣為使用在2G、3G等無線網路的中，後來也用在4G網路中。於1977年在史丹佛大學和Tom Herman共同發明瞭HexFET，六邊形的功率MOSFET。在1978年開始販售HexFET。絕緣柵雙極電晶體的特點，是由通用電氣的B·賈揚特·巴利加在1977年至1979年所發明的。超接合面MOSFET是用P+ columns穿透N-外延層的MOSFET。將P層和N層疊層的概令念最早是由大阪大學的Shozo Shirota和Shigeo Kaneda在1978年提出。飛利浦的David J. Coe發明瞭超接合面的MOSFET，作法是將p型及n型的層對調，並且因此在1984年申請了美國專利，在1988年透過。應用.功率MOSFET是最常用到的功率半導體。截至2010年 (2010)[ [update]]，功率MOSFET佔功率半導體市場的53%，比絕緣柵雙極電晶體，截至2019年 (2019)[ [update]]已販售五十億個。功率MOSFET廣為使用在消費電子產品中。RF DMOS，也稱為RF功率MOSFET，是設計在射頻應用的DMOS功率電晶體，用在許多電臺廣播及無線電應用中功率MOSFET也常用在運輸技術中，包括許多不同種類的載具。在汽車產業中，功率MOSFET是常見的汽車電子元件。功率MOSFET也可以用在其他的應用領域中。基本結構.在第一個商用功率半導體問世的1970年代，已研發了許多的結構，不過大部份結構。VDMOS的截面。功率MOSFET和側向MOSFET的結構不同：就像大部份功率元件一樣，其結構是垂直的，不是水平的。在平面結構中，電流和擊穿電壓額定都是通道大小的函式，而電流額定是通道寬度的函式。因此可以讓電晶體在小的矽晶元中，可以維持高截止電壓以及大電流額定。LDMOS是側向結構的功率MOSFET，主要是用在高階音響放大器以及無線蜂窩網路特性比VDMOS好。VDMOS主要用在切換的應用中，只會有開和關二個狀態，不需考慮飽和區的特性。導通電阻.當功率MOSFET在導通狀態時，在汲極和源極之間有電阻性的行為。在圖2中可以看到電阻是以下電阻的和：崩潰電壓以及導通電阻之間的取捨.在不導通時，功率MOSFET可以等效為PIN二極體。在這個高度不對稱的結構逆向偏壓時，無載子的區域會往低摻雜的區域擴充套件，也就是N−層的上方。表示這一層需要承受不導通時，大部份汲極到源極的電壓。不過當MOSFET在導通狀態時，N−層沒有功能，而且，因為是低摻雜的區域，其本質電阻無法忽略，會加在導通時的電阻RDSon當中。二個主要的引數決定了電晶體的崩潰電壓以及RDSon：摻雜程度以及N−磊晶層厚度。磊晶層厚度越厚，摻雜越少，崩潰電壓越高。相反的，磊晶層厚度越薄，摻雜越多，RDSon越低。因此這是MOSFET設計上的取捨，在電壓額定以及導通電阻之間進行取捨，這也是圖3所描述的。本體二極體.在圖1中可以看到，MOSET的工作原理只要源極連線到N+區，但源極的金屬化連線了N+和P+的注入部份。若有這樣的情形出現，會形成在N摻雜源極以及汲極之間的浮動的P區，可以等效為NPN電晶體，有一個未連線的基極。在特定情形下，因此不會有了寄生鎖存效應。不過這解法在MOSFET的汲極，使其只能單一方向阻隔電流。在H橋或半橋的電路組態中，若是電感性負載，可以把本體二極體用來作為續流二極體。這些二極體的順向導通壓降會比較高，但可以承受大電流，在許多的應用中已經足夠，而且可以節省元件個數，減少裝置的成本以及電路板的大小。切換特性.功率MOSFET是單載子元件，可以高速進行切換。沒有雙載子元件需要移除少數載子的問題。不過功率MOSFET的切換速度仍有本質上的限制，就是MOSFET中的內部電容。在MOSFET切換時，需要將電容器充電及放電。流進閘極電容的電流會受到外部驅動電路的限制，因此充放電的速度會比較慢。若不考慮功率電路中的電感，驅動電路會主控MOSFET的切換速度。電容.在MOSFET的中，電容會用Ciss。這些電容和內部電容的關係如下：formula_1其中CGS、CGD和CDS是閘極對源極、閘極對汲極、汲極對源極的電容。供應商選用Ciss、Coss和Crss來標示的原因是可以直接量測。而CGS、CGD和CDS比較接近物理上的意義，條目後續內容也會用此方式說明。閘極對源極電容.閘極對源極電容CGS是由CoxN+、CoxP和Coxm的並聯連線組成。N+和P區都是高度摻雜的區域，這二部份的電容可以視為是常數，Coxm是多晶矽閘極和金屬源極之間的電容，也是常數。因此一般會將CGS視為是常數，不會隨電晶體的狀態而改變。閘極對汲極電容.閘極對汲極電容CGD可以視為二個基本電容串聯後所組成。第一個是氧化層的電容是因為MOSFET不導通時，空乏層的擴充套件所產生，因此和源極及汲極之間的電壓有關。CGD的值為：formula_2空乏層的寬度為formula_3其中formula_4是矽的電容率，q是電子電荷，N是摻雜程度。CGDj的值可以用平板電容器的公式來近似：formula_5其中AGD是源極及汲極重疊部份的面積，因此：formula_6可以看出CGDj的電容值會隨源極及汲極的電壓而改變。若電壓是增加，則電容也會增加。若MOSFET在導通態，CGDj短路，閘極對汲極電容等於CoxD，為一定值。汲極對源極電容.因為源極的金屬化會覆蓋P井，汲極和源極的端子會被PN接面隔開，因此CDS即為PN接面的電容，電容是非線性電容，可以用類似CGDj的公式求得。其他有關動態響應的元件.包裝電感.MOSFET的晶元需要和和外部的電路連線，多半會用打線接合的方式連線到MOSFET的端子。接線中會有雜散電感，這不是專門針對MOSFET的技術，但若在高速切換下，會有很明顯的效應。雜散電感會使電流維持定值，在晶體關閉時會產生大電壓，因此會增加切換損。雜散電感在MOSFET的每一個端子都會出現，其影響不同：工作時的限制.閘極氧化層崩潰.閘極的氧化層很薄，因此可以承受的電壓有限。製造商會在資料表中列出閘極－源極電壓的最大值，大約是20 V，若電壓超過此限制值，可能會造成元件的損壞。而且，過高閘極－源極電壓會讓縮短MOSFET的壽命，降低RDSon的效果不明顯，甚至沒有效果。為了改善這方面的問題，會配合閘極驅動器應用。最大汲極－源極電壓.功率MOSFET在關斷時，汲極－源極電壓有最大值的限制，若電壓超過此限值，會出現突崩潰的情形。若電壓超過崩潰電壓，會讓功率開關誤導通，可能因為誤導通時產生的大量熱量，造成開關或是其他電路的損壞。最大汲極電流.一般而言，功率MOSFET的汲極電流需低於一定值。最高溫度.為了功率MOSFET元件的可靠度，其結溫有最高溫度的限制，此溫度和MOSFET晶元的佈置以及封裝的材料有關。封裝材料的模塑膠以及人造樹脂的特性，會元件的最高結溫。最高工作環境溫度是由發熱量以及熱阻所決定。結點到外殼的熱阻主要和在電路版上的佈局、固定方式、散熱片、氣流或是散熱液體流動有關。功率MOSFET發熱的方式可以用來分析功率模組暫態下的溫度特性。安全工作區.安全工作區會結合功率MOSFET的汲極電流以及汲極－源極電壓，定義MOSFET可以正常使用，不會損壞元件的電壓及電流範圍。一般會用圖示的方式，在座標軸分別是汲極電流及汲極－源極電壓的圖上標示。汲極電流以及汲極－源極電壓都需要低於其標示的最大值，而且其乘積也要小於元件可以散熱的最大發熱量。一般來說，功率MOSFET因為散熱能力的限制，無法工作在汲極－源極電壓以及汲極電流均為最大值的條件下。閂鎖.功率MOSFET的等效電路中包括一個MOSFET，以及一個並聯的寄生BJT。此BJT無法透過閘極進行控制，因此若導通了，就無法關閉。此一現象稱為，會造成元件的毀壞。BJT可能因為p-type體區的電位差而導通。為了避免閂鎖現象，MOSFET體以及源極之間會透過封裝直接短路，避免有電位差。技術.佈置.Cellular結構.如上所述，功率MOSFET可以流過的電流是由其閘極通道的寬度所決定。閘極通道寬度是圖中截面上的Z軸。為了降低成本以及尺寸，會讓晶元的面積越小越好。因此有許多的最佳化技術可以增加通道的表面積，也就是增加「通道密度」。作法包括在MOSFET晶元產生多個重覆性的Cellular結構。針對這些單元，有提出幾種不同的規劃方式，最著名的是International Rectifier的HEXFET元件使用的六邊形外形。另外一種增加通道密度的方式是縮小基本結構的尺寸，因此可以在相同的表面積內容納更多的單元，也就增加了通道密度。不過隨著單元尺寸的縮小，要確保每一個單元的接面正常的難度也隨之提高。因此會出現條形結構。條形結構在通道密度的效率不如Cellular結構，但是其長度可以比較小。平面結構的另一個優點是比較不會因為順向偏壓讓雜散BJT導通產生的突崩潰而失效。在Cellular結構中，若任何一個單元的源極接觸不好，就有可能會出現雜散BJT，進而出現突崩潰。而平面條狀結構的MOSFET，只會因為外部熱應力產生的突崩潰而使其損壞。結構.P-substrate功率MOSFET.P-substrate MOSFET。MOSFET是由P類的基板構成，有P−的磊晶。通道在N區，晶體是由閘極對源極的逆向電壓導通。這適用於降壓轉換器，開關的一端接在輸入電壓的高電壓側。若是用N-MOSFET，此一組態需要提供formula_7的電壓給閘極，但是用P-MOSFET，需要的電壓不會超過formula_8。這類MOSFET的主要缺點是導通特性不佳，因為是利用電洞作為載流子。電洞的載子遷移率比電子要差，而電導率和載子遷移率有關。PMOS元件的formula_9會是相同尺寸N-MOSFET的三倍。VMOS.結構在閘極有V型槽，是最早商品化的元件。UMOS.此功率MOSFET結構，其閘極電極埋在矽蝕刻的溝槽內。因此可以產生垂直型的通道。此結構主要好處是沒有JFET效應。UMOS的名稱是源自其U型的溝槽。超接合面深溝槽技術.針對電壓等級超過500V的MOSFET，元件製造商可以縮小到原來的五分之一。瑞薩電子為了提昇超接合面製程技術的超接合面結構。此技術是在低雜質的N型材料上饋蝕刻溝槽，以產生P型區。此製程克服了多層磊晶成長時的一些固有問題，其導通電阻及內部電容都很低。因為超接合面結構的p-n接合面面積增加，相較於傳統平面式的功率MOSFET，超接合面結構MOSFET的逆向恢復時間較短，但逆向恢復電流較大。