鎖相環

鎖相迴路。鎖相迴路有許多種，最簡單的鎖相迴路會包括以及鑑相器，形成回授迴路。振盪器產生訊號，鑑相器比較輸出訊號和輸入週期訊號之間的相位，調整振盪器輸出，設法和輸入週期訊號同步。若讓輸出訊號和輸入訊號之間的相位一致，則兩者的頻率也會一致。因此，鎖相迴路除了讓相位一致之外，也可以追蹤輸入訊號的頻率，或是產生頻率是輸入訊號整數倍的訊號。此特性可以用在電腦時脈的同步、及。鎖相迴路常用在無線電、電信、電子計算機及其他電子裝置中。鎖相迴路也可以用來解調變訊號、從高雜訊的通訊頻道中恢復原始訊號、產生頻率為輸入訊號頻率整數倍的頻率中產生準確的時鐘脈衝。因為單一的積體電路即可提供完整的鎖相迴路機能，此技術已普遍使用在現在的電子裝置中，輸出頻率從1Hz以下，到數GHz。實際上類似的例子.賽車.鎖相迴路可以用賽車來說明：考慮兩部車進行的繞圈賽車，一部車代表輸入訊號，另一部車代表鎖相迴路的輸出，也就是壓控振盪器頻率。每一圈代表一個完整的週期。每小時的圈數代表頻率，兩部車之間的距離代表訊號之間的相位差。大部份賽車的過程中，兩部車都可以超過對方或落過對方，這類似鎖相迴路的非鎖相狀態。但若有事故，賽車場會出現黃色警告旗，此時，任何一部車輛都不允許超過其他的車，也不允許被其他的車超過。此時的兩部車就代表鎖相迴路在鎖相狀態下的輸入訊號和輸出訊號。每一個駕駛者都會量測其車輛和其他車輛的相位差。若和前車保持的距離太遠了，會設法加速使距離拉近，若和前車保持的距離太近了，會設法減速使距離拉遠。因此，兩部車會保持固定的距離。因為車輛不允許超過其他的車，因此在相同時間內，兩車繞的圈數會相同，因此兩個訊號的頻率相同。時鐘的例子.相位和時間成正比，因此相位差可以用時間差來表示。時鐘相對其他時鐘而言，某程度上會有鎖相，但準確度可能有些不同。若讓時鐘自行運作，各時鐘計時的速率會有些微的差距。例如牆上的鐘每一小時可能會比國家標準技術研究所的鐘快了幾秒，隨著時間過去，時間差會越來越大。若要讓牆上的鐘和參考時鐘同步，可以每一週比較牆上的鐘和參考時鐘的時間，然後調整牆上的鐘。若沒有調整，牆上的鐘和參考時鐘的偏差會越來越大。有些時鐘有計時調整功能，若比較時鐘和標準時鐘，發現時鐘太快了，會設法讓時鐘的計時慢一點，若時鐘太慢了，會設法讓時鐘的計時快一點。若順利的話，時鐘和標準時鐘的誤差會漸漸縮小。幾週後，時鐘就會準確的對應標準時鐘。早期電動機械學中也有鎖相迴路，例如1921年的。歷史.荷蘭物理學家克里斯蒂安·惠更斯早在1673年就發現弱耦合的擺鐘會有自發性同步的情形。在19世紀時，瑞利男爵發現弱耦合的風琴管及音叉也有同步的情形。1919年時，和J. H. Vincent發現二個調諧到頻率略有差異的電子振盪器，若在諧振電路中耦合，會以相同的頻率共振。電子振盪器的自動同步是由愛德華·阿普爾頓在1923年發現的。1925年時，布里斯托爾大學電機系的大衛·羅賓森的研究要早。1932年的研究是英國科學家設法想找到可以代替埃德溫·霍華德·阿姆斯特朗的超外差收音機、或的方案。在同差系統中，會將調到想要的頻率，再乘上輸入的訊號。所得的輸出訊號會包括原始的調變資訊。原意是想發展一種調諧電路比超外差收音機要少的電路。因為本機振盪器的頻率會快速的飄移，會有自動修正訊號加到振盪器上，使其頻率和相位和輸入訊號相同。此技術是在1932年時，在Henri de Bellescize發表在法文期刊L'Onde Électrique的論文中所提及。至少從1930年代起，類比電視接收器的鎖相迴路垂直掃描和水平掃描電路，都會和廣播訊號的同步訊號鎖相。西格尼蒂克在1969年推出了具有完整鎖相迴路機能的單片積體電路，類似技術的應用就不斷的增加。後來RCA推出了CD4046互補式金氧半導體的微功率鎖相迴路IC，是當時廣為使用的積體電路。結構和功能.一個鎖相迴路電路通常由以下模組構成：每個模組的簡單原理描述如下：效能指標.減少抖動以及雜訊.鎖相迴路的理想特性是是參考時脈和回授時脈的邊緣可以對正。在PLL已經鎖定時，兩者相位的平均誤差稱為靜態相位偏移。二個相位之間的變異稱為追隨抖動。理想上，靜態相位偏移要是0，追隨抖動越小越好。是鎖相迴路會有的另一種抖動，是因為振盪器本身以及振盪器的頻率控制電路元件所造成。在此一層面上，已有一些技術比其他技術的效能更好。最早的數位鎖相迴路是用等飽和邏輯特性的零件。鎖相迴路的另一個理想特性是在電源及地的電壓突然變化時,其產生的時脈頻率和相位不會受到影響。這稱為電源電壓抑制比，抑制比越高越好。若要改善輸出的相位雜訊，其VCO可以用。應用領域.鎖相迴路常用在同步應用中，例如太空和門限擴充套件的通訊、和符號同步。鎖相迴路也用在頻率調製訊號的解調變。在無線電發射機中，會用PLL來合成新的頻率，是參考頻率的倍數，和參考頻率有相同的穩定度。其他的應用有：時脈恢復.有些資料流，特別是高速的串列資料流，讓二次資料切換時間間隔有一個明確的上限值偏移校正.若時脈和資料一起傳送，會用時脈為準來進行資料取樣。因為時脈接收後需放大，才能驅動正反器取樣資料。時脈邊緣和接收的資料窗之間會有一個有限大小的時間延遲，長度隨過程、溫度、電壓而不同。此時間延遲會限制傳送資料的速率。有一種消除延遲的方式是在接收端加入一個偏移校正。展頻.所有的電子系統都會發射一些不想要的無線電訊號。有許多的機構的幹擾。時脈分配.一般來說，晶片的參考時脈會驅動晶片中的鎖相迴路，接著驅動晶片內的時脈分配。時脈分配一般會以平衡分配，設法讓時脈可以同時到達晶片的各個端點。其中一個端點是鎖相迴路的回授輸入。鎖相迴路的功能是比較分配的時脈以及參考時脈，並且調整分配時脈的相位以及頻率，使其分配時脈的相位以及頻率和參考輸入同步。鎖相迴路無所不在，包括在距離數公尺的系統時鐘校準，也用在晶片中的時脈裡。有時參考訊號不一定是單純的時脈訊號，也有可能是有夠快資料轉換的資料流，讓鎖相迴路可以從資料流中取得正常且夠快的時脈訊號。有時參考時脈的頻率和分配時脈相同，也有可能分配時脈的頻率和參考頻率之間有有理數的比例關係。AM偵測.鎖相迴路可以同步的解調變調幅。頻率合成.在數位無線通訊系統，在接收時也會對本地振盪器進行。大部份的行動電話中，此一機能已整合到單一的積體電路中，以減小行動電話的成本及體積。在基地站，因為訊號需要的高效能，需要用分立元件來達到所需的效能。GSM本地振盪器模組一般會用積體電路及分立的共振腔壓控振盪器。方塊圖.鑒相器會比較兩個輸入訊號，並產生和其相位差成正比的誤差訊號，誤差訊號會經過低通濾波，之後驅動壓控振盪器的相位。類比的鎖相迴路是由類比的鑒相器、低通濾波器以及壓控振盪器組成，形成負反饋的組態。數位的鎖相迴路則會有數位的鑒相器，也可能在參考訊號、反饋路徑加上除頻器，讓PLL輸出的頻率可以維持為參考訊號頻率的有理數。若將反饋路徑的除以"N"除頻器改為可程式化的吞脈衝計數器，也可以讓輸出訊號的頻率是參考訊號的非整數倍。振盪器會產生週期性的輸出訊號。假設一開始振盪器的頻率幾乎和參考訊號相同，若振盪器的相位落後參考訊號，鑒相器會增加振盪器的控制電壓，使其頻率加快。若振盪器的相位領先參考訊號，鑒相器會降低振盪器的控制電壓，使其頻率減慢。因為一開始振盪器的頻率可能會和參考訊號的頻率差很多。實務上的鑒相器也會回應頻率差，目的是增加可允許輸入的鎖定範圍。依應用的不同，可能會用壓控振盪器的輸出作為PLL系統的輸出，也可能是以給振盪器的控制訊號作為系統輸出。組成.鑒相器.鑒相器輸出的回授訊號。鑒相器的輸出可以用來控制壓控振盪器，使二訊號之間的相位差可以調整為定值，因此整個系統是負回授系統不同種類的鑒相器有不同的效能特性。例如，混頻器會產生諧波，因此會產生不希望出現的頻率邊帶，也稱為參考突波產生的是單一頻率的訊號，這就會增加設計的複雜性。在濾波器設計需求中，會因為這部份的濾波而降低捕獲範圍，或是拉長鎖定時間。在這些應用中會使用比較複雜的數位鑒相器，其輸出不會有嚴重的參考突波問題。而且在鎖波時，其輸入的穩態的相差會接近90度。在鎖相迴路應用中，常需要知道鎖相迴路是否有失鎖的情形，比較複雜的數位鑒相器會有對應失鎖的輸出訊號。數位鎖相迴路中常會使用XOR 門當作簡易鑒相器。若對線路作一些簡單的修改，也可以用在類比鎖相迴路中。濾波器.鎖相迴路濾波器一般會有兩種不同的功能。第一個功能是決定迴路的動態特性用設計此功能。第二個功能是限制參考訊號的頻率能量範圍。此模組的設計可能主要會是上述二個功能中的一個，也有可能是比較複雜的模組，設法達到上述二功能。常見的取捨可能是增加系統頻寬，但是會降低穩定值，或是加入阻尼使穩定性變好，但是降低系統反應速度，增加安定時間。上述的調整也會影響相位雜訊。振盪器.所有的鎖相迴路都會有可以調整輸出頻率的振盪器，可以是由類比電路驅動的類比振盪器，會用純數位的振盪器。回授路徑以及除頻器.可以在PLL的振盪器和回授輸入之間加入除頻器，以進行。在無線電發射器的應用中常會用到可程式的除頻器，因為可以用穩定、準確但昂貴的單一頻率石英晶體諧振器產生許多不同的頻率。有些PLL在參考時脈和給鑒相器的參考輸入之間加入除頻器。若回授迴路有除formula_1的除頻器，而參考輸入有除formula_2的除頻器，可以讓PLL的頻率為參考頻率的formula_3倍。直接給鎖相迴路較低頻率的參考輸入似乎不難，不過有時參考頻率因為其他因素而受到限制，因此會改在參考時脈和給鑒相器的參考輸入之間加入除頻器。乘頻率的PLL也可以用將電子振盪器的輸出鎖定在參考訊號的"N"次諧波來實現。此時就不用單純的鑒相器，會用諧波混合器落在濾波器通帶頻率範圍內。回授迴路中也不一定只能用除頻器。回授迴路中也可以用乘頻器或頻率混合器。乘頻器會讓VCO的輸出是參考頻率的幾分之一。也可以是這些元件的組合。例如頻率混合器加上除頻器：這可以讓除頻器運作在很低的頻率，但不會影響迴路增益。建模.類比PLL的時域模型.用類比乘法器作為鑒相器，使用線性濾波器的類比PLL，可以用以下方式來推導其方程式。令鑒相器的參考輸入為formula_4，VCO的輸出為formula_5，相位分別是formula_6和formula_7。formula_8和formula_9是各訊號波形的函式。則鑒相器的輸出formula_10為formula_11VCO頻率會是VCO輸入的函式formula_12formula_13其中formula_14為VCO的靈敏度，其單位為Hz / V，formula_15是VCO的自由執行頻率。迴路濾波器可以用以下線性微分方程系統來表示formula_16其中formula_10是濾波器輸入formula_12是輸波器輸出，formula_19是formula_20維方陣，formula_21. formula_22是濾波器的初始狀態。星號表示共軛轉置。因此PLL的系統如下formula_23其中formula_24是初始的相位偏差量。類比PLL的相位域模型.考慮PLL的參考輸入formula_4和VCO的輸出formula_5是高頻訊號。則針對任何片段可微的formula_27週期函式formula_28 and formula_9，存在一函式formula_30使得濾波器formula_31的輸出formula_32在相位域上漸近等於在時域模型中濾波器的輸出此處formula_30是鑒相器特性函式。相位差標示為formula_35formula_36則以下的動力系統可以描述PLL的行為formula_37此處formula_38; formula_39 是參考振盪器的頻率。舉例.考慮弦波訊號formula_41以及作為濾波器的單極點RC電路。其時域模型如下formula_42此訊號的鑒相器特性等於formula_43因此相位域模型如下formula_44此係統方程式和單擺的數學方程式等效formula_45線性化的相位域模型.鎖相迴路也可以進行拉普拉斯變換，當做控制系統來分析。其迴路響應可以寫為下式：formula_46其中迴路中可以加入不同的迴路濾波器，以控制迴路特性。最簡單的濾波器是一個極點的RC電路。其迴路傳遞函式如下formula_52迴路響應為：formula_53這是標準的諧振子型式。其分母和以下的二階系統有關：formula_54其中formula_55是阻尼比，formula_56是迴路的自然頻率。針對單極點的RC濾波器formula_57formula_58迴路的自然頻率是量測迴路的響應時間，阻尼比則是和過沖和振鈴。不過針對單極點濾波器，自然頻率和阻尼比兩者無法個別獨立調整。考慮臨界阻尼formula_59formula_60另外一種比較有效的濾波器，超前－滯後濾波器，其中有一個極點和一個零點，可以用二個電阻和一個電容實現，其傳遞函式為formula_61此濾波器有二個時間常數formula_62formula_63自然頻率和阻尼比和時間常數的關係如下formula_64formula_65因此給定自然頻率和阻尼比，可以針算迴路濾波器的時間常數formula_66formula_67真實應用中的迴路濾波器設計會更複雜，可能會使用高階的濾波器去降低特定相位雜訊。用軟體實現數位鎖相迴路.數位鎖相迴路可以用硬體來實現，例如用像是CMOS 4046的積體電路。不過微處理器的速度越來越快，因此若鎖相的頻率沒有到MHz的等級，這類的應用。而且，軟體實現容易瞭解，也容易作實驗。以下是一個用MATLAB實現的數位鑑相器，這類的鑑相器強健性高，而且容易實現。% This example is written in MATLAB% Initialize variablesvcofreq = zeros(1, numiterations);ervec = zeros(1, numiterations);% Keep track of last states of reference, signal, and error signalqsig = 0; qref = 0; lref = 0; lsig = 0; lersig = 0;phs = 0;freq = 0;% Loop filter constants (proportional and derivative)% Currently powers of two to facilitate multiplication by shiftsprop = 1 / 128;deriv = 64;for it = 1:numiterations% Simulate a local oscillator using a 16-bit counterphs = mod(phs + floor(freq / 2 ^ 16), 2 ^ 16);ref = phs &lt; 32768;% Get the next digital value (0 or 1) of the signal to tracksig = tracksig(it);% Implement the phase-frequency detectorrst = ~ (qsig &amp; qref); % Reset the "flip-flop" of the phase-frequency% detector when both signal and reference are highqsig = (qsig | (sig &amp; ~ lsig)) &amp; rst; % Trigger signal flip-flop and leading edge of signalqref = (qref | (ref &amp; ~ lref)) &amp; rst; % Trigger reference flip-flop on leading edge of referencelref = ref; lsig = sig; % Store these values for next iteration (for edge detection)ersig = qref - qsig; % Compute the error signal (whether frequency should increase or decrease)% Error signal is given by one or the other flip flop signal% Implement a pole-zero filter by proportional and derivative input to frequencyfiltered_ersig = ersig + (ersig - lersig) * deriv;% Keep error signal for proportional outputlersig = ersig;% Integrate VCO frequency using the error signalfreq = freq - 2 ^ 16 * filtered_ersig * prop;% Frequency is tracked as a fixed-point binary fraction% Store the current VCO frequencyvcofreq(1, it) = freq / 2 ^ 16;% Store the error signal to show whether signal or reference is higher frequencyervec(1, it) = ersig;end在此例子中，假設tracksig陣列中有要追蹤的參考訊號。振盪器是用計數器來實現，計數器的最高位元表示振盪器開啟或是關閉。程式模擬二個D型觸發器，可以作為相位和頻率的比較器。不論參考訊號或回授訊號出現上緣時，對應的觸發器會為高準位，當二個觸發器都是高準位時，會將觸發器重置。二個觸發器中何者為高準位，表示參考訊號領先回授訊號或落後回授訊號。誤差訊號是這二個觸發器值的差值。超前－滯後濾波器是用在濾波誤差訊號中入誤差訊號以及其導數所得。接下來要進行整合以找到其自然頻率。在實務上，可以在鎖相迴路的回授中加入其他的動作。例如鎖相迴路是要實現倍頻器，則振盪訊號可以先除頻，再和參考訊號比較。