세미파이브 사업보고서 (2025.12)
II. 사업의 내용

사업에 대한 이해를 돕기 위해 당사가 영위하는 사업 분야 및 기술, 제품에 대한 전문 용어 해설을 아래와 같이 기재합니다.

분류	용어	설명

일반	시스템반도체	데이터를 연산하고 처리하는 기능을 가진 반도체로, 프로세서, 센서, 통신 칩 등 다양한 형태가 있습니다. CPU, GPU, NPU, 스마트폰AP, AI 반도체 등이 포함되며, 메모리 반도체와 대비되는 개념입니다.

SoC (System-on-Chip)	soc.jpg soc	미세화 기술이 발달함에 따라 프로세서, 메모리, 인터페이스, 주변장치 등을 하나의 칩에 통합하여 초소형 컴퓨터 역할을 하는 시스템반도체로 스마트폰, 자동차, IoT 기기 등에 사용됩니다.

MCU (Micro Controller Unit)	mcu.jpg mcu	센서, 모터, 디스플레이 등 주변 장치를 제어하는 저전력 프로세서로, 특정 기능 수행을 위해 제작되는Commodity 성격의 소형 트랜지스터를 의미합니다.

집적회로(IC, Integrated Circuits)	미세화 기술을 통해 다수의 트랜지스터, 저항, 캐패시터 등을 하나의 칩에 집적한 전자 소자로, 컴퓨터, 스마트폰 등 다양한 전자기기에 사용되고, 반도체와 동일한 의미로 사용됩니다.

트랜지스터(Transistors)	전류를 증폭하거나 스위칭하는 기능을 수행하는 반도체 소자 중 하나로, 현대 디지털 회로와 집적회로(IC)의 기본 구성 요소입니다

반도체 소자	트랜지스터, 다이오드, 캐패시터 등 반도체 물질을 이용하여 전기적 특성을 조절하는 구성 요소로, 집적 회로(IC)를 구성하는 기본 단위입니다.

공정	무어의 법칙(Moore's Law)	반도체 집적 회로의 트랜지스터 수가 약2년마다 두 배로 증가하여, 2년 마다 동일한 가격에2배의 성능을 제공해온 반도체 기술혁신을 대표하는 경험법칙입니다.

반도체 공정(Tech Node)	반도체 제조에서 사용하는 미세 공정 기술을 나타내는 용어로, 5nm, 3nm 등으로 표현되며 선폭이 작을수록 집적도가 높아지고 전력 효율이 개선됩니다.

선단 공정	최신 반도체 제조 기술이 적용된 최첨단 공정을 의미하며, 각 세대 별로 가장 앞서 있는 공정 단계를 지칭합니다.

미세화	반도체 소자의 크기를 줄이고 공정 기술을 발전시켜 트랜지스터 집적도를 높이는 과정으로, 7nm, 5nm, 3nm 등으로 표현됩니다.

Planar 공정	planar 공정.jpg planar 공정	트랜지스터가 웨이퍼 표면에 수평으로 배치되는 평면2D 방식의 제조방식으로, FinFET이나GAA 등의3D 구조의 이전 세대 기술입니다.

FinFET	finfet.jpg finfet	전통적인 평면형(Fin) 트랜지스터보다 누설 전류를 줄이고 성능을 향상시키기 위해3D 구조를 적용한MOSFET 기술입니다.

GAA	gaafet.jpg gaafet	FinFET보다 진화된 차세대 트랜지스터 구조로, 채널을 게이트가 사방에서 감싸 전력 효율과 성능을 더욱 향상시키는 공정입니다.

포토리소그라피	포토리소그라피.jpg 포토리소그라피	반도체 제조 공정에서 빛을 이용해 웨이퍼 위에 회로 패턴을 전사하는 공정으로, 반도체 미세화를 가능하게 한 기반 기술입니다.

마스크(Mask)	마스크.jpg 마스크	포토리소그래피 공정에서 빛을 이용해 웨이퍼 위에 회로 패턴을 형성할 때 사용하는 포토마스크(Photomask)로, 반도체 제조 공정의 핵심 요소 중 하나입니다.

웨이퍼(Wafer)	웨이퍼.jpg 웨이퍼	반도체 칩을 제조하기 위한 얇고 둥근 실리콘 판으로, 회로가 형성되는 기본 재료입니다.

칩렛(Chiplet)	칩렛.jpg 칩렛	하나의 반도체 칩을 여러 개의 작은 칩(칩렛)으로 나누어 설계하고 패키징하는 방식으로, 성능 확장성과 생산 효율을 높일 수 있어, 초미세화 공정 한계를 우회할 수 있는 혁신기술 중 하나로 주목받고 있습니다.

다이(Die)	다이.jpg 다이	웨이퍼에서 개별 칩 단위로 분리된 실리콘 조각으로, 회로가 새겨진 실리콘 조각으로 패키징 과정을 거쳐 칩으로 완성됩니다. 반도체 칩 크기(Size)를 의미하기도 합니다.

RISC-V	Intel의x86, AMD의CPU 명령어 집합구조와 달리 오픈소스 기반의 명령어 집합 구조(ISA)로, 자유로운 커스터마이징이 가능하여 다양한 프로세서 설계에 사용가능한 명령어 체계입니다.

산업/공급망	팹리스(Fabless)	반도체 설계 전문으로 직접 생산시설(팹)을 보유하지 않고, 파운드리를 통해 칩을 제조하고 판매하는 사업자입니다. 대표적인 예로AMD, NVIDIA 등이 있습니다.

종합반도체업체, IDM	반도체 설계부터 생산까지 전 과정을 자체적으로 수행하는 기업으로, 삼성전자, 인텔 등이 대표적인IDM (Integrated Device Manufacturer) 입니다.

파운드리(Foundry)	반도체 제조 공정을 전문으로 수행하는 기업으로, 팹리스/ 디자인하우스의 설계를 바탕으로 실제 칩을 생산하고 납품합니다. 대표적인 예로 대만TSMC, 국내 삼성파운드리 등이 있습니다.

디자인하우스(Design House)	팹리스 또는 최종 수요처(세트/OEM)의 주문을 받아 반도체 설계 및 파운드리 위탁생산을 관리하는 사업자로서 주로 레이아웃 및 파운드리 관리 업무를 수행하였으나 최근에는 반도체 설계-레이아웃-파운드리관리-후공정 관리 전반에 이르는Turn-key 개발 서비스까지 사업 영역이 확장되고 있습니다. 대표적인 예로 대만의GUC, 국내 가온칩스가 있습니다.

DSP (Design Solution Partner)	삼성파운드리와 연합관계를 맺은 디자인하우스들을 의미합니다.

VCA (Value Chain Alliance)	TSMC와 연합관계를 맺은 디자인하우스들을 의미합니다.

후공정	반도체 회로가 새겨진 웨이퍼를 다이 사이즈 별로 분리한 후 패키징, 테스트, 조립을 진행하는 공정으로, 반도체의 보호, 성능 검증, 최종 제품화 과정을 의미합니다.

OSAT	Outsourced Semiconductor Assembly and Test의 약어로, 반도체 패키징 및 테스트를 전문적으로 수행하는 외주 업체, 칩을 최종 제품 형태로 조립하고 테스트하는 사업자 집단을 의미합니다.

EDA Tool	Electronic Design Automation Tool의 약어로, 반도체 칩 설계를 자동화하는 소프트웨어 도구로, 회로 설계, 검증, 배치 및Layout 각 단계 별EDA Tool이 사용됩니다. (CAD 프로그램과 유사한 소프트웨어 도구)

IP	Intellectual Property의 약어로 반도체의 특정 기능을 담당하는 회로 블록으로, CPU, 인터페이스, 메모리 컨트롤러 등 특정 기능을 수행하는 설계 자산입니다.

개발 프로세스	Spec. (Specification)	반도체 칩의 성능, 전력 소비, 크기, 공정 기술 등 기술적 요구 사항을 정의하는 문서 또는 개발단계로, 설계 및 개발의 기준이 됩니다.

Architecture	프로세서, 메모리, 인터커넥트 등의 반도체 전체 구조와 기능요소 구성을 설계하는 단계로 반도체Spec. 정의와 함께 가장 먼저 수행되고 성능, 전력효율, 확장성을 결정하는 단계입니다.

로직 설계(Logic Design)	시스템반도체의 동작을 결정하는 디지털 회로를 설계하는 과정으로, RTL(Register Transfer Level) 설계 및 검증을 포함합니다.

Top Integration	반도체 설계에서 다양한 기능 블록(IP, 서브시스템 등)을 통합하여 최종SoC(시스템온칩) 또는ASIC 칩 단위로 구성, 설계하는 단계로, 신호 연결, 전력 무결성, 타이밍 검증 등이 포함된다.

RTL (Register Transistor Level)	로직설계 단계 결과물로서, 반도체 구동을 위해 회로의 동작이 기술된 하드웨어 설명 언어(HDL)를 사용해 레지스터 간 데이터 흐름과 논리를 정의된 코드입니다.

PI (Physical Implementation)	논리 설계를 기반으로 실제 반도체 칩의 물리적 배치 및 배선을 위해 게이트 레벨로 변환하는 단계로 합성(Synthesis) 단계를 포함하고 있습니다.

Synthesis/합성	RTL 설계된 논리 회로를 실제 하드웨어에서 동작할 수 있도록 게이트 레벨(netlist)로 변환하는 과정으로Physical Implementation 단계에 속하고, 뒤이어 레이아웃 디자인 단계로 이어집니다.

Netlist	합성 단계 결과물로 논리 회로에서 게이트 및 플립플롭 등의 요소와 이들 간의 연결 정보를 포함하는 파일로, 회로 검증과 물리적 설계에 사용됩니다.

PD (Physical Design)	합성 단계 이후 칩에 물리적 배치와 배선을 실제로 그리는 레이아웃 단계를 의미합니다.

레이아웃(Layout Design)	반도체 칩 내부의 트랜지스터, 배선, 전원선 등의 배치를 결정하는 과정으로, 물리적 설계(Physical Design) 단계에서 수행됩니다.

Floorplan	레이아웃 작업 과정 중 하나로 반도체 칩 내부의 주요 블록(코어, 메모리, I/O 등) 배치를 결정하는 과정으로, 성능과 면적 최적화 단계입니다.

GDS (Graphic Data System)	레이아웃 단계 결과물로 반도체 칩의 최종 레이아웃 데이터를 저장하는 표준 파일 형식의 결과물입니다.

Bringup	신규 반도체 칩을 처음으로 동작시키고 테스트하는 과정으로, 개발 과정 중에 반도체에 탑재되는 펌웨어를 개발, 적용, 디버깅과 검증하는 과정을 의미합니다.

SW (Software)	반도체 칩에 탑재되어 칩을 부팅, 동작시킬 수 있는 소프트웨어, 반도체에 명령어를 전달할 수 있는 중간 단계의 소프트웨어인SDK (반도체 개발도구) 등 다양한 소프트웨어를 통칭합니다.

DFT (Design for Testability)	반도체 칩의 테스트 효율을 높이기 위해 설계 단계에서 테스트 구조를 삽입하는 기법으로, 결함 검출과 제조 공정의 수율 개선에 기여하는 기술입니다.

개발언어	Verilog	디지털 회로 설계를 위한 하드웨어 설명 언어(HDL)로, 반도체 설계 과정 중 로직설계 단계에 사용되는 대표적인 프로그래밍 언어입니다.

Scala	모든 변수를 일일이 기술해야 하는Verilog와 같은 하드웨어 설명 언어(Hardware Description Language)의 한계를 극복하기 위해 객체지향과 함수형 프로그래밍을 지원하는 프로그래밍 언어로, 하드웨어 설계 도구인Chisel의 기반 언어로 사용됩니다.

Chisel	하드웨어 설계를 위한 고급HDL로, Scala를 기반으로, 시스템 반도체 개발에서 모듈화와 재사용이 가능한 구조로 개발이 가능한 프로그래밍 언어입니다.

개발 프로젝트	NRE (Non-Recurrent Engineering)	반도체 개발 과정에서 한 번만 발생하는(Non-recurrent) 초기 개발(Engineering) 비용으로, 반도체 설계, 마스크 제작, IP 라이선스 비용 등이 포함된 개발비를 통칭합니다.

MPW (Multi-Project Wafers)	시제품 개발을 칭하는 용어로 사용하고 있습니다. 하나의 웨이퍼를 공용으로 사용하여 여러 개의 다른 반도체를 소량으로 제작하는 방법을 통해 시제품이 제작되기 때문입니다.

양산, MP (Mass Production)	반도체 제품이 개발 및 시제품 생산 단계를 거쳐 대량으로 생산되는 단계로, 세부적으로는 양산품 개발 단계(MP NRE)와 양산(MP) 단계로 나뉘어 집니다.

Risk Order	파운드리에 생산 주문하는 방식 중 하나로, 설계를 검증하고자 웨이퍼 단위로 주문하여, 생산 과정에서 요구되는 수율을 달성하지 못해 사용 웨이퍼 수 대비 목표로 한 칩 수량에 도달하지 못할 수 있는Risk를 주문자가 부담하는 주문 방식입니다.

PO (Purchase Order)	반도체 설계 또는 제조 과정에서 발생하는 구매 주문서로, 특정 수량과 조건으로 제품 또는 서비스를 발주하는 문서입니다.

MTO (Mask Tape-out), Tape-out	반도체 설계가 완료된 후, 포토마스크 제작을 위해 최종 레이아웃 데이터를 파운드리에 전달하는 단계입니다.

COT (Cust
omer Owned Tooling)	팹리스가 직접 반도체 설계 및 레이아웃 작업까지를 모두 직접 수행하고, 파운드리 제조만 맡기는 방식으로, 세미파이브는 파운드리 위탁생산 및 후공정 과정을 담당하는 유형의 프로젝트 입니다.

Sample	반도체 칩이 양산되기 전에 개발 및 테스트 목적으로 생산된 초기 버전 시제품입니다.

Package	제조된 반도체 칩을 보호하고 외부와 전기적 신호를 연결하는 기술로, 성능과 방열 특성을 고려하여 다양한 형태(FCCSP, BGA, SiP 등)로 구현되고, 일반적으로 칩이라는 외형을 만드는 단계입니다.

서비스 제공 방식	Spec Hands off (Level 0 Handoff)	반도체 개발에서, Spec.정의 단계까지는 고객사에서 수행하고, 이후 단계에서부터는 반도체 개발사가 직접 수행하는 방식을 의미합니다.

RTL Hands off (Level 1 Handoff)	반도체 개발에서, 로직설계 단계까지는 고객사에서 수행하고, 로직설계 결과물인RTL을 넘겨받아 이후 단계에서부터는 반도체 개발사가 직접 수행하는 방식을 의미합니다.

Netlist Hands off (Level 2 Handoff)	반도체 개발에서, 합성(Synthesis) 단계까지는 고객사에서 수행하고, 합성 결과물인Netlist를 넘겨받아 이후 단계에서부터는 반도체 개발사가 직접 수행하는 방식을 의미합니다.

GDS Hands off (Level 3 Handoff)	반도체 개발에서, 레이아웃 디자인(Layout) 단계까지는 고객사에서 수행하고, 합성 결과물인GDS를 넘겨받아 이후 단계에서부터는 반도체 개발사가 직접 수행하는 방식을 의미합니다.

Turnkey (턴키)	반도체 설계부터 제조, 패키징, 테스트까지 모든 과정을 단일 사업자(예: 세미파이브)에서 담당하여 개발하는 방식입니다.

Design Service	반도체 설계 과정에서 레이아웃 단계(논리 설계, 물리 설계 등)를 전문적으로 지원하는 서비스입니다.

OTS (Off-the-shelf)	이미 설계 및 제작되어 바로 사용할 수 있는 반도체 제품이나IP로, 개발 비용과 시간을 줄일 수 있습니다.

Semi-custom	일부만 맞춤 설계하는 방식으로, 설계과정에서 비용과 개발 시간을 절감할 수 있는 방식입니다.

Full-custom	처음부터 모든 기능을 설계하는 방식으로, 성능, 전력 효율, 면적(PPA)을 최적화할 수 있지만 개발 비용과 시간이 많이 소요되는 방식입니다.

반도체 제품 분류	범용 반도체(General Purpose SoC)	다양한 용도로 사용할 수 있도록 설계된 시스템 반도체로, 스마트폰AP, CPU, GPU 등이 대표적인 예입니다.

전용 반도체(Customized SoC)	특정 기능이나 애플리케이션에 최적화된 맞춤형 반도체로, 기업이 자체 요구 사항에 맞게 설계하여 성능과 전력 효율을 극대화할 수 있어, AI 반도체 개발에도 광범위하게 활용되고 있습니다.

CPU (Central Processing Unit)	컴퓨터 및 임베디드 시스템에서 연산과 제어를 담당하는 중앙 처리 장치로, 일반적인 프로세싱 작업을 수행합니다.

GPU (Graphic Processing Unit)	그래픽 및 병렬 연산을 가속화하는 프로세서로, 3D 렌더링, AI 연산, 고속 데이터 처리를 수행합니다.

NPU (Neural Processing Unit)	인공지능 및 딥러닝 연산에 최적화된 프로세서로, 신경망 연산을 가속화하여AI 모델 연산에 특화된 반도체 입니다.

TPU (Tensor Processing Unit)	구글이 개발한AI 가속기로, 신경망 연산을 최적화하여 딥러닝 성능을 극대화한 반도체 입니다.

ASIC (Application Specific Integrated Circuit)	특정 기능을 수행하도록 설계된 맞춤형 반도체 칩으로, 성능과 전력 효율이 뛰어난 반도체 칩입니다.

FPGA (Field Programmable Gate Array)	사용자가 프로그래밍할 수 있는 반도체 칩으로, 하드웨어 가속 및 시제품 검증 용도 등으로 활용됩니다.

HPC (High Performance Computing) Platform	고성능 컴퓨팅을 위한 하드웨어 및 소프트웨어 플랫폼으로, 주로 서버를 의미하며 슈퍼컴퓨터, 데이터센터, AI 연구 등에 사용됩니다.

AI Inference용 반도체	이미 학습된AI 모델을 사용하여 데이터를 분석하고 예측하는데 사용되는 반도체로, 낮은 지연 시간과 높은 처리 효율이 요구됩니다.

AI Training	대량의 데이터를 기반으로AI 모델을 학습시키는 과정에서 주로 사용되는 반도체로, 높은 연산 성능과 대용량 메모리 대역폭이 필요합니다.

AI 가속기(AI Accelerator)	AI 연산을 최적화하여 가속하는 특수 반도체로, TPU, NPU, GPGPU 등이 있습니다.

GPGPU	General-Purpose GPU로서 그래픽 처리뿐만 아니라AI, HPC, 데이터 병렬 연산 등 다양한 분야에서 활용되는 범용GPU를 지칭합니다.

LLM (Large Language Model)	GPT, BERT와 같은 대규모 신경망 기반 자연어 처리 모델로, 수십억 개 이상의 매개변수를 사용한 대규모 고성능AI 모델을 의미합니다.

Datacenter AI	대규모AI 학습과 추론을 지원하는 고성능 반도체로, 높은 연산 능력과 효율적인 전력 관리가 중요한 반도체입니다.

Edge AI	모바일, IoT 기기 등 엣지 환경에서AI 추론을 수행하도록 설계된 저전력 고효율 반도체입니다.

AIoT	AI 기능이 포함된IoT 디바이스를 위한 반도체로, 실시간 데이터 분석 및 저전력AI 연산을 지원합니다.

세트/OEM	완성제품(세트)를 제조하는 업체, OEM (주문자 생산방식) 제조사 등을 모두 통칭하여 반도체를 사용하여 최종 소비자용 제품을 만드는 사업자를 의미합니다.