세미파이브 사업보고서 (2025.12)
7. 기타 참고사항

가. 상표 관리 정책

당사는 보고서 제출일 현재 해당사항이 없습니다.

나. 지적재산권 현황

당사의 모든 특허는 설계플랫폼 기술 구축을 위한 기반기술 요소로 개발, 구현되어 특허 출원/등록되었습니다. 당사의 설계플랫폼 기술을 위한 특허 및 기반기술은 그 자체로 R 과제이자 상용화된 기술로 당사의 모든 고객사 프로젝트에서 사용되고 있어 당사의 매출 창출에 모두 기여하고 있습니다 .

구분	발명의 명칭	권리자	출원일	등록일	출원번호	등록번호	특허관련 제품기재	출원국

국내특허	콘텐츠 불법 복제 방지 방법 및 콘텐츠 불법 복제 방지시스템	주식회사 세미파이브	2007-12-13	2010-01-20	제 10-2007-0129680 호	제 10-0939174 호	시스템 반도체 설계	대한민국

국내특허	보안 기능이 구비된 반도체 칩 및 그 동작 방법	주식회사 세미파이브	2008-12-22	2010-01-20	제 10-2008-0131558 호	제 10-1042349 호	대한민국

국내특허	사용자 중심의 환경정보 제어형 아이씨 카드, 그리고 그의 정보 제어장치 및 방법	주식회사 세미파이브	2008-11-17	2011-10-07	제 10-2008-0114063 호	제 10-1073433 호	대한민국

국내특허	시스템 온 칩에서 기능 블록 간의 데이터 송수신을 위한 인터페이스 방법 및 이를 이용하는 시스템 온칩	주식회사 세미파이브	2021-07-27	2024-09-25	제 10-2021-0098291 호	제 10-2711783 호	대한민국

PCT 출원	시스템 온 칩에서 기능 블록 간의 데이터 송수신을 위한 인터페이스 방법 및 이를 이용하는 시스템 온칩	주식회사 세미파이브	2021-11-04	PCT/KR2021/015957	미국

국내특허	시스템 온 칩 설계 검증을 위한 테스트 자동화 시스템 및 방법	주식회사 세미파이브	2021-10-08	2011-06-10	제 10-2021-0133678 호	제 10-2602534 호	대한민국

국내특허	벡터 연산을 위한 데이터 처리 방법 및 장치	주식회사 세미파이브	2021-11-25	2025-02-25	제 10-2021-0164316 호	제 10-2775108 호	대한민국

국내특허	시스템 온 칩과 메모리 사이의 통신을 위한 IO 파라미터를 설정하는 방법 및 장치	주식회사 세미파이브	2022-04-08	2011-06-10	제 10-2022-0044033 호	제 10-2641404 호	대한민국

PCT 출원	시스템 온 칩과 메모리 사이의 통신을 위한 IO 파라미터를 설정하는 방법 및 장치	주식회사 세미파이브	2022-10-29	PCT/KR2022/016769	미국

국내특허	시스템 온 칩에 대한 설계 검증 방법 및 그 시스템	주식회사 세미파이브	2023-09-27	2023-11-10	제 10-2023-0131079 호	제 10-2717540 호	대한민국

PCT 출원	시스템 온 칩에서 기능 블록 간의 데이터 송수신을 위한 인터페이스 방법 및 이를 이용하는 시스템 온칩 (Interface method for transmitting and receiving data between functional blocks in system-on-chip and system-on-chip using the same)	주식회사 세미파이브	2023-09-18	18/369,345	미국

국내출원	대역폭 기반의 크로스바 중재 방법 및 장치	주식회사 세미파이브	2023-11-28	제 10-2023-0167686 호	대한민국

국내출원	자동화 툴과 리소스 관리를 이용한 통합 시스템 온 칩 개발 시스템 및 방법	주식회사 세미파이브	2023-11-28	제 10-2023-0167756 호	대한민국

PCT 출원	시스템 온 칩과 메모리 사이의 통신을 위한 IO 파라미터를 설정하는 방법 및 장치 (Method and device for setting IO parameters for communication between system on chip and memory)	주식회사 세미파이브	2024-10-08	18/909,444	미국

국내출원	IO 매칭 테이블 자동 생성을 이용한 시스템 온 칩의 설계 방법 및 그 시스템	주식회사 세미파이브	2024-12-15	제 10-2024-0186606 호	대한민국

국내출원	시스템 온 칩에서 서브시스템 간의 데이터 송수신을 위한 인터페이스 방법 및 이를 이용하는 시스템 온 칩	주식회사 세미파이브	2024-11-26	제 10-2024-0170504 호	대한민국

국내출원	시스템 온 칩에서 그래프 데이터 구조 기반으로 클럭 도메인을 분석하는방법 및 그 시스템	주식회사 세미파이브	2024-11-29	제 10-2024-0174302 호	대한민국

국내출원	시스템 구성 선택을 통해 시스템 온 칩의 설계를 자동화할 수 있는 설계 자동화 방법 및 그 시스템	주식회사 세미파이브	2024-12-21	제 10-2024-0193426 호	대한민국

국내출원	시스템 온 칩의 설계 자동화 방법 및 그 시스템	주식회사 세미파이브	2024-12-15	제 10-2024-0186608 호	대한민국

국내출원	타일 구조화 설계를 이용한 시스템 온 칩의 설계 방법 및 그 시스템 온 칩	주식회사 세미파이브	2024-12-09	제 10-2024-0181137 호	대한민국

국내출원	칩렛 구조의 시스템 온 칩에서 부팅 방법 및 이를 이용하는 시스템 온 칩	주식회사 세미파이브	2025-01-17	제 10-2025-0007080 호	대한민국

국내출원	유전 알고리즘 기반의 셀 선택 자동화 방법 및 그 시스템	주식회사 세미파이브	2025-01-02	제 10-2025-0000029 호	대한민국

국내특허	GraphML에 기반한 시스템 온 칩의 설계 수정방법 및 그 시스템	주식회사 세미파이브	2025-01-31	2025-07-11	제 10-2025-0012805 호	제 10-2834930 호	대한민국

국내출원	시스템 온 칩의 설계를 위한 소스코드에서 FPGA용 코드로 자동 변환하는 코드 자동 변환 방법 및 그 시스템	주식회사 세미파이브	2025-02-01	제 10-2025-0012823 호	대한민국

국내출원	시스템 온 칩의 설계 및 검증을 위한 에뮬레이터와 시뮬레이터 결합 방법 및 그 시스템	주식회사 세미파이브	2025-02-17	제 10-2025-0019867 호	대한민국

국내출원	시스템 온 칩의 설계 검증을 위한 검증 코드 생성 방법 및 이를 이용하는 설계 검증 시스템	주식회사 세미파이브	2025-05-09	10-2025-0060104	대한민국

국내출원	검증코드 모듈을 재사용하는 시스템 온 칩의 설계 검증 방법 및 그 시스템	주식회사 세미파이브	2025-05-09	10-2025-0060130	대한민국

국내특허	GraphML에 기반한 시스템 온 칩의 설계 수정방법 및 그 시스템	주식회사 세미파이브	2025-01-31	2025-07-11	제 10-2025-0012805 호	제 10-2834930 호	대한민국

국내출원	시스템 온 칩에서 메모리의 동작 안전성을 검증하는 메모리 검증 방법 및 그 시스템	주식회사 세미파이브	2025-06-19	제 10-2025-0081392 호	대한민국

국내특허	풀 커넥션 인터커넥트의 대역폭 개선 방법 및 그 방법을 이용하는 회로 장치	주식회사 세미파이브	2025-11-04	2026-01-23	제 10-2025-0164407 호	제 10-2918857 호	대한민국

국내출원	풀 커넥션 인터커넥트의 동작방법 및 그 방법을 이용하는 회로 장치	주식회사 세미파이브	2025-11-04	제 10-2025-0164699 호	대한민국

다. 사업과 관련한 환경 규제와 관한 사항

당사는 보고서 제출일 현재 해당사항이 없습니다.

라. 시장현황 및 영업의 개황

(1) 산업의 특성, 성장성, 경기변동의 특성, 계절성

(가) 산업의 구조

시스템반도체 산업은 컴퓨터, 스마트폰 및 각종 전자제품에 사용되는 반도체를 개발하는 산업으로 크게 1) Spec. 정의 / 로직설계, 2) 레이아웃 디자인, 3) 제조, 4) 후공정 단계로 나누어 볼 수 있습니다.

세미파이브는 시스템반도체 개발을 위한 1) Spec. 정의부터 로직 설계, 2) 레이아웃 디자인 단계에 걸쳐 엔지니어링 서비스를 제공하는 반도체 설계서비스 전문 기업입니다. 시스템반도체 개발 각 단계 별 주요 수행 업무와 대표적인 업체는 다음과 같습니다.

[시스템반도체 개발 주요 단계 별 수행업무]

주요단계	수행 업무	주요 업체

Spec. 정의/ 로직 설계	- 반도체가 어떤 용도로 어떤 Application에 사용될지, 어떤 파운드리의 특정 공정에서 생산할지, 칩 사이즈, 핀 개수, Latency, clock Frequency, 메모리 Bandwidth, 전력소모량 등의 사양을 결정	Qualcomm,Broadcom,MediaTek 등	SEMIFIVE

- 정의된 Spec. 구현에 적합한 IP 검토 및 선정

- 로직설계 : Verilog (C언어와 같은 High-level Language)로 칩의 동작방식을 기술하여 요구된 성능을 구현 (논리 설계)

- 작성된 소스코드를 RTL (Register Transfer Level)로 변환하고, 이를 다시 반도체 소자 간 연결관계를 표현한 Netlist로 변환하며 진행 (논리합성)

레이아웃 디자인	- 논리 설계와 검증 및 디버깅 작업 수행하며 논리설계 완결성 확보	GUC,Alchip,가온칩스 등

- 로직설계 결과물인 Netlist를 파운드리 생산을 위한 물리적 도면인 Physical Layout으로 변환

- 칩의 면적과 Timing (속도) 요구사항에 따른 배선 최대길이를 최적화하며 구성요소를 배치하고 배선을 결정

- 결과물을 GDS (Graphic Design System) 형식의 파일로 저장하여 파운드리에 전달

제조/생산	- 레이아웃 디자인 결과물에 따라, 생산공정을 가동하여 물리적인 Chip을 생산	TSMC, 삼성파운드리

- 웨이퍼에 회로를 새기는 공정 수행

후공정	- 생산된 웨이퍼 상의 회로를 검수(테스팅)하고 외부로부터 보호하기 위한 패키징 작업 과정을 통칭하는 단계	네패스, SFA반도체, 두산테스나 등

당사는 고객사의 요구사항 수준과 반도체 설계 단계에 맞춰, Spec. 정의, IP 선정 및 아키텍처 정의, 로직설계 및 Top Integration, 레이아웃 디자인 역량을 제공하고 있을 뿐만 아니라, 파운드리 위탁생산 관리 및 파운드리로부터 생산된 칩을 받아 패키징과 테스트, 반도체 칩 사용에 필요한 Software 작업까지 반도체 개발에 필요한 전 영역에 걸쳐 엔지니어링 서비스를 제공하고 있습니다.

시스템 반도체 Value-Chain

시스템반도체 산업은 반도체 개발 전과정을 독자적으로 수행하는 종합반도체기업 (IDM)과 각 단계 별로 전문화된 역할을 수행하는 팹리스, 디자인하우스, 파운드리 및 후공정 업체들로 구성되어 있습니다.

팹리스 기업들은 반도체 설계를 전문으로 하며, 주로 요구사항 분석부터 로직설계 (Logic Design)까지를 담당합니다. 디자인하우스는 물리적 설계인 레이아웃 작업 (Layout Design)을 수행하여 최종 설계 결과물인 GDS를 생성합니다. 파운드리는 이 설계 결과물을 바탕으로 웨이퍼에 회로를 새겨 반도체 제조를 담당하며, 첨단 공정 기술을 활용하여 물리적인 칩을 생산합니다. 후공정 업체들은 가공된 웨이퍼를 개별 칩으로 절단하고, 이를 패키징하여 최종 제품(칩)으로 완성하는 역할을 수행하고 각 단계별 테스트와 성능 검사를 수행합니다.

당사는 전통적인 사업자 분류에서 팹리스와 디자인하우스가 수행하던 업무 영역 모두를 수행하고 있습니다. 이는 반도체 개발에 필요한 Spec. 정의, 로직 설계, 레이아웃 및 Physical 설계, 파운드리 위탁 생산관리 등 모든 과정에 대한 엔지니어링 서비스를 제공하고 있음을 의미합니다.

[Value-chain 단계 별 수행 업무]

유형	사업모델	특징	주요 업체

IDM 기업(종합 반도체 기업)	- 직접 설계, 직접 생산- 자체 브랜드 칩 판매	- Spec. 정의, 로직설계, 레이아웃, 제조, 패키지, 테스트 등 모든 생산과정을 직접 수행	Intel, 삼성전자

팹리스	- 직접 설계, 위탁 생산- 자체 브랜드 칩 판매	- 반도체 Spec. 정의부터 로직, 레이아웃 설계 전반을 수행하며, 논리적인 회로설계 프로그래밍 작업 진행- 파운드리를 통해 위탁 생산 후 자체 브랜드의 제품을 직접 판매- 제품에 따라 설계/레이아웃 작업을 디자인하우스와 함께 수행	Qualcomm, NVIDIA, MediaTek

디자인하우스	- 레이아웃 설계 엔지니어링- 위탁 설계 사업자	- 팹리스의 설계를 파운드리 공정에서 생산할 수 있도록 웨이퍼 수준의 물리적 회로설계 (레이아웃 디자인) 작업 수행- 초미세 전자회로 구조설계, In/out 배치를 통해 요구 전력소모량, 연산속도를 물리적으로 구현- 파운드리 위탁생산 주체로서 설계 이후 칩 생산/테스트/패키지 과정을 관장하는 역할 수행- 일부 디자인하우스는 레이아웃에만 한정되지 않고, Spec.정의 ~ 로직설계 ~ 레이아웃 디자인까지 직접 수행하며, Spec. 정의부터 파운드리 위탁생산 및 후공정 관리까지 반도체 개발 전체 과정을 담당 (Turnkey 수행)	GUC, Alchip, 가온칩스

IP 업체	- IP Licensing	- 반도체 설계와 관련된 지식재산권을 판매- IDM 및 팹리스에 라이선스를 제공하고 로열티를 수취	ARM, Synopsys

파운드리	- 위탁 생산 사업자	- 팹리스/디자인하우스가 설계한 반도체를 위탁 생산- 전문생산업체로 대형 생산설비를 개발, 운영	TSMC, 삼성전자 파운드리

OSAT	- 후공정 사업자 - 패키징 업체, 테스팅 업체 등	- 웨이퍼로 제작된 칩의 외부 패키징 작업 수행 (기판 부착, 몰딩 작업 등)으로 외부환경으로부터 보호- 완성된 칩의 전기적 테스트 및 기능 테스트, 신뢰성 테스트 등 수행	AMKOR, SFA 반도체, 두산테스나

세미파이브 사업 영역

세미파이브의 전용 반도체 개발 Turn-key 서비스

당사는 시스템 반도체 개발을 위한 종합적인 설계 엔지니어링 서비스를 제공합니다. 당사는 보통 팹리스 사업자가 직접 수행하던 반도체 Spec. 정의, 아키텍처 및 로직 설계부터 디자인하우스 영역의 레이아웃 디자인, 파운드리 생산 관리 및 후공정 업체 (패키징/테스트) 영역까지 시스템 반도체 설계의 전 과정을 아우르는 엔지니어링 서비스를 제공하고 있습니다. 이를 위해 당사는 IP를 직접 다루는 아키텍팅 및 로직 설계 엔지니어, 파운드리 공정기술을 이해하는 레이아웃 엔지니어, 그리고 후공정 설계를 담당하는 패키징/테스트 엔지니어까지 포괄적인 전문 인력을 보유하고 있습니다.

당사는 기존에 소수의 Top-tier IDM과 Fabless 기업들만 수행할 수 있었던 모든 설계 과정을 Turn-key로맡아 직접 수행하면서도, 자체 칩을 만들어 판매하는 것이 아닌 고객사들을 위한 B2B 엔지니어링 서비스 형태로 제공합니다. 이러한 접근은 고객사들과의 불필요한 경쟁을 피하고, 신뢰할 수 있는 기술협력 파트너로서의 위치를 확고히 하는 데 기여하고 있습니다.

또한 당사는 전용 반도체 개발을 직접 발주하는 최종 수요처 (세트업체/OEM 사업자)들을 위한 Turn-key 솔루션을 제공합니다. Spec 정의부터 설계, 파운드리 관리, 웨이퍼 및 후공정 업체 핸들링까지 전 과정을 책임지고 수행하여 완성된 칩을 납품하는 서비스를 제공함으로써, 독보적인 위치를 확보하고 있습니다.

(나) 산업의 특성특징 1 : 끊임없는 기술 경쟁

반도체는 전형적인 기술주도 시장으로, 반도체 제품 자체가 첨단기술의 집합체입니다. 반도체는 19세기 말 통신시스템 개발 과정에서 최초 개발되었고, 집적회로, 미세공정 기술 통해 손톱만한 사이즈의 칩으로 강력한 논리연산을 제공하며 각 수요 산업에서 핵심부품으로 자리매김하였습니다.

반도체 업계는 초미세화를 위한 평면 (Planar) 구조 개발, 3면 FinFET 기술로 20나노 돌파, 극자외선(EUV) 기술로 7나노 장벽 돌파, 4면 GAA 기술을 통한 3나노 공정 돌입 등 끊임없는 기술혁신을 통해 반도체의 집적도를 향상시켜 왔습니다. 반도체 업계는 ‘미세화 기술 혁신 → 집적도 향상에 따른 성능 혁신 → 동일 가격에 2배 성능 반도체 제품 제공 → 수요처 제품 혁신 → 반도체 선행기술 개발’의 선순환 구조를 형성해 왔습니다. 이러한 선순환 구조는 일명 ‘무어의 법칙’으로 불리우며 반도체 기술혁신 메커니즘을 상징하고 있습니다.

초미세화 기술혁신은 반도체 기능 범위도 확장하였습니다. 기존의 반도체는 주로 단일 기능을 중심으로 개발되었으나 (예: CPU, GPU), 집적도가 높아짐에 따라 하나의 칩에서 여러 기능이 작동하며 시스템 전체 역할까지도 수행할 수 있는 복합 기능 반도체 (System on Chip, 일명 SoC, 예: 스마트폰용 AP반도체, AI 반도체 등) 개발까지 이어지고 있습니다.

글로벌 반도체 파운드리 사업자들은 시스템 반도체 양산에 힘쓰고 있으며, 초미세화 공정기술 개발을 위해 막대한 투자를 계속하며 치열하게 경쟁하고 있습니다.

주1) 삼성파운드리, TSMC, intel 각 사 발표자료[파운드리 기업 별 설비투자 현황, 단위: 십억달러]

회사	2020	2021	2022	2023	2024E

Samsung	28.1	38	36.6	34.7	33.3

TSMC	17.2	30	36.3	30.5	30

Intel	14.3	18.7	23.7	22.4	23.7

주1) Tech Insight (캐나다 소재 반도체 전문 시장조사기관)의 자료이며 2024년도 수치는 전망치입니다.

특징 2 : 맞춤형 반도체 개발 증가

반도체는 그 자체로는 쓰이지 못하고, 어떤 제품 (컴퓨터, TV와 같은 세트 제품) 내에서 사용되는 부품입니다. 특히 정보 저장이라는 단일 용도를 가진 메모리반도체와 달리, 사용 목적에 특화된 연산기능을 수행해야 하는 시스템 반도체는 수요처 제품의 특성에 따라 그 기능과 설계가 달라집니다.

대표적 예인 복합 기능 반도체 (SoC 반도체)는 하나의 집적회로에 CPU, GPU, NPU, RAM, USB, 컨트롤러 등 다양한 기능이 탑재되어 하나의 컴퓨팅 시스템 전체를 이루며 초소형 컴퓨터 같은 역할을 수행하는 반도체입니다. 하나의 칩에서 여러 기능과 다양한 Spec. 조합이 가능하기 때문에, SoC를 탑재하는 수요처 제품 특성에 따라 강조되는 기능과 역할을 다르게 하여 개발되고 있습니다.

최근, 반도체 기술혁신 메커니즘을 상징하는 ‘무어의 법칙’이 더 이상 적용되기 어려울 만큼 반도체 기술 혁신 난이도가 높아짐에 따라, 반도체 개발 비용이 급격히 증가하여, 더 이상 ‘동일한 가격에 2배 성능’의 반도체 공급이 어려워짐에 따라, 고성능 범용반도체 (예: CPU, GPU)의 매력도 하락으로 이어지고 있습니다. 기존에는 다음 세대의 고성능 범용반도체를 사용하면 동일한 가격에서 각 수요처 별로 요구되는 기능과 연산력이 충족되었으나, 이제는 각 수요처 별로 요구되는 기능과 연산력이 극도로 고도화되어 범용 반도체 만으로는 각 수요처에서 요구되는 특정 기능, 특정 용도에서의 연산력을 제공하기 어려워지게 되었습니다. 이는 곧 수요처 요구성능과 가격수준에 최적화된 맞춤형 반도체 (ASIC 반도체) 개발 수요 증가로 이어져, 빅테크 기업을 중심으로 맞춤형 반도체 개발이 시작되고 성공사례들이 축적되어 감에 따라 일반 수요처 기업들로 확산되고 있습니다.

회사	최초 개발	전용 반도체 개발 동향

Google	2016년	독자 AP인 텐서를 개발하여 스마트폰에 탑재, AI반도체인 TPU를 개발

Amazon	2018년	AI반도체 인퍼런시아를 개발, 데이터센터와 AI스피커 알렉사 등에 사용

Apple	2020년	아이폰, 맥북, MR헤드셋 등에 들어갈 반도체 개발

Tesla	2019년	완전자율주행을 위한 전용 반도체 개발

Meta	2021년	고성능 AI반도체인 MSVP와 MTIA 개발

GM	2023년	퀄컴 등과 함께 차량용 반도체 공동 개발

ByteDance	2024년	동영상플랫폼 ‘틱톡’ 운영사, AI 반도체 개발 착수

OpenAI	2024년	자체 AI반도체 개발 계획 발표, 총 8조 8700억 투자유치 완료

주1) 각 사 발표자료, 매일경제, 한국경제

특징 3 : Value-Chain 분화와 전문화

시스템 반도체 산업은 2024년 현재 약 5,282억 달러 (약 772.7조원) 규모(출처: World Semiconductor Market 2021-2029)의 거대한 산업으로, 하위의 Value-Chain 역시 그 자체로 하나의 산업으로서 생태계를 이루고 있습니다. 설계 - 디자인 - 생산 - 후공정에 이르는 각 Value-Chain은 상호간에 협력과 경쟁을 주고 받으며 반도체 산업 전체 성장을 이끌고 있습니다.

산업초기에는 반도체 Value-Chain 전체를 하나의 회사가 담당하던 종합반도체회사 시대였습니다. 반도체기술 자체가 미국 페어차일드社, 미국 텍사스인스투르먼트社와 같은 개별 기업에서 개발되고, 상용화되면서 자연스럽게 소수의 기업이 각각 반도체 수요 예측, 반도체 설계, 생산 전체를 수행하며 글로벌 종합반도체기업 (IDM)으로 성장하였습니다. 반도체 기술 혁신이 지속되며 반도체 수요도 급증하여 반도체 설비 구축비용 역시 급격히 증가하게 되었습니다. 이때 모든 반도체기업들은 설계를 위한 엔지니어 인력과 생산을 위한 설비 및 설비 엔지니어를 모두 보유하고 있어 IDM 기업 별로 막대한 투자가 필요했었습니다. 특히 한번 투자를 집행하고 나면 되돌릴 수 없는 설비투자에 대한 부담과 리스크가 가중되어 기술혁신에서 도태될 경우, 막대한 설비투자비를 감당하지 못하고 파산하는 경우도 많았습니다.

이때에 반도체 생산 단계를 플랫폼화 하여 설비투자의 효율성과 규모의 경제를 극대화할 수 있는 파운드리 사업자가 등장하였습니다. 생산 단계를 전문으로 하는 파운드리가 등장하자, 시장에서는 반도체 설계만 가능하면 자체 설비투자 없이 반도체를 개발, 출시할 수 있게 되었고, 이때부터 다양한 규모의 팹리스가 등장하며, 공정 혁신에 집중하는 파운드리와 설계 기술 개발에 집중하는 팹리스가 반도체 기술혁신을 상호 견인하며 끊임없는 기술혁신을 이루어 내게 되었습니다.

그러나 생산 단계의 비효율은 파운드리를 통해 해소되고 있으나, 반도체 설계 과정 자체의 리스크와 비용 부담은 오히려 급증하게 되었습니다. 파운드리(공정기술)는 산업 전체를 대상으로 한 플랫폼化에 성공하며, 기술혁신 → 설비 재사용 → 극도의 최적화/효율화 → 다음세대 기술 혁신의 선순환을 통해 현실 물리 세계의 한계까지 미세화 공정 수준을 높여 나갔습니다. 반면, 공정에 맞춰 설계를 진행하는 팹리스(설계기술)는 빠르게 발전하는 공정기술을 따라잡기 위해 ‘재사용’과 같은 효율성을 고려하지 않고, 매번 새롭게 설계해 나가는 방식으로 발전해 왔습니다. 최근 FinFET, GAA 등과 같은 초미세화 공정 단계로 접어들면서 설계 비용/난이도 역시 기하급수적으로 증가함에 따라 효율성이 확보되지 않았던 설계 영역에서는 비용에 대한 부담이 급격히 상승하게 되었습니다.

동시에, 각 수요산업에서는 자체적인 기술 혁신에 따라 고차원의 연산수요가 급증하였고, 이에 따라 고성능 반도체 수요가 증가 및 다변화되었습니다. 공정기술 혁신 속도가 둔화되면서 ‘동일한 비용으로 2배 성능의 고성능 범용 반도체’ 제공이 어려워짐에 따라 각 수요처들이 각각에 필요한 기능구성과 성능, 비용구조를 최적화 시킬 수 있는 방법을 모색하게 되었고, 이는 전용 반도체 개발수요로 증가로 연결 되었습니다. 그러나 공정 기술에 비해 효율성이 확보되지 않았던 설계 단계의 비용 증가가 전용 반도체 개발 과정에서 병목 역할을 하며, 수요처들의 전용 반도체 수요가 충족되지 않고 있습니다.

전용 반도체 개발에서 설계 단계 병목 현상은, 여러 반도체 기업들에게 위기이자 기회 요인이 되고 있습니다. 파운드리 분야는 과거 공정/설비/생산 단계의 난맥상황을 효율화, 플랫폼화를 통해 해결한 소수의 기업들이 전세계 시장을 과점하고 있습니다. 이와 같이 설계 단계의 효율성 문제 해결을 통해 폭발적인 전용 반도체 시장 수요를 선점하기 위한 Value-Chain 간 경쟁이 치열해지고 있습니다.

(다) 산업의 성장성

출처: Infiniti Research, World Semiconductor Market 2021-2029

글로벌 반도체 시장은 시스템 반도체와 메모리 반도체 시장으로 나뉘고, 이 중 시스템 반도체는 2024년 기준 약 5,282억 달러(약 770.7조원)에 이르며 반도체 전체 시장의 약 87%를 차지하는 거대 시장입니다.

글로벌 시스템 반도체 시장은 2021년 약 4,862억 달러 (약 708조원) 규모에서 2024년 5,282억 달러 (약 770.2조원) 규모로 성장하였고, 거대한 규모에도 불구하고 2029년까지 연평균 9%씩 성장하며 약 9,719억 달러 (약 1,417조원) 규모로 성장할 것으로 예상되고 있습니다.

시스템 반도체 시장의 성장은 AI와 HPC 시장의 성장이 견인할 것으로 예상되고 있습니다. 이 중에서도 당사가 집중하고 있는 AI반도체 시장은 전체 시스템 반도체 시장 연평균성장률 9.0%를 크게 상회하며 연평균 29.4%로 가장 빠르게 성장하고 있는 시장으로, 2023년 537억 달러 (약 70조원)에서 2029년 3,023억 달러 (약 393조원) 규모로 성장하며 시스템 반도체 시장 전체의 성장세를 가속화할 것으로 예상되고 있습니다.

당사는 현재 AI 반도체 및 HPC 시장에 집중하며 고속 성장 시장의 핵심 사업자가 되기 위해 노력하고 있으며, 향후 Automotive 시장 진입을 위해 자동차용 반도체에 요구되는 인증, 성능기준 등을 지속적으로 모니터링 하고 있습니다.

AI 반도체 시장을 수요처를 기준으로 나누어 보면, Data Center, Consumer Device(가전제품, 스마트기기, IoT 등), Automotive(자동차) 등에서 주로 사용되고 있고, 이 중에서도 Data Center와 Consumer Device 시장을 중심으로 AI 반도체 시장이 빠르게 성장하고 있습니다. AI 기술 발전에 따라 거대언어모델 (LLM)의 학습과 추론이 모두 수행되는 Data Center시장과 발전된 AI 기술을 실제 소비자용 전자제품에 탑재하여 제공하기 위한 Consumer Device용 AI 반도체 시장이 전체 시장 성장을 견인하고 있으며, 자율주행 기술 및 전장부품 등에 사용되는 자동차용 AI 반도체 시장도 빠르게 자리잡고 있습니다.

당사는 현재 Data Center, Consumer Device 수요처를 중심으로 엔지니어링 서비스를 제공하고 있으나, 빠르게 분화되고 있는 AI반도체 시장 수요에 맞춰 다양한 수요산업에서 필요로 하는 전용 반도체 개발 서비스를 맞춤형으로 제공하고 있습니다.

당사는 AI 반도체 중 Custom ASIC, 전용 반도체 시장에 집중하고 있으며, 전용 반도체 개발에 가장 최적화된 엔지니어링 체계를 갖추고 재사용 가능한 설계플랫폼 디지털 자산을 통해 Platform SoC 시장까지 자연스럽게 공략해 나갈 예정입니다.

당사가 최우선으로 공략하고 있는 AI ASIC 시장을 더욱 구체화하면, 사용 목적을 기준으로 크게 추론용 반도체 (AI Inference), 학습용 반도체 (AI Training)로 나누어 볼 수 있습니다. 학습용 AI 반도체는 거대언어모델 (LLM) 등을 개발하기 위해 대량의 데이터를 학습시키는 과정에서 주로 사용되고, 데이터 병렬처리 구조를 지니고 대규모 데이터 연산을 동시에 처리할 수 있는 반도체입니다. 추론용 AI 반도체는 개발된 AI 모델을 실제 서비스, 사용자 환경에서 사용하기 위해 고속 데이터 처리/응답 속도와 사용 환경 별로 특화된 아키텍처 (CPU, GPU, NPU, 메모리 등 기능요소의 구성)를 갖추고 있습니다.

당사는 데이터 학습을 위한 Data Center 중심의 학습용 반도체 시장 대비 Data Center, Consumer Device, Edge Computing 산업 등 다양한 수요처와 Spec. 요구사항이 수시로 새롭게 등장하며 다변화되는 수요처에 대응하는 경쟁 Dynamics가 재편되며 성장 기회가 개화되고 있는 AI ASIC - Inference 시장 공략을 최우선 과제로 하고 있습니다.

이를 위해 당사는 ASIC 반도체 개발에 특화된 설계플랫폼 기술을 구축하고, 고객사 별 수요산업 별 사용환경에 최적화된 Spec.을 맞춤형으로 제작할 수 있는 엔지니어링 역량과 기술자산을 갖춤으로써 최적화 수요가 상대적으로 더 강한 AI Inference 시장 공략에 가장 적합한 사업모델과 경쟁력을 구축해 나가고 있습니다.

(라) 경기변동의 특성 및 계절성경기 변동의 특징

반도체 산업은 일반경기변동과 큰 관계없이 지속 성장하는 산업입니다. 2001년 닷컴버블, 2008년 글로벌 금융위기, 2019년 코로나 시기와 같이 글로벌 수준의 경기위기 속에서는 전세계적인 경기침체 영향으로 반도체 시장 또한 함께 침체되기도 하였으나, 특정 시기를 제외하면 큰 경기변동 없이 꾸준히 성장해 왔습니다.

주1) World Semiconductor Trade Statics (WSTS), SAI, Tech-hq 분석

특히 그 중에서도 시스템 반도체 시장은 PC, 모바일, 가전, 자동차, 통신 등 대부분의 산업에 걸쳐 수요시장이 형성되어 있기 때문에, 규격화되어 있고 가격민감성이 높아 경기변동 영향을 많이 받는 메모리 반도체와 달리 일반경기변동에 상대적으로 영향을 받지 않는다고 할 수 있습니다.

[분기 별 반도체 시장 성장율]

주1) WSTS (World Semiconductor Trade Statistics), 2022-2023

실제로 분기별 성장율을 살펴보면, 메모리 반도체는 전 분기 대비 최대 70%까지도 변화하지만, 시스템 반도체는 최대 30%이며, 통상적인 경우 10% 내외의 변화폭을 보이며 상대적으로 경기변동에 둔감한 경향을 보이고 있습니다.

계절성

시스템 반도체 산업은 일반적인 경기변동과 함께 계절적 경기변동에도 큰 영향을 받지 않습니다. 일반 가정용 전자제품에서 뿐만 아니라, 기업용 전자제품 및 통신, 군사, 기계장치 산업 등 다양한 분야에서 사용되고 있어, 계절적 변화와 관계없이 그 수요가 유지되기 때문입니다.

또한, 시스템 반도체를 개발하는 기간이 개별 프로젝트 별로 1~1.5년에 걸쳐 진행되고, 양산으로 이어질 경우 4~7년동안 꾸준히 공급이 계속되는 특성이 있어 계절적인 요인으로부터의 영향은 제한적입니다.

마. 경쟁현황

(1) 국내외 시장 여건 (경쟁상황, 시장점유율 추이)

반도체 산업은 Value-Chain 별로 분화되어 각 Value-Chain 내 사업자간 경쟁이 치열한 산업이며, 반도체 산업 전체적으로는 특정 Value-Chain이 전체 산업을 리드하는 특징을 보여왔습니다.

각 Value-Chain 별로 살펴보면, 파운드리 산업은 선도사업자인 TSMC, IP Vendor 시장은 Arm, Cadence 및 Synopsys가 과점하고 있고, 팹리스, 디자인하우스 간의 설계 시장은 사업자 간에 기술선점 경쟁이 치열하게 이루어지고 있는 완전경쟁 시장에 가까운 모습을 보이고 있습니다.

출처: TransForce, IP네스트 및 각 사 연간 사업보고서

각각의 Value-Chain은 하나의 개별 산업으로 존재하며 독자적인 경쟁양상을 보이지만, 반도체 산업 전체적으로 보면 시기에 따라 종합반도체 기업 → 파운드리 순으로 기술혁신과 시장 성장을 이끌어 왔습니다.

최근, 선단공정 범용반도체의 비용상승과 성능비효율 (필요 사양 대비 더 높은 Spec.이 적용되거나, 불필요한 Spec.이 포함)에 부담을 느끼는 수요처들을 중심으로, 전용반도체 개발 수요가 증가함에 따라, 이를 위한 반도체 설계 플랫폼에 대한 Value-Chain 경쟁이 치열해지고 있습니다.

반도체 설계 업계는 기존 방식의 한계 (숙련된 설계엔지니어링 서비스 부족, 전용 반도체 개발 시 높은 비용 수준, 개발 프로젝트 별 1회성 설계로 인한 필요 엔지니어 수 급증 등)로 인해 전용 반도체 설계가 필요한 다양한 수요처의 요구사항에 효율적으로 대응하지 못하는 상황이 발생하고 있습니다.

이에, 다변화된 시장 수요와 효율화된 파운드리 공정에 비해 시스템 반도체 설계 엔지니어링의 공급 부족과 효율성 난조로 반도체 설계 단계가 전용 반도체 시장 성장의 병목 단계로 작용하고 있어, 반도체 설계에 대한 기술과 이해도를 지닌 팹리스, IP Vendor, 디자인하우스 간 시장 선점 경쟁이 치열해지고 있습니다.

반도체 설계는 미세공정의 활용, 벡터연산 구현, 초고속 인터페이스 구현 등 고도의 기술력이 필요한 영역이 늘어나면서, 설계의 복잡도가 높아지고, 고난이도의 설계를 수행할 수 있는 고숙련 엔지니어의 수는 한정되어 있는 반면, 반도체 설계 과정은 엔지니어 개개인들이 매번 처음부터 새롭게 개발해야 하는 1회성 수작업 방식으로 진행되고 있어 이에 따른 개발 비용이 급격히 상승, 수요처들이 원하는 최적화된 맞춤형 반도체 공급을 위해서는 많은 효율화 개선 노력이 필요한 상황입니다.

팹리스 사업자들의 경우, 자체 제품에 대한 전문적인 설계 노하우와 기술력을 보유하고 있습니다. 이들은 특히 선단 공정에서의 설계 경험이 풍부하고, 수요처 기업들의 까다로운 기술 요구사항을 충족시킬 수 있는 엔지니어링 역량을 갖추고 있습니다.

그러나 대다수의 팹리스 기업들은 전통적인 사업 방식에 따라 최선단 공정의 범용적인 제품 개발에 주력하고 있습니다. 과거에는 이러한 범용제품 중심의 접근이 효과적이었습니다. 최선단 공정 제품을 성공적으로 개발해 시장을 선점하면, 이를 여러 산업 분야에 범용 제품으로 공급할 수 있었기 때문입니다.

이런 상황 속에서 팹리스 사업자들이 다각화된 전용 반도체 시장수요에 적극적으로 대응하고, 다양한 수요처를 위한 맞춤형 엔지니어링 서비스를 제공하는 데에는 제약 조건들이 존재하고 있습니다. 특히 직접적인 경쟁관계에 있는 팹리스/세트 업체가 자사 제품에 대한 핵심기술이 유출될 가능성이 있는 팹리스에게 반도체 개발을 의뢰하기는 어렵기 때문입니다.

IP Vendor들은 자체 개발한 IP에 대한 전문성을 바탕으로, 고객의 요구사항에 맞춰 IP를 유연하게 구현할 수 있는 능력을 보유하고 있습니다. 이러한 강점을 활용하여 팹리스들을 대상으로 한 IP 제공을 넘어 수요처에게 직접 칩 설계를 제공하는 영역까지 사업을 확장하고 있습니다.

그러나 해당 업체가 보유하지 않은 외부 IP를 활용해야 하는 경우, 설계 역량이 현저히 저하되는 문제가 있습니다. 더욱 중요한 것은 로직설계 이후 합성, 레이아웃 단계로 이어지는 Implementation 과정에 대한 전문성이 부족하다는 점입니다. Implementation에 대한 전문성 확보가 되지 않는다면, 파운드리와의 협업이 매우 어렵습니다. 이로 인해 전체 반도체 개발 과정 전체를 아우르는 경쟁력은 제한적일 수밖에 없습니다.

디자인하우스는 레이아웃 디자인부터 파운드리 대응, 웨이퍼 핸들링, 후공정 관리에 이르는 Implementation 단계를 전문적으로 수행하는 업체입니다. 이러한 강점을 기반으로 앞단의 공정인 Spec. 정의와 로직설계 영역까지 서비스를 확장하며, 증가하는 전용반도체 설계 수요에 대응하고 있습니다.

그러나 디자인하우스들의 가장 큰 어려움은 Spec. 정의와 로직설계 분야에 필수적인 고숙련 엔지니어의 확보입니다. 설령 전문성 있는 로직설계 엔지니어들을 확보하더라도, 현재의 사업 모델은 본질적인 비효율성을 내포하고 있습니다. 각 고객사별로 1회성 설계를 진행하는 방식을 따르다 보니, 프로젝트 수가 증가할 때마다 필요한 엔지니어의 수도 비례하여 증가하는 구조적 한계를 보이고 있습니다.

(2) 시장에서 경쟁력을 좌우하는 요인 및 회사의 경쟁상의 강점과 단점

(가) 세미파이브의 차별화된 경쟁력Scalability : 고품질 엔지니어링 자산 활용과 자동화

당사는 고숙련 엔지니어의 설계 결과물을 표준화하고 프로그래밍된 코드로 재가공하여, 엔지니어 작업의 1회성 결과물이 아닌 회사 차원의 디지털 자산으로 구축하고 있습니다. 또한, 엔지니어링 각 단계 별로 필요한 수작업을 직접 개발한 자동화 알고리즘으로 대체하여 상용 프로젝트에서 사용함으로써, 검증된 고숙련 엔지니어들의 설계자산을 자동화 알고리즘을 활용해 재사용함으로써 엔지니어 개개인의 역량차이와 Human Error Risk를 미연에 방지하고 있습니다.

당사는 이를 통해 개발 프로젝트에 필요한 투입 리소스와 수행기간을 파격적으로 단축하고, 고품질의 엔지니어링 서비스를 동시에 여러 프로젝트에 제공할 수 있는 압도적인 Scalability를 보유하고 있습니다.

Capability : End-to-End Total Solution 제공

당사는 반도체 설계 역량부터 파운드리 위탁생산, 후공정 단계 엔지니어링 및 소프트웨어 단계까지 전반에 걸친 엔지니어링 역량을 보유하고, AI 반도체 팹리스 기업을 대상으로 Core 기능 설계에 연동된 설계 및 위탁 생산관리, 기성 팹리스와는 설계 협업 및 레이아웃 단계의 연계, 반도체 개발 역량이 부족한 최종 수요처들에게는 Spec. 정의부터 설계, 레이아웃, 생산 및 후공정 관리에 이르는 Total Service를 제공하며 수요처 특성에 따른 맞춤형 엔지니어링 서비스를 제공하고 있습니다.

이는 레이아웃 디자인에만 치중하고 있는 전통적인 디자인하우스 사업자, 자체 IP 또는 일부 Spec.에 대해서만 서비스가 제공한 팹리스 및 IP 사업자와 다른 엔지니어링 서비스 Coverage로서, 당사는 수요처 별 각기 다른 Spec.과 엔지니어링 범위를 모두 아우르는 차별화된 경쟁력을 확보하고 있습니다.

(나) 세미파이브 설계플랫폼 기술

당사는 국내 최초로 반도체 설계 자동화 알고리즘을 개발하여, 기존의 엔지니어 수작업 방식에서 벗어나 디지털 자산과 알고리즘 기반의 자동 설계를 통해 검증된 품질의 반도체를 신속하고 경제적으로 제공하고 있습니다.

당사의 핵심기술은 크게 두 가지 핵심 요소와 설계플랫폼으로 나누어집니다.

Subsystem Library

Subsystem Library는 IP들의 인터페이스와 BUS 영역을 포함하는 설계 결과물을 데이터베이스화한 시스템입니다. 세미파이브는 Vendor로부터 제공받은 IP들에 대해 'On-boarding'이라는 중간 계층을 추가하여 재사용 가능한 형태로 변환합니다.

On-boarding 과정에서는 IP의 세부 특성(SoC 클럭 주파수, 상세 연결 관계 등)을 메타데이터로 정의하고, 이를 표준화된 형태로 구조화합니다. 이렇게 구조화된 메타데이터는 IP의 특성과 제약조건을 파라미터화하여 관리할 수 있게 합니다. 따라서 특정 요구성능에 맞춰진 고정된 설계가 아니라, 다양한 성능 요구사항과 IP 조합에 따라 최적화된 설계를 생성할 수 있습니다. 예를 들어, 동일한 IP에 대해서도 클럭 주파수나 인터페이스 사양을 변경하여 다른 성능 포인트에서 활용할 수 있으며, 여러 IP들의 새로운 조합에 대해서도 검증된 인터페이스 설계를 적용할 수 있습니다.

당사의 Subsystem Library의 각 설계 결과물은 RTL부터 GDS까지의 전체 설계 데이터를 포함합니다. RTL 설계 데이터는 Verilog 코드와 관련 제약 파일들로 구성되며, 합성 이후의 게이트 레벨 Netlist와 타이밍 정보도 포함됩니다. 레이아웃 단계의 데이터는 배치 정보, 라우팅 결과, 물리적 검증 결과 등을 포함합니다.

이러한 설계 결과물들은 프로젝트 수행 과정에서 지속적으로 확장됩니다. 기 구축된 Subsystem Library의 설계 결과물은 새로운 프로젝트에 즉시 활용되며, 기존 라이브러리에 없는 새로운 IP나 Subsystem 설계가 필요한 경우에는 처음부터 재사용 가능한 형태로 설계를 진행합니다. 이는 단일 프로젝트를 위한 일회성 설계가 아니라, 향후 다른 프로젝트에서도 활용할 수 있도록 표준화되고 구조화된 설계를 수행하는 것을 의미합니다. 이렇게 설계된 결과물은 실제 칩 제작과 검증 과정을 거치며 라이브러리에 추가되어, 라이브러리의 범위가 지속적으로 확장되는 구조를 가집니다.

Design Engine

Design Engine은 세미파이브가 자체 개발한 설계 자동화 시스템으로, 반도체 설계 과정의 각 단계에서 수행되는 복잡한 작업들을 자동화하는 알고리즘들의 집합입니다.

RTL 설계 단계에서는 Subsystem Library의 메타데이터를 기반으로 Verilog 코드를 자동 생성합니다. 이 과정에서 수십만 라인에 달하는 RTL 코드가 정해진 규칙과 구조에 따라 자동으로 작성됩니다. 특히 IP 간의 인터페이스 연결, 버스 구조 설계, 제어 로직 구현 등이 자동화되어 있습니다.

검증 단계에서는 테스트벤치 생성부터 시뮬레이션 수행, 결과 분석까지의 과정을 자동화합니다. 기능 검증, 타이밍 검증, 전력 분석 등 수백 시간이 소요되는 검증 과정이 사전 정의된 시나리오에 따라 자동으로 실행되며, 발견된 오류는 체계적으로 분류되어 보고됩니다.

설계 문서화 작업도 자동화되어 있습니다. 설계 명세서, 인터페이스 정의서, 검증 보고서 등 수백 페이지 분량의 기술 문서들이 설계 데이터베이스로부터 자동으로 생성됩니다. 이 문서들은 표준화된 템플릿을 따르며, 설계 변경 사항이 실시간으로 반영됩니다.

이러한 Design Engine은 Scala/Chisel 언어로 개발되어 있어, 새로운 설계 규칙이나 최적화 전략을 유연하게 추가할 수 있습니다. 또한 모든 자동화 과정에서 생성되는 중간 결과물들이 데이터베이스에 저장되어, 설계 결정 사항들의 추적과 검증이 가능합니다.

SEMIFIVE Design Platform

설계 플랫폼은 Subsystem Library와 Design Engine을 조합하여 구축한 완성형 반도체 설계 시스템입니다. 이는 실제 칩 완성품까지 납품한 설계 결과물이자, 고객이 직접 설계하는 IP 영역을 고객사별로 달리 적용하더라도 나머지 IP와 세부 Spec., 로직, 합성, 레이아웃 결과물까지 모두 재사용 가능한 칩 설계 템플릿입니다.

통상적으로 시스템반도체는 사용 용도에 따른 요구 Spec.이 모두 상이하고, 같은 IP를 사용하더라도 소비전력, 칩 사이즈, 타이밍과 같은 제약조건과 세부적인 요구성능에 1회성으로 맞춤화된 설계를 진행하기 때문에 매번 처음부터 새롭게 로직설계, 레이아웃 디자인 등의 작업을 진행하게 됩니다.

반면, 당사의 설계플랫폼을 사용하면 고객사의 요구사항과 지정된 IP만 새롭게 추가하면, 그 외에 필수적인 IP(고속 메모리 통신, 외부 데이터 통신 등) 및 BUS 인터페이스, 레이아웃 등은 템플릿化된 플랫폼 자산을 그대로 재사용하며 빠르고 쉽게 검증된 설계를 사용하여 칩을 개발할 수 있습니다(이미 조립이 완성된 레고 완성품에서, 변경이 필요한 IP에 해당하는 기능 영역만 바꿔 끼우는 개념으로 칩 설계 가능).

세미파이브의 설계플랫폼은 최첨단공정의 반도체 가격 상승으로 인해 자체 수요에 최적화된 반도체를 직접 개발하여 성능과 비용을 최적화하고자 하는 최근의 수요처들에게 가장 유력한 반도체 개발 대안이 되고 있습니다.

(다) 세미파이브 설계플랫폼 기술 특징

아키텍처/RTL (로직설계) 경쟁력

첫째, 아키텍처/RTL(로직설계) 영역에서의 경쟁력입니다. 이는 전통적으로 팹리스 업체들이 수행해온 고부가가치, 고난이도의 기술 영역으로, 일반적인 디자인하우스에서는 거의 다루지 않았던 분야입니다. 이 영역은 개발 사양 구현에 필요한 IP 구조화, 개별 IP에 대한 깊이 있는 이해와 최적의 연결 방식 도출, 효율적인 Subsystem 설계, 그리고 정교한 Verification 및 Test code 설계 등 칩 설계의 핵심 요소들을 포함합니다. 당사는 이 분야에서 풍부한 경험을 가진 로직 설계 전담 조직을 운영하고 있으며, 플랫폼을 통해 축적된 경험을 체계적으로 IP화하여 검증된 솔루션을 제공합니다. 특히 현재 시장에서 가장 큰 수요를 보이고 있는 AI 관련 칩 분야에서 다수의 성공적인 프로젝트 수행 경험을 바탕으로 독보적인 기술력을 보유하고 있습니다.

레이아웃 디자인 경쟁력

이는 전통적인 디자인하우스들의 주요 영역이었으나, 대부분 팹리스로부터 받은 설계 로직을 파운드리 공정에 맞추는 단순 변환 수준에 머물러 있었고, 주로 범용 칩 공정 위주의 제한된 경험을 보유하고 있습니다. 반면 당사는 범용 공정에 대한 포괄적인 레이아웃 역량은 물론, AI 반도체 개발에 필수적인 4나노, 5나노 등 최첨단 선단공정에 대한 깊은 이해와 실전 노하우, 그리고 다수의 성공적인 프로젝트 경험을 보유하고 있습니다. 특히 이러한 경험들은 단순히 개별 프로젝트의 성과로 그치지 않고 체계적으로 내재화되어 당사의 플랫폼 기술 요소로 발전하고 있습니다.

Software/Test 경쟁력

당사는 일반적인 디자인하우스에서는 찾아보기 힘든 전문적인 SW 및 테스트 전담팀을 운영하고 있습니다. 이를 통해 단순한 설계 서비스를 넘어 플랫폼 기반의 완결성 있는 End-to-end 서비스를 제공하며, 반도체 구동에 필요한 최적화된 SW를 직접 개발하여 제공합니다. 또한 칩 성능 검증을 위한 정밀한 테스트와 패키징 최적화를 위해 물리적 보드를 직접 제작하여 사전 검증을 수행할 수 있는 전문 인력을 보유하고 있습니다. 이러한 역량을 바탕으로 각 칩의 특성에 최적화된 맞춤형 패키징과 테스트 서비스를 제공할 수 있으며, 이는 최종 제품의 완성도를 크게 높이는 핵심 요소가 되고 있습니다.

국내 대표 AI 반도체 팹리스와의 협업으로 증명된 세미파이브 만의 경쟁력

당사의 이러한 차별화된 기술력과 통합적인 서비스 역량은 시장에서도 명확히 입증되고 있습니다. 특히 엄격한 기준으로 파트너사를 선정하는 최고 수준의 AI 반도체 팹리스들이 당사를 공동개발 파트너로 선택하고 있습니다. 이들과의 협력을 통해 당사는 AI 반도체 개발 분야에서 독보적인 수준의 프로젝트 경험을 축적할 수 있었습니다.

이러한 협력 경험은 단순한 프로젝트 수행 실적을 넘어, 최첨단 AI 반도체 설계에 필요한 핵심 기술과 노하우의 축적으로 이어지고 있습니다. 특히 고성능 AI 연산을 위한 복잡한 시스템 구조 설계부터 최신 공정 기술을 활용한 물리적 구현까지, AI 반도체 개발의 전 영역에서 압도적인 수준의 실전 경험을 보유하게 되었습니다

엔지니어링 Risk Free 경쟁력

반도체 개발은 최소 1년 이상의 개발기간과 수백억의 개발비가 투자되어야 하는 대규모 프로젝트임에도 불구하고, 실제 칩 생산 단계에 이르러서야 제품에 대한 성능/기능을 검증할 수 있어, 중간 단계의 수많은 검증절차에도 불구하고, 개발 목적 달성에 실패하고 칩이 완성되지 않을 위험이 존재하는 프로젝트입니다.

막대한 자금과 시간을 모두 사용한 후에 결과를 확인할 수밖에 없기 때문에, 개발 프로젝트가 실패하게 되면 반도체 개발사는 막대한 사업적 타격을 입고 회사의 존폐까지도 위협을 받는 경우가 발생할 수 있고, 수요처 역시 새로운 대안을 마련하기 위해 새로운 공급망을 확보하고 기존 제품과의 호환성 유지를 위해 많은 노력을 기울여야 하는 등 큰 문제가 발생합니다.

실제로 Qualcomm社의 스냅드래곤 810 사례는 반도체 개발의 위험성을 잘 보여주는 대표적인 사례입니다. 2015년 출시된 스냅드래곤 810은 심각한 발열 문제로 인해 큰 실패를 겪었습니다. 당시 삼성전자는 갤럭시 S6에 스냅드래곤 810 대신 자체 개발한 엑시노스 프로세서를 탑재했고, LG전자의 G4도 810 대신 808을 선택했습니다.

이로 인해 Qualcomm社는 심각한 타격을 입었습니다. 2015년 회사의 주가는 약 30% 하락했으며, 수천 명의 인력 구조조정을 단행해야 했습니다. 더불어 스마트폰 프로세서 시장에서의 점유율이 크게 하락했고, 주요 고객사들의 신뢰도 역시 손상되었습니다. 특히 하이엔드 스마트폰 시장에서 큰 타격을 입었는데, 이는 유사 제품군에서의 경쟁력 약화로 이어져 수익성에도 부정적인 영향을 미쳤습니다.

이러한 사례는 Qualcomm社와 같은 세계적인 팹리스 기업도 반도체 개발의 리스크에서 자유롭지 못하다는 것을 여실히 보여줍니다. 반도체 설계의 복잡성과 불확실성을 단적으로 보여주는 예시이며, 동시에 아무리 큰 기업이라도 반도체 개발에 내재된 근본적인 리스크를 완전히 제거하기는 불가능하다는 것을 드러내는 사례입니다.

반면, 당사는 설계플랫폼 기술자산을 통해 근본적인 Risk를 제거하고, 품질과 개발 완성도가 담보된 설계 서비스를 제공하고 있습니다. 당사의 설계자산은 실제 칩 레벨로 구현 및 품질 테스트를 통과한 결과물을 자산화하고 재사용합니다. 이미 생산단계까지 모두 진행/검증이 완료된 설계를 제공하므로 처음부터 매번 새롭게 설계를 시작해야 하는 일반적인 반도체 설계 사업자들과는 달리, 시작 단계에서부터 실패 Risk가 제거된 (사전에 검증된) 설계를 제공한다는 점에서 다른 여타 경쟁사와는 차원이 다른 경쟁력을 보유하고 있습니다.

바. 신규사업 (1) 글로벌 차원의 엔지니어 역량 확충 (인도 및 베트남)

세미파이브는 현재 인도와 베트남 법인을 통해 엔지니어링 역량 보강 및 효율화를 성공적으로 진행 중에 있습니다. 당사는 앞으로 지속적으로 인도 및 베트남 법인 내 엔지니어를 추가 확보해 엔지니어링 효율성을 보강해 나갈 것입니다. 특히 인도 법인에서는 로직 설계 및 검증에 특화된 인력을 보강하고, 베트남 법인에서는 물리 설계 인력을 중심으로 확충하여 국내에 한정하지 않고 글로벌 차원에의 엔지니어링 역량 확충을 통해 급증하는 고객 수요에 대응하고, 국내 대비 상대적으로 경쟁력 있는 비용구조를 확보하고자 합니다.

(2) 미국 R 센터 설립을 통한 혁신 선행기술 주도

당사는 미국 내 엔지니어링 센터를 설립하여 칩렛(Chiplet)과 같은 혁신적인 표준 기술을 습득하고, 관련 기술 개발을 추진할 계획입니다. 이를 통해 당사의 설계플랫폼의 설계 자산 경쟁력과 규모, Coverage를 한 단계 더 강화하고, 다양한 수요처의 니즈를 충족할 예정입니다.

당사는 미국 내 R 엔지니어 센터를 구축하고 현지 선도 기술기업, 연구센터와의 기술협력을 통해 칩렛 기술과 같은 선행 기술 PoC(Proof of Concept) 과제를 수행하고, 현지 전문 엔지니어를 채용하여 기술 역량을 강화할 예정입니다. 이를 통해 차세대 반도체 기술력 확보를 지속적으로 추진해 나갈 것입니다.

(3) 글로벌 영업 채널 확장 및 프로젝트 관리/기술지원 기능 강화

당사는 국내에서 축적된 기술력을 바탕으로 글로벌 진출이 본격화되면서, 글로벌 고객들로부터 현지에서 엔지니어 지원서비스, 고객사와 긴밀한 프로젝트 관리 체계 확보 등을 요구받고 있습니다. 이에 현재 영업 중심의 해외 거점의 기능에 더해 프로젝트 관리 및 기술지원 인력과 기능을 보강하여 당사의 서비스 커버리지를 글로벌로 본격 확장해 나갈 예정입니다.