세미파이브 분기보고서 (2026.03)
6. 주요계약 및 연구개발활동

가. 경영상의 주요계약

보고서 제출일 현재 당사의 재무상태에 중요한 영향을 미치는 비경상적인 중요계약은 없습니다.

나. 연구개발 활동(1) 연구개발 조직

당사의 기업부설연구소는 전용반도체 개발 및 설계플랫폼 기술 개발을 위한 로직설계 및 소프트웨어 개발 조직으로 구성되어 있습니다. 로직설계 팀은 로직설계 및 설계자산 재사용 플랫폼 기술 개발을 담당하고, 소프트웨어팀은 검증 및 임베디드 소프트웨어 개발 및 자동화 알고리즘 개발을 담당하고 있습니다.

[연구개발 조직 역할 및 업무 내용]

구분	팀 구성	핵심 역할	업무내용

로직설계	SoC 1, 2, 3팀	플랫폼 설계자산 및 Subsystem 구축 기술 개발	설계플랫폼 기술의 설계자산인 Subsystem과 IP 온보딩에 필요한 기술을 개발하고, 재사용 가능한 형태로 Subsystem을 구축합니다.

SoC Infra팀	플랫폼 설계자산 자동화 알고리즘 기술 개발	설계플랫폼을 사용한 설계 업무 진행 시, 각 단계에서 필요한 엔지니어 작업을 자동화하는 알고리즘을 개발합니다.

소프트웨어 개발	소프트웨어팀	플랫폼 설계자산 검증 자동화 기술 개발	설계플랫폼 기술자산 재사용 조건에 따른 검증 시나리오, 테스트 벤치 등을 자동 생성, 실행을 위한 자동화 기술을 개발합니다. .

2026년 3월 31일 현재 당사는 석사급 15명을 포함하여 총 54명의 연구 인력을 보유하고 있으며, 대부분의 연구인력은 전자, 전기공학을 전공 및 유관 업계 종사 이력을 보유함으로써 반도체 개발 및 설계 분야에 대한 전문 역량을 보유하고 있습니다.

구분	인원수(명)

박사	석사	기타	합계

연구소 전체	-	14	40	54

(2) 연구개발비용(단위: 백만원)

구분	2026년(제8기 1분기)	2025년(제7기)	2024년(제6기)

연구개발비 계	4,050	22,288	9,977

회계처리	개발비 자산화 (무형자산)	-	-	-

연구개발비 (비용)	4,050	22,288	9,977

연구개발비/매출액 비율	12.84%	24.62%	13.13%

주1) 상기 연구개발비 및 연구개발비 산출을 위한 매출액은 K-IFRS 기준으로 작성되었습니다.

(3) 연구개발 실적(가) 정부출연 연구과제 현황

당사가 2025년 진행한 국책과제 목록은 아래와 같습니다.

[2025년 진행한 국책과제 리스트]

연구기관	사업명	연구과제	사업시작	사업종료

과학기술정보통신부 정보통신기획평가원	차세대지능형반도체기술개발	IoT 다중 인터페이스 기반의 데이터 센싱, 엣지 컴퓨팅 분석 및 데이터 공유 지능형 반도체 기술 개발	2020-04-01	2025-06-30

주1) 2025년 12월 31일 기준 국책과제를 진행한 사실이 없으며, 상기 표가 보고서 제출일 현재 가장 최신자입니다.

(4) 연구개발 계획당사의 연구개발 계획은 아래와 같습니다.

연구과제	연구기관	주요기술 및 경쟁력, 기대효과

14나노 AI Inference 플랫폼 2세대 Revision	세미파이브	기존 14nm 플랫폼을 최신 Generator로 업그레이드하는 개발이 진행 중. 최신 Generator를 적용함으로써 성능과 유연성을 대폭 개선하고, 데이터 센터, 컴퓨터 비전, ADAS 등 다양한 어플리케이션을 효과적으로 지원할 수 있어 어플리케이션 커버리지가 크게 확대될 것임. 특히 고객 맞춤형 IP 통합에 보다 유연하게 대응할 수 있게 되어 플랫폼의 사업성이 한층 강화될 것으로 기대됨.

칩렛 기술 기반 4나노 AI HPC 플랫폼 개발	세미파이브	최신 기술인 UCIe를 사용하여 Die to die 연결을 실현하며, arm Neoverse N2 및 Mesh 구조의 bus architecture를 통해 CML_SMP (Coherent Multichip Link Symmetric Multi-Processing) 구현함. 또한 차세대 저전력 메모리로 주목받고 있는 LPDDR6를 준비하여 고성능, 저전력의 시장 요구 사항에 대응함 칩렛 구조의 제품을 기획, 설계 및 검증, 구현 그리고 제조까지 진행하여 경험 축적을 통한 역량 확보는 물론 신규 과제 수주에 있어 레퍼런스 제품으로 경쟁력 확보함 칩렛 제품의 특징으로 신규 칩렛 제품 제조시 companion 칩렛으로 사용 혹은 검증 및 평가에 활용 가능함

4나노 AI HPC 플랫폼 개발	세미파이브	현재 진행 중인 과제와 함께 개발되고 있는 4나노 AI HPC 플랫폼은 최신 기술인 LPDDR5X를 도입하여 기존 5나노 HPC 플랫폼에서 사용된 GDDR6 대비 두 배에 달하는 512GB/s의 메모리 대역폭을 지원하는 차세대 플랫폼. 4nm 공정을 기반으로 개발됨에 따라 기존 플랫폼 대비 면적 효율, 전력 효율, 성능 면에서 획기적인 개선이 기대됨. 이는 세미파이브 AI SoC 플랫폼의 경쟁력을 한층 강화하며, 시장에서 선두 입지를 더욱 공고히 할 수 있을 것으로 예상됨.

3D 수직적층 구조 8나노 AI 반도체 플랫폼 개발	세미파이브	3D DRAM을 사용하는 제품 개발을 통해 TSV (Through Silicon Via), Hybrid bonding 기술을 사용한 수직적층 제품 플랫폼 확보

Arm Neoverse 기반 CPU 기능블록 자산화	세미파이브	Arm사의 CPU IP 제품 군 중 최고 성능 및 확장성을 갖는 라인업인 Neoverse CPU를 사용한 시스템 설계 경험을 통해 고객의 제품 사양에 맞는 커스텀 반도체 설계 역량을 확보함Arm Total Design Ecosystem에서 arm Neoverse CPU 및 IP를 사용한 커스텀 반도체 설계 파트너로 등록되어 고객 유치에 유리한 위치를 확보함고성능 제품의 구현 경험을 통해 HPC 설계 역량 강화 및 높은 수준의 설계 서비스를 제공할 수 있음

UCIe 기반 Die to Die 연결기술 자산화	세미파이브	칩렛 제품에서 필수적으로 사용되는 chip to chip 연결을 위한 주요 기술인 UCIe에 대한 이해, 설계 그리고 구현까지 진행하여 주요 기술 확보최신 기술인 UCIe를 사용한 제품 설계 과정에서 IP 제공사, 산업계 제조 기술 준비 사항에 대한 세부 사항을 점검하고, 여러 채널을 통해 업계 요구사항을 반영하여 부족한 부분에 대한 자체 기술 개발 및 추가 기능 블록 설계를 통해 시스템 반도체 적용을 실현하고 역량을 축적함설계, 검증 및 구현 완료된 UCIe 기능 시스템 블록을 확보하여 고객 제품 설계 시 자산 재사용을 통한 비용 및 일정 감소는 물론이고 설계 오류 가능성 최소화 가능함

LPDDR 6 기반 최신 메모리 설계 기술 자산화	세미파이브	LPDDR6는 JEDEC 표준화 작업이 진행 중에있는 온디바이스 인공지능용 핵심 메모리로 주목받고 있는 차세대 저전력 메모리 임JEDEC 표준 제정 완료 전부터 기술 준비를 준비하여 표준 확정 이후 최단 시간 내에 설계, 검증 및 구현까지 완료될 수 있도록 준비함설계, 검증 및 구현 완료된 LPDDR6 기능 시스템 블록을 확보하여 고객 제품 설계 시 자산 재사용을 통한 비용 및 일정 감소는 물론이고 설계 오류 가능성 최소화 가능함

PCIe Gen6 기반 고속 Interface 기술 자산화	세미파이브	PCIe Gen6 기반 고속 Interface 기술은 현재 개발 예정인 항목으로, 시장의 요구가 발생하기 전에 선제적인 기술 개발을 계획하고 있음. 최근 AI관련 반도체의 메모리 대역폭 요구사항과 스펙이 급격히 증가함에 따라 PCIe Gen6에 대한 수요가 곧 본격화될 것으로 예상되며, PCIe Gen5에 이어 초고속 범용 인터페이스 분야에서의 경쟁력을 유지하는 데 중요한 역할을 할 것으로 기대됨.

3D IC 수직적층 아키텍처 설계 기술 자산화	세미파이브	3D DRAM은 Logic die와 DRAM die를 수직 적층하는 구조로 높은 대역폭 제공이 가능함경쟁 기술인 HBM은 칩 외곽에 연결이 집중되어 채널을 확대하는 것에 한계가 있는 것에 반하여 3D DRAM은 칩 전체에 수직 연결 구조로 연결되어 더 짧은 접근시간을 가지며 더 많은 연결을 통해 높은 대역폭을 실현함. 또한 AI 반도체에서 특징으로 하는 분산/병렬 처리 및 고대역폭 확보에 유리한 기술로 최근 업계에 높은 관심을받고 있음중국 반도체 제재 상황에서 HBM의 사용이 불가해진 중국에서 대안으로 투자 및 기술 개발이 적극적으로 이뤄 지고 있으며 실제 제품 출시가 이뤄지고 있음3D DRAM 기술은 아직 초기 단계로 중국 외에서 사용 사례는 많지 않은 것으로 파악되나 높은 메모리 대역폭을 요구하는 제품에서 3D DRAM은 매력적인 기술로 매우 빠른 성장이 예상됨3D DRAM 사용에 최적화된 아키텍쳐 설계, 검증 및 구현 완료된 3D DRAM 기능 시스템 블록을 확보하여 고객 제품 설계 시 자산 재사용을 통한 비용 및 일정 감소는 물론이고 설계 오류 가능성 최소화 가능함

RTL Generator 고도화	세미파이브	RTL Generator는 세미파이브 methodology의 핵심 기술로, 고객 요구사항 수용력 확대와 신기술 대응을 위해 지속적인 개선이 이루어지고 있음. 현재는 고대역폭 SoC 인터커넥트 기능 확장, 성능 최적화, SDC(Synopsys Design Constraints) 생성 기능 개발에 집중하며, 향후 전력 효율 최적화를 위한 SCU(SoC Control Unit) 기능 강화를 계획 중. 이를 통해 더 많은 고객의 맞춤형 설계 요구를 충족하고, 경쟁력 있는 신규 기술 지원이 가능하게 될 것임.

Document Generator 고도화	세미파이브	Document Generator 고도화는 프로젝트 문서 생성을 혁신하기 위한 기술로, 현재 신규 과제용 데이터시트 완전 자동 생성 개발에 집중하고 있음. 향후 보고서, 전달물, 체크리스트, 리뷰 시트 등 모든 프로젝트 문서를 자동화하여 고객ㆍ개발팀ㆍ경영진이 실시간으로 진행 상황을 정확히 모니터링하고, 오류 없는 산출물을 신속히 전달할 수 있는 체계를 구축하는 것을 목표로 하고 있으며, 이를 통해 프로젝트 관리 효율성을 극대화하고 개발 주기를 단축하며, 완성도 높은 문서 기반의 원활한 커뮤니케이션을 실현할 예정.

Automation 알고리즘 고도화	세미파이브	Automation 알고리즘 개발은 SoC 개발 과정의 효율성을 극대화하기 위한 핵심 과제로, 현재 SoC 검증,메모리 생성, RTL 릴리스 프로세스 등의 서비스를 제공하고 있으며, 개발자가 반복되는 업무에서 벗어나 보다 창의적인 부분에 집중할 수 있도록 도와줌으로써 SoC팀의 생산성 향상에 기여하고 있음. SoC 개발에서 반복적으로 수행되는 모든 작업들을 단위 서비스로 개발하여 개발팀의 업무 효율을 높이는 것을 목표로 하며, 최종적으로는 이러한 단위 서비스들을 통합해 SoC 프로젝트 전체를 총괄 관리할 수 있는 자동화 서비스를 구축할 것임.