파두 반기보고서 (2025.06)
6. 주요계약 및 연구개발활동

가. 경영상의 주요계약 당사는 보고서 작성기준일 현재 회사의 재무상태에 중요한 영향을 미치는 비경상적인 주요 계약은 없습니다. 나. 연구개발 활동(1) 연구개발활동의 개요 당사의 주력 제품인 PCIe Gen3, Gen4를 지원하는 데이터센터용 NVMe SSD 개발 및 양산에 이어, 최근 다수의 고객과의 공급 논의를 바탕으로, PCIe Gen5를 지원하는 데이터센터용 NVMe SSD를 개발 완료하였습니다. 이미 양산 매출로 확인된 기술적 차별성과, 제품의 완성도를 바탕으로 PCIe 규격의 발전과 데이터센터 고객의 필요 시점에 발맞추어 향후 지속적으로 데이터센터용 NVMe SSD를 고도화해 나갈 계획입니다. 또한 당사는 데이터센터에서 가장 많은 자원을 필요로 하는 AI의 학습 및 추론을 위한 워크로드와 video processing 워크로드의 성능과 소비전력을 최적화 목표로 연구개발의 분야를 확장하고 있습니다. 당사가 연구개발을 진행하고 있는 분야는 1) 통신반도체(CXL 네트워크 반도체), 2) 저장반도체(CXL 메모리용 반도체), 3) 전력반도체(PMIC) 등이며, 다양하고 방대한 연구 개발을 효율적으로 추진하기 위해 과제 성격 및 진행도에 따라 자체 사업화 조직, 사내 TF, 산학과제, 외부 기업들과의 파트너쉽 등을 적극적으로 활용하고 있습니다.

(2) 주요 연구개발 조직(3) 연구개발 비용

당사는 신제품 개발 및 SSD컨트롤러 시장에서의 경쟁 우위 확보를 위해 매년 매출액의 상당 부분을 연구개발비로 지출하고 있습니다. 당사의 최근 3개년 연구개발비용 및 매출액 대비 비중은 아래와 같습니다.

[ 경상연구개발비/ 매출액 비중(%) ]
(단위: 백만원)

구분	2025년 당반기	2024년	2023년

연구개발비	27,612	66,093	51,742

매출액	42,898	43,503	22,471

(매출액 대비 비율)	64.37%	151.93%	230.26%

(4) 연구개발 실적① 자체 개발 과제- 진행 완료 과제

당사의 과거 3 개년간의 자체 개발과제 현황은 다음과 같습니다.

연도	연구개발과제	적용제품	비고

2024년	- PCIe Gen6 NVMe 기업용 SSD 컨트롤러 SoC 개발	FC 6161	Gen6 컨트롤러 개발 개시

- PCIe Gen5 NVMe E3.S 기업용 SSD Module 개발	ECHO Gen5	PCIe Gen5 E3.S SSD 개발 완료

- PCIe Gen5 NVMe U.2 기업용 SSD Module 개발	ECHO Gen5	PCIe Gen5 U.2 SSD 개발 완료

2023년	- PCIe Gen5 NVMe 기업용 SSD 컨트롤러 SoC 개발	FC 5161	Gen5 컨트롤러 개발 완료

- PCIe Gen5 NVMe E1.S 기업용 SSD Module 개발	ECHO Gen5	PCIe Gen5 E1.S SSD 개발 완료

2022년	- PCIe Gen4 NVMe U.2 기업용 SSD Module 개발	DELTA Gen4	PCIe Gen4 U.2 SSD 개발 완료

- PCIe Gen5 NVMe E1.S 기업용 SSD Module 개발(주)	ECHO Gen5	PCIe Gen5 E1.S SSD 개발 개시

2021년	- PCIe Gen5 NVMe 기업용 SSD 컨트롤러 SoC 개발	FC 5161	Gen5 컨트롤러 개발 개시

- PCIe Gen4 NVMe U.2 기업용 SSD Module 개발	DELTA Gen4	PCIe Gen4 U.2 SSD 개발 개시

- PCIe Gen3 NVMe E1.S 기업용 SSD Module 개발	BRAVO Gen3	PCIe Gen3 E1.S SSD 개발 완료

- PCIe Gen4 NVMe U.2 Aerospace Module 개발	DELTA Gen4	PCIe Gen4 Aerospace용 SSD 개발 완료

- 진행중인 과제

연구과제명	연구기간	연구 결과 및 기대효과	적용제품	비고

3세대 제품군 고도화 과제	2023.01~	마이크로 아키텍처 설계 고도화	ECHO Gen5	-

소프트웨어 기술 플랫폼화

경쟁사 대비 성능 격차 유지 및 시장 확대

CXL스위치 반도체개발 과제	2022.08~	CXL 프로토콜 지원 메모리 및 관련 소프트웨어 개발	개발중	-

FPGA 기반의 CXL 메모리 PoC 개발

CXL 스위치 반도체의 제품화

전력반도체(PMIC)개발 과제	2021.12~	94% 이상의 전력 효율을 갖는 데이터 센터용 Power Solution 개발, Gen5 SSD 모듈에 적용 시험중	개발중	-

Gen6 용 고성능, 고효율 Power Solution 개발

DDR5 DIMM 용 PMIC5020 Class Power IC 개발

② 정부 국책 과제

연구과제명	주관부서	연구기간	지원받은사업비(천원)	관련제품	비고

대규모 데이터 처리를 위한 확장 가능한 CXL 메모리 시스템 및 NDP 아키텍처 개발	과학기술정보통신부	2024.04~2027.12	2,500,000	CXL switch HW 및 SW	개발중

Smart NIC 설계 및 Smart NIC를 활용한 네트워크 시스템 기술 개발	과학기술정보통신부	2024.04~2028.12	1,255,000	Smart NIC 기반 Framework 상용화	개발중

초고성능 컴퓨팅을 위한 고신뢰, 초절전 eSSD 용 저전압 Power Loss Protection (PLP) 및 Multi-channelPMIC 통합 전력 반도체 개발	산업통상자원부	2023.05~2025.12	1,891,000	eSSD용 통합 전력반도체	개발중

PCIe4.0 표준을 지원하는 데이터센터용 SSD 개발	중소기업기술정보진흥원	2020.11~2022.11	600,000	DELTA Gen4	개발완료

초고성능컴퓨터 I/O 워크로드에 최적화된 NVMe SSD 요소 기술 개발	재단법인 초고성능컴퓨팅 연구단	2016.11~2021.06	565,000	BRAVO Gen3	개발완료

DELTA Gen4

(5) 향후 연구개발 계획

① 데이터센터용 차세대 NVMe SSD1,2세대 데이터센터용 NVMe SSD까지는 시장에서 당사의 실력을 검증, 평가받아야 했기 때문에 서로 다른 회사의 NAND 플래시메모리를 지원하면서도 당사가 컨트롤러, 소프트웨어, 모듈 PCB, 검증, SCM, 및 양산에 이르기까지의 전 과정을 직접 수행할 수밖에 없었으며 따라서 시장을 확대하는 것 또한 제한적일 수밖에 없었습니다. 본사 제품의 경쟁력은 강화하고, 확장성을 극대화하기 위해 당사는 3세대 제품부터 고성능, 고신뢰성, 저전력 컨트롤러 고도화 및 소프트웨어 기술 플랫폼화에 집중하고 있습니다. 컨트롤러 고도화는 이미 완성된 아키텍처를 바탕으로 고객 요구 사항과 NAND 플래시메모리 기술 변화를 수용하는 마이크로 아키텍처의 설계 고도화, 검증 고도화, 및 칩 제작의 고도화로 이루어집니다. 별도의 아키텍트 TF 조직과 상품 기획 조직의 협업과 다양한 고객의 요구 사항들을 반영하여 마이크로 아키텍처 설계 고도화를 달성해 나가고 있습니다. 그리고 4세대 컨트롤러부터는 ASIC emulator와 검증 조직의 강화를 통해 컨트롤러에 대한 검증 범위는 확대하면서도 검증 기간은 단축할 것입니다. 마지막으로 경쟁사와 동등한 수준의 선단 공정을 활용하여 칩을 제작함으로써 성능과 소비전력의 격차를 더 확대해 나갈 것입니다.

또한 현재 당사는 데이터센터용 SSD를 개발하기 위한 전 기술 영역을 모두 내재화하여 데이터센터 고객에게 SSD를 공급하거나, NAND 플래시메모리 제조사로 하여금 SSD에 대한 제조와 보증만을 하게 하고 있습니다. 하지만 3세대 컨트롤러부터는 SSD용 소프트웨어를 플랫폼화 함으로써 NAND 플래시메모리 제조사와 데이터센터 내에 있는 소프트웨어 개발자들이 당사의 컨트롤러를 활용하여 직접 자신들의 SSD를 customize할 수 있도록 하여 보다 확장된 고객기반을 구축하고자 합니다.

② 통신반도체 [CXL Switch]

CXL은 데이터센터 서버들의 다양한 프로세싱 유닛들인 CPU, GPGPU, AI chip, DPU가 보유한 메모리들 사이의 cache 일관성을 보장하며 각자 보유한 메모리들 사이의 공유를 지원하는 데이터센터향 차세대 메모리 네트워크 프로토콜입니다. CPU의 강자인 Intel, AMD뿐만 아니라 최종 수요처인 Meta, Microsoft, Google등과 같은 거대 하이퍼 스케일러도 모두 CXL 컨소시움에 적극적으로 참여하고 있기 때문에 발전 전망이 매우 밝으며 CXL 버전 1.1을 지원하는 첫 CPU가 2023년에 출시되었으며, 이어 2024년에는 CXL 버전 2.0을 지원하는 CPU(Granite Rapids)가 출시된 바 있습니다.향후 2020년대 중 후반 이후 출시될 프로세싱 유닛들은 폭발적으로 증가할 것으로 예상되고 있습니다. CXL을 지원하는 프로세싱 유닛들 사이의 메모리가 공유되기 위한 핵심 요소는 CXL네트워크 반도체이며, 본 사에서는 해당 CXL 반도체 개발을 위해 2023년 미주 R 센터를 구축하여 초기 PoC를 위한 IP를 설계하고 있습니다. 당사가 이미 보유한 고속 serial link 용 SoC기술 및 모듈 하드웨어 개발 기술과 하드웨어 소프트웨어 통합 최적화 설계 기술에 미주R 센터에서 개발할 CXL 네트워크 IP를 결합하여 경쟁력 있는 CXL Switch 및 제품을 개발하는 것을 목표로 하고 있습니다.

③ 저장반도체 [CXL 메모리용 반도체]

Video 관련 데이터와 함께, 최근 선풍적인 주목을 받고 있는 ChatGPT에서 볼 수 있는 바와 같이 초거대모델을 지원하는 AI 학습과 추론과 관련된 데이터에 대한 빠르고 효율적인 처리는 차세대 데이터센터의 핵심 서비스 및 워크로드가 되고 있습니다. 초거대모델은 그 이름에서 알 수 있는 바와 같이 모델의 크기가 크고 GPU memory에 저장되는 모델과 관련된 가중치 파라미터가 거대하기 때문에 하나의 GPU에서 학습과 추론을 담당할 수 없습니다. 이러한 문제를 해결하기 위해 현재는 모델 자체를 분할하는 모델 병렬화와 학습에 사용되는 데이터를 분할하여 처리하는 데이터 병렬화 등의 기법을 통해 여러 개의 GPU를 통해 분산 학습 및 분산 추론하는 방식으로 진화하고 있습니다. 예컨대 ChatGPT는 1,750억개의 파라미터를 유지하기 위해 10,000장의 GPU를 활용하고 있습니다. 데이터와 모델을 서로 다른 GPU와 해당 GPU들의 메모리에 분할하여 처리하면서도 사용자 입장에서는 하나의 모델처럼 동작해야 하기 때문에 현재 구조의 GPU들을 활용한 분산 학습 및 추론은 극심한 동기화 오버헤드를 겪을 수밖에 없습니다. 더불어 일반 목적의 GPU는 소비 전력이 매우 클 뿐만 아니라, 확장성에도 한계가 있기 때문에, 초거대모델의 파라미터가 폭발적으로 증가함에 따라 성능 및 전력 문제는 점점 더 심각해질 것입니다.앞서 설명한 메모리 네트워크인 CXL 프로토콜은 서로 다른 프로세싱 유닛들, 예컨대 GPU들 사이의 캐시 일관성을 보장하는 메모리 공유를 지원합니다. 따라서 모델의 크기가 커짐에 따라 메모리 증량이 필요한 경우, GPU의 개수를 늘리는 것이 아니라, CXL을 지원하는 메모리만을 증량함으로써 메모리 한계 문제에 대처할 수 있습니다. 본 사의 차세대 TF에서는 Syracuse 대학, DGIST, 숭실대와 함께 2022년부터 CXL 프로토콜을 지원하는 메모리, 관련 SW 및 서비스에 연구 및 개발하고 있습니다. 본사의 CXL 메모리는 용량당 가격과 소비전력 모두를 고려하여 DRAM뿐만 아니라 DRAM 캐시와 NAND flash memory를 메모리 타입으로 지원할 것입니다. AI 학습 및 추론은 메모리 접근 패턴이 예측 가능하므로 본사에서 개발한 caching 및 prefetching 알고리즘을 통해 캐시 미스 오류를 0%로 만들 수 있을 것으로 기대하고 있습니다. 이미 Computer science분야에서 국제적으로 저명한 학술대회인Usenix ATC에 관련 논문을 제출하는 등의 연구 개발 활동을 활발히 진행 중에 있습니다.

④ 전력반도체 [PMIC]

데이터센터용 뿐만 아니라 모든 반도체 및 해당 반도체를 이용한 제품(예컨대 GPU chip과 GPU 카드, SSD controller와 SSD)은 다양한 종류의 파워 레일이 필요하며, 하나의 파워 소스로부터 다양한 종류의 파워 레일을 공급할 수 있는 power solution 칩들, 대표적으로 Power Management IC (PMIC)가 필수적입니다. 기성의 PMIC는 범용성을 목표로 하고있어 해당 칩을 사용하는 제품의 파워 레일별 소비전력 패턴에 최적화되어 있지 않기 때문에, 단가가 비싸며, 전력 효율도 매우 낮습니다. 예컨대 80%의 전력 효율을 가진 PMIC를 채택한 반도체 및 제품은 시스템에서 100W를 공급해주어도, 실제 반도체에게 전달되는 전력은 80W 밖에 되지 않기 때문에, 90%의 전력 효율을 가진 PMIC에 비해 10W를 낭비하게 되는 문제가 있습니다. 데이터센터 수준에서의 전력 효율성의 문제점을 미리 인식한 당사는 2021년 power solution팀을 셋업하고, 자체적으로 데이터센터용 반도체와 제품용 PMIC를 개발해 나가고 있습니다. 당사의 PMIC는 다양한 파워 레일 전체 및 해당 파워 레일을 모든 전류 구간에서 전류 용량 가변성을 제공하는 특허 기술을 기반으로 90%~95% 이상의 전력 효율을 목표로 개발하고 있습니다. 더불어 PMIC 설계를 최적화하여 경쟁사 대비 30% 정도 낮은 원가 경쟁력 확보를 목표로 하고 있습니다.