퀄리타스반도체 분기보고서 (2024.03)
6. 주요계약 및 연구개발활동

가. 경영상의 주요계약당사는 현재 회사의 재무상태에 중요한 영향을 미치는 비경상적인 주요계약은 없습니다. 나. 연구개발 활동(1) 연구개발활동의 개요

당사는 초고속 인터커넥트를 위한 인터페이스 IP 제품(MIPI PHY IP, 디스플레이 칩셋 PHY IP,PCIe PHY IP 등)을 중심으로 사업을 영위하고 있으며, Box-to-box, On-board, Die-to-die와 같은 단거리 응용분야를 중심으로 SoC 및 모듈 제품까지 개발하고 있습니다. 또한 MIPI 및 TCON 인터페이스, Intra-Panel 인터페이스, PCIe, SERDES와 관련하여 9개의 IP를 양산하고 있으며, 추가로 10개 IP의 개발을 추진하는 등 적극적인 자세로 연구개발의 활성화를 지속하고 있습니다.

(2) 연구개발 조직 당사는 Mobile IP 개발팀, SERDES IP 개발팀, Controller IP 개발팀, Display IP 개발팀을 보유하고 있으며, IP 포트폴리오를 확대하기 위해 SERDES IP, MIPI PHY IP및 컨트롤러 IP, 디스플레이용 인터페이스 IP, UCIe IP 등의 분야에서 공정 다변화, 최신 규격구현, 성능 개선 등에 대한 연구개발을 적극 수행하고 있습니다.

팀	주요 개발 제품	담당업무 및 역할

Application Engineering팀	반도체 IP 기술지원	-반도체 IP 기술지원을 전담-반도체 IP에서 발생하는 기술문의 대응 및 이력 관리

Mobile IP 팀	MIPI D-PHY, C-PHY Master/Slave PHY	-모바일 AP나 자동차 전장 분야에 사용되는 카메라 인터페이스, 디스플레이 인터페이스 등 개발

Display IP 팀	eDP RX PHY, Intra-Panel Interface TX PHY	-TCON IC, DTV SoC, DDI 등 디스플레이 칩셋을 위한
TCON 인터페이스, Intra-panel 인터페이스 규격 IP 개발

SERDES IP 팀	PCIe 4.06.0 PHY, 100G SERDES PHY
Optical Front-end IC, Retimer IC	-Multi-level Signaling SERDES IP(PCIe, 100G SERDES)
-Optical Front-End IC, Retimer IC 개발

Optical Interconnect 팀	400G 트랜시버	-데이터 센터나 디스플레이 분야의 AOC 모듈 개발
-타 개발팀에서 제작한 시제품 반도체의 실물검증

Controller IP 팀	컨트롤러 IP	-Mobile IP, SERDES IP 등을 제어하고 관리하기 위한 개발
-Controller IP를 Softmacro IP 형태로 개발

UCIe IP팀	UCIe PHY IP	-UCIe IP 설계 기술 개발-칩렛 전용 인터페이스 핵심 원천 기술 개발

(3) 연구개발 비용 당사는 고부가가치 IP 개발을 위한 경쟁 우위 확보를 위해 매년 매출액의 상당 부분을 연구개발비로 지출하고 있습니다. 당사의 최근 3개년 연구개발비용 및 매출액 대비 비중은 아래와 같습니다.

[ 경상연구개발비/ 매출액 비중(%) ]

(단위 : 백만원, %)

과 목	2024연도 1분기
(제8기)	2023연도
(제7기)	2022연도
(제6기)	비 고

연구개발비용 계	4,649,136	16,162	8,667	-

매출액	743,129	10,775	10,789	-

(정부보조금)	340,236	-4,211	-2,203	-

연구개발비 / 매출액 비율
[연구개발비용계÷당기매출액×100]	625.62%	150.00%	80.34%	-

(4) 연구개발 실적1) 자체 개발 과제

당사의 자체 개발과제 현황은 다음과 같습니다.

IP 구분	IP명	공정	규격	사업화 현황

MIPI	PHY IP	dnm	CPHY v2.1	개발중

MIPI	PHY IP	enm	DCPHY combo	개발중

MIPI	Controller IP	-	DSI Ver1.2 Receiver	개발중

MIPI	Controller IP	-	DSI Ver1.2 Transmitter	개발중

Chiplet	PHY IP	dnm	UCIe v1.1	개발중

TCON	Controller IP	-	DSC ver1.2a Decoder	개발중

PCIe	PHY IP	cnm	PCIe 4.0	양산중

PCIe	PHY IP	dnm	PCIe 4.0	개발진행중

PCIe	PHY IP	bnm	PCIe 4.0	개발진행중

PCIe	PHY IP	dnm	PCIe 6.0	개발진행중

TCON	PHY IP	bnm	eDP RX v1.4b	양산중

TCON	PHY IP	bnm	eDP RX v1.5a	양산중

TCON	PHY IP	bnm	Multi Protocol TX ( 4G )	양산중

TCON	PHY IP	anm	Multi Protocol TX ( 4G )	양산중

TCON	PHY IP	cnm	Multi Protocol TX ( 4G )	양산준비

Data Center	PHY IP	bnm	112G SERDES PHY - VSR	개발진행중

Display AOC	IC	180nm	Display optical sideband repeater	양산준비

Data Center	IC	BiCMOS 180nm	LD driver, TIA receiver for DP/HDMI	양산준비

Display AOC	IC	BiCMOS 180nm	LD driver, TIA receiver for USB	개발진행중

Display AOC	Module	-	DisplayPort AOC	시제품

2) 정부과제

당사의 정부과제 수행 실적은 다음과 같습니다.

(단위 : 천원)

연구과제명	정부부처	연구기간	정부사업비	구분	비고

8K UHD를 위한 AOC 핵심기술 국산화 및 제품 개발	중소벤처기업부	2018-05-01 ~ 2020-04-30	500,000	참여	완료

POF 기반 UHD TCON 인터페이스를 위한 광송신기 및 광수신기 집적회로	중소벤처기업부	2018-06-12 ~ 2019-06-11	150,000	주관	완료

단거리 광통신을 위한 초저전력 광통신 반도체 집적회로 개발	중소벤처기업부	2018-11-01 ~ 2020-10-31	500,000	주관	완료

25-Gb/s 급 광 수신기 회로의 성능 최적화	과학기술정보통신부	2019-03-01 ~ 2020-02-28	50,000	참여	완료

데이터센터 AOC를 위한 광통신용 반도체 집적회로	중소벤처기업부	2019-05-01 ~ 2020-04-30	80,000	주관	완료

인공지능 및 데이터 센터 인터커넥트를 위한 100Gbps급 인터페이스용 SERDES IP 개발	산업통상자원부	2020-04-01 ~ 2022-12-31	889,000	주관	완료

단일기판 구조의 광전 SoC기술 및 이를 이용한 WLP개발	산업통상자원부	2020-04-01 ~ 2023-12-31	880,000	참여	완료

HDMI2.0 및 Displayport1.4 규격의 Full-optic AOC를 위한 ASIC	중소벤처기업부	2020-05-01 ~ 2020-12-31	159,600	주관	완료

데이터 센터 인터커넥트를 위한 50Gb/s급 광송신기 및 광수신기 집적회로 개발	중소벤처기업부	2020-11-12 ~ 2023-05-09	450,000	주관	완료

Displayport2.0 규격의 Full-optic AOC를 위한 ASIC 및 모듈 사업화	중소벤처기업부	2021-01-01 ~ 2021-12-01	144,000	주관	완료

차량 및 8K 디스플레이와 데이터 센터를 위한 DOW 기반 초고집적 광인터커넥트 AOC 개발	과학기술정보통신부	2021-04-01 ~ 2023-12-31	900,000	주관	완료

차세대 UHD 디스플레이를 위한 TCON용 10Gbps급 인터페이스 IP 개발기술 개발	산업통상자원부	2021-06-01 ~ 2023-12-31	2,244,000	주관	완료

DOW기술 적용된 초고집적 저가형 400Gbps 광트랜시버 개발	산업통상자원부	2022-01-01 ~ 2023-12-31	316,000	참여	완료

Displayport2.0 규격 광트랜시버를 위한 ASIC 및 모듈	중소벤처기업부	2022-01-01 ~ 2022-12-01	175,000	주관	완료

인공지능 및 데이터 센터를 위한 초고속 인터커넥트 토탈솔루션	중소벤처기업부	2023-04-27 ~ 2023-12-01	305,000	참여	완료

인공지능 및 자동차 SoC용 칩렛 인터페이스를 위한 Tbps/mm급 인터페이스 IP 및 실리콘 포토닉스 응용기술 개발	과학기술정보통신부	2023-04-01 ~ 2027-12-31	4,602,500	주관	진행

인공지능 및 차세대 스토리지 SoC를 위한 PCIe 6.0 PHY향 디지털 신호처리 기반 64Gb/s PAM4 SERDES IP 개발기술 개발	산업통상자원부	2023-05-01 ~ 2025-12-31	926,000	주관	진행

인공지능 및 자동차 SoC용 칩렛 인터페이스를 위한 Tbps/mm급 인터페이스 IP 및 실리콘포토닉스 응용기술 개발	과학기술정보통신부	2024.01.01 ~ 2024.12.31	850,500	주관	진행

인공지능 및 차세대 스토리지 SoC를 위한 PCIe 6.0 PHY 향 디지털 신호 처리 기반 64Gb/s PAM4 SERDES IP 개발기술 개발	산업통상자원부	2024.02.01 ~ 2024.12.31	219,600	주관	진행

(5) 향후 연구개발 계획

당사의 초고속 인터커넥트를 위한 반도체 IP 제품은 모바일 기기용 MIPI 계열, 인공지능 및 데이터 센터를 위한 PCIe/SERDES 계열, 디스플레이 칩셋 계열로 구분할 수있으며, 새로운 규격 IP 제품의 개발과 동시에 기존 제품의 공정 다변화도 함께 이루어지고 있습니다.

(가) MIPID-PHY IP와 D/C-PHY Combo IP가 현재 양산 중에 있으며, 컨트롤러인 DSI 및 CSI의 개발도 진행되고 있습니다. 향후 기존 IP의 미세공정화 및 상위 버전의 컨트롤러 개발을 계획하고 있습니다.

(나) PCIe/SERDESPCIe 4.0 IP가 현재 양산 중에 있으며, Multi-level Signaling SERDES 기술을 적용한 PCIe 6.0 IP와 100G SERDES PHY 제품의 개발이 진행되고 있습니다. 향후 PCIe 6.0 IP를 다양한 공정에 개발하는 것을 목표로 하고 있습니다.

(다) 디스플레이 칩셋eDP RX PHY와 Intra-Panel Interface TX PHY가 양산 중에 있으며, eDP TX PHY의 개발이 진행되고 있습니다. 이미 양산 단계에 들어선 반도체 IP 제품들도 다양한 공정으로 다변화함으로써 더욱 완성적인 IP 포트폴리오를 확보할 계획입니다.

(라) 모듈/IC데이터 센터 내부 인터커넥트를 위해 당사는 Ethernet용 트랜시버와 AOC 모듈의 핵심이 되는 Optical Front-end 및 Retimer IC를 제품화하고 있으며, 이러한 IC를 적용한 400G Ethernet용 트랜시버와 AOC 모듈 제품 개발을 진행하고 있습니다. 또한 당사의 Optical Front-end IC와 Sideband ASIC을 탑재한 DisplayPort 2.0 All-optic AOC를 개발하여 국내외 전시회 출품 및 고객사 호환성 양산검증을 진행하였으며, 다른 인터페이스 표준에도 대응할 수 있도록 기술을 확장할 계획입니다.

[연구개발 계획]

IP 구분	IP명	공정	규격	사업화 현황

MIPI	DCPHY combo	fnm	PHY IP	계획중

MIPI	CSI-2 Ver1.3 Receiver	-	Controller IP	계획중

AP	DSC ver1.2a Encoder	-	Controller IP	계획중

PCIe	PCIe 6.0	enm	PHY IP	계획중

PCIe	PCIe 6.0	fnm	PHY IP	계획중

Display AOC	HDMI AOC	-	Module	계획중

Data Center	400G Ethernet AOC	-	Module	계획중