퀄리타스반도체 반기보고서 (2025.06)
2. 주요 제품 및 서비스

초고속 인터커넥트(Interconnect) 기술은 둘 이상의 개체가 방대한 데이터를 전달하는 상호연결을 구현하기 위한 것으로, 첨단 ICT 기술의 확산과 더불어 폭증하는 데이터 트래픽(Data Traffic)에 따라 그 중요성이 지속적으로 부각되고 있습니다. 초고속 인터커넥트 기술이 연결하는 거리에 따라 동작하는 환경과 요구하는 특성이 달라지기 때문에, 이를 규정하는 다양한 규격이 배포되었으며, 응용분야에서 요구하는 전송속도의 상향에 맞추어 주기적으로 규격의 업데이트가 이루어지고 있습니다.

출처 : 당사 내부 자료당사가 보유한 초고속 인터커넥트의 핵심기술인 서데스(SERDES) 기술은 SoC 내부의 저속 병렬 데이터를 직렬화 하여 하나의 채널에서 초고속으로 전송하는 기술로 USB, HDMI, Displayport, MIPI, PCIe, Ethernet 등 대부분의 규격에 적용되고 있는 기술로 현재 대부분의 초고속 인터커넥트에 사용되고 있습니다.

출처 : 당사 내부 자료당사에서는 서데스(SERDES) 회로 설계 기술을 기반으로 설립하여, 초고속 인터커넥트를 위한 초고속 인터페이스 IP 제품을 중심으로 사업을 영위하고 있으며, Box-to-box, On-board, Die-to-die와 같은 단거리 응용분야를 중심으로 초고속 인터커넥트 토털 솔루션을 제공할 계획입니다.

가. 주요 제품 설명

구분	IP	제품설명

초고속 인터페이스 PHY 및 관련 IP 라이센싱	MIPI PHY IP	- MIPI Alliance가 제정한 대표적인 인터페이스 규격으로는 SoC와 카메라를 연결하는 CSI, SoC와 디스플레이를 연결하는 DSI, 그리고 이들 인터페이스에서 실제 전기적으로 데이터 전송을 수행하는 D-PHY와 C-PHY가 있습니다.- 당사는 MIPI PHY IP에 대한 전문성과 설계 및 검증 경험을 바탕으로, 다양한 초미세 FinFET 공정에서 양산된 다수의 MIPI PHY IP를 확보하고 이를 SoC 개발업체 등 파운드리 고객에게 라이센싱하고 있습니다.- 개발된 IP들은 Mobile용 AP, Automotive용 SoC, Surveillance용 SoC, AI용 SoC 등에 사용이 되고 있습니다.

MIPI controller IP(softmacro)	- SoC에서 PHY IP가 데이터의 물리적 전송을 담당하고 있다면, Controller IP는 PHY의 동작을 제어하고 데이터를 표준 프로토콜에 따라 처리하는 역할을 합니다. 이 두 요소가 함께 sub-system 형태로 SoC 내에 집적되어야만 SoC와 다른 기기 사이의 안정적인 고속 통신이 가능합니다.- SoC 제조사가 PHY IP와 Controller IP를 서로 다른 vendor로부터 공급받는 경우 두 IP 사이의 호환성에 문제가 발생하지 않도록 엄격한 검증 작업을 거쳐야 하는 번거로움이 있는데, 특히 MIPI는 규격 자체의 설계자유도가 높기 때문에 다른 규격들 대비 이 문제가 심각할 수 있습니다.-이에 당사는 당사에서 제공하는 MIPI PHY와 완벽한 호환성을 가지는 MIPI DSI-2 Tx, DSI-2 Rx, CSI-2 Rx 3종의 Controller IP를 개발하였으며, PHY와 함께 고객사에게 IP를 제공함으로써 고객에게 큰 편의성과 신뢰성을 줄 수 있습니다.- 최근 차량용반도체는 ADAS의 발전으로 인해 다양한 MIPI solution을 요구하는 추세인데, 당사의 MIPI IP들이 이에 활용될 것을 대비해 ISO26262 표준의 ASIL 등급 인증을 획득하는 것을 목표로 개발을 진행하고 있습니다.

Video encoder and decoder IP (softmacro)	- 고해상도 영상을 송수신하기 위해서는 큰 데이터 대역이 필요하며, 이는 고속동작하는 인터커넥트와 큰 전력을 요구합니다. 전력관리가 엄격하게 요구되는 모바일 응용에서는 많은 양의 영상데이터를 압축하고 이를 전송하므로써 송수신기가 부담을 낮추는 방식을 사용하는데 이때 영상을 압축 (인코딩)하고 다시 해제(디코딩) 할 수 있는 회로가 필요합니다.- 현재 해당분야에서 가장 많이 사용되는 방식은 VESA에서 제안한 DSC방식의 인코더/디코더 솔루션입니다. 당사에서는 최신 DSC Encoder decoder IP개발 검증을 완료하였습니다.

PCIe IP	- PCIe(Peripheral Component Interconnect Express) 규격은 PC와 주변 기기와의 연결을 위한 직렬 인터커넥트 기술로, 향후 CXL, UCIe 등과 같은 규격에서 PCIe 규격의 PHY 또는 컨트롤러 규격을 그대로 채용하는 등 적용 영역이 점차 넓어질 전망입니다.- PCIe PHY IP는 Hardmacro IP로, 공정 특성에 절대적인 영향을 받으므로 각 공정 노드에 독립된 PHY IP를 별도로 개발하여야 하며, 당사는 현재 cnm 공정의 PCIe 4.0 PHY IP를 라이센싱하고 있습니다. 또한 PCIe 4.0 PHY IP를 다양한 공정으로 확장하고 있으며, 차세대 IP인 PCIe 6.0 PHY IP를 dnm공정에서 개발하고 있습니다. - 당사는 PCIe에 대한 종합적인 솔루션을 제공함으로써 더욱 큰 부가 가치를 창출해나갈 계획입니다.

디스플레이 칩셋 인터페이스 IP	- 영상매체 시청의 중심이 Laptop, Tablet PC, Smartphone 등 Mobile 기기로 이동하면서, 디스플레이 패널 제품이 다변화됨에 따라 응용분야별, 고객사별 최적화의 요구가 높아지고 있어, 디스플레이 패널에 탑재되는 Display Chipset 또한 새로운 성장동력을 얻고 있습니다.- 당사는 TCON(Timing Controller) 인터페이스 IP와 Intra-Panel 인터페이스 IP를 양산하고 있으며, 고화질 영상데이터 전송을 위한 초고속 인터페이스의 IP의 확보가 디스플레이 칩셋 개발에 중요한 과제로 부각됨에 따라 SoC 탑재 이력이 지속적으로 성장하고 있습니다.

Multi-Level Signaling SERDES PHY IP	- 유선 인터커넥트 환경에서 일반적인 디지털 통신은 단위 시간에 0, 1 중 하나의 값을 전송하는 NRZ(Non-Return-to-Zero) 방식이었으나, 단위 시간에 0, 1, 2, 3 중 하나의 값을 전송하는 PAM4(Pulse Amplitude Modulation 4-level) 방식과 같은 Multi-Level Signaling을 통해 대역효율을 개선하는 기술이 초고속 인터페이스 규격에 채택되기 시작했습니다.- 당사는 초고속 Multi-Level Signal SERDES IP로 100G SERDES PHY와 PCIe 6.0 PHY를 개발하고 있으며, 각각의 IP가 목표로 하는 응용분야에 따라 아날로그 회로 방식과 DSP 방식으로 개발을 진행하고 있습니다.

MSS PHY IP	- MSS(Multi-Standard SerDes) IP는 PCI Express 4.0, DisplayPort 2.1a, USB 3.2, SLVS-EC 등 다양한 인터페이스 표준을 단일 IP에서 지원하며, 최대 20Gbps의 데이터 전송 속도를 제공합니다.- 여러 프로토콜을 하나의 아키텍처에 통합함으로써 설계 유연성과 효율을 극대화한 MSS IP는 4nm 공정을 기반으로 개발 중이며, 향후 5nm, 8nm, 14nm 등 다양한 공정으로의 확장을 계획하고 있습니다.

UCIe PHY IP	- UCIe(Universal Chiplet Interconnect Express) 규격은 칩렛 간의 다이-다이 상호 연결 및 직렬 버스를 위한 개방형 표준입니다. UCIe 표준은 칩렛들 사이의 표준화된 인터커넥트 구조를 제공하여 다양한 제조사의 칩렛들의 서로 호환되도록 함으로써 반도체 시장의 혁신과 다양성을 촉진하고 있습니다. - 당사는 과학기술정통부가 주관하는 '인공지능 및 자동차 SoC용 칩렛 인터페이스 개발을 위한 Tbps급 인터페이스 IP 및 실리콘 포토닉스 응용기술 개발 과제'의 주관연구개발기관으로 선정되었으며, UCIe v2.0 규격에 대한 개발을 진행하고 있습니다.

IP Design Service및 기술지원	IP 설계 (아날로그, 디지털), IP Test Chip 개발, IP Test Chip 검증 및 IP 기술지원 서비스	- (IP 설계) 당사가 보유하고 있지 않은 IP에 대한 신규개발, 기존 IP에 대한 기능 추가 및 커스텀 설계가 필요한 경우 고객의 요청에 따라 아날로그/디지털 회로 설계, full-custom layout 설계, back-end 설계 및 신뢰성 시뮬레이션 검증 서비스를 제공하고 있습니다.
- (IP test chip 개발) 자체개발한 IP 혹은 고객이 개발하거나 3rd party 업체에서 개발한 IP의 기능 및 신뢰성 확인을 목적으로 하는 IC인 IP test chip을 개발하는 서비스를 제공하고 있습니다. Test chip 개발의 범위에는 IP의 기능확인을 위해 필요한 test 회로 및 고속 신호의 원활한 송수신을 위한 SIPI 분석, 적절한 package와 board 설계/제작이 포함됩니다.- (IP test chip 검증) 당사는 hardmacro IP를 검증하기 위한 IP test chip을 제작한 후, 자사가 보유하고 있는 다양한 계측장비를 활용하여 표준기관에서 제공하는 호환성 검증 기준(CTS, Compliance Test Specification) 검증 등의 서비스를 제공하고 있습니다.
- (IP 기술지원) 당사의 IP가 고객의 SoC에서 목표한대로 기능할 수 있도록 당사의 IP 를 활용하는 고객을 대상으로 IP가 SoC에 잘 집적되었는지를 확인하는 integration review 서비스를 제공합니다. 이는 IP에 공급되는 power/ground network의 상태와 고속 신호가 전송되는 경로가 적절히 설계되었는지를 검증하는 SIPI 분석을 포함합니다. 또한 고객의 SoC가 양산되는 시점에서 IP가 정확히 동작하는지를 확인하기 위한 test vector를 생성하고 test과정에서 발생하는 문제를 debugging하는 서비스를 제공하고 있습니다.

나. 주요 제품의 종류

IP 구분	IP명	공정

MIPI	D-PHY TX / RX PHY	14nm, 8nm, 5nm, 4nm, 2nm

C/D-PHY COMBO TX / RX PHY	8nm, 5nm, 4nm, 2nm

DSI-2 ver 1.1 Tx Controller (DPHY Interface)	-

DSI-2 ver 1.1 Rx Controller (DPHY Interface)	-

CSI-2 ver2.0 Rx Controller	-

SLVS-EC	SLVS-EC RX PHY	14nm

Compression	DSC v1.2b Decoder	-

DSC v1.2b Encoder	-

PICe	PCIe 4.0 PHY(S/L)	8nm, 5nm

PCIe 5.0 PHY	5nm, 4nm

PCIe 6.0 PHY	5nm, 4nm

Ethernet	100G SERDES PHY	14nm

UCIe	UCIe_S PHY	5nm

UCIe_A PHY	4nm

TCON Interface	DP / eDP TX PHY	14nm, 8nm

DP / eDP RX PHY	14nm

Intra-Panel Interface	Intra-Panel Interface TX PHY	28nm, 14nm, 8nm

HSSTP	HSSTP PHY	5nm

다. 주요 제품 등의 매출 현황 당사의 주요 제품별 매출액 및 전체 매출액에서 차지하는 비중은 다음과 같습니다.

(단위 : 백만원, %)

제품명	2025년반기	2024년	2023년

금액	비율	금액	비율	금액	비율

MIPI IP	1,095	39.17	2,635	43.37	2,443	22.67

Display Chipset IP	1,404	50.24	1,044	17.18	7,317	67.91

PCIe IP	296	10.59	2,396	39.45	1,008	9.35

IC/Module 및 기타	-	-	-	-	7	0.07

합계	2,795	100.00	6,075	100.00	10,775	100.00

라. 주요 제품의 가격변동 추이

당사의 IP 매출 특성 상, 각 계약 마다 사용하는 공정, 제공하는 업무의 범위 등으로 인해 가격이 모두 다르며, 가격을 특정할 수 없는 특징이 있습니다. 따라서 당사 제품의 가격변동추이는 존재하지 아니합니다.