퀄리타스반도체 사업보고서 (2023.12)
2. 주요 제품 및 서비스

초고속 인터커넥트(Interconnect) 기술은 둘 이상의 개체가 방대한 데이터를 전달하는 상호연결을 구현하기 위한 것으로, 첨단 ICT 기술의 확산과 더불어 폭증하는 데이터 트래픽(Data Traffic)에 따라 그 중요성이 지속적으로 부각되고 있습니다. 초고속 인터커넥트 기술이 연결하는 거리에 따라 동작하는 환경과 요구하는 특성이 달라지기 때문에, 이를 규정하는 다양한 규격이 배포되었으며, 응용분야에서 요구하는 전송속도의 상향에 맞추어 주기적으로 규격의 업데이트가 이루어지고 있습니다.

출처 : 당사 내부 자료당사가 보유한 초고속 인터커넥트의 핵심기술인 서데스(SERDES) 기술은 SoC 내부의 저속 병렬 데이터를 직렬화 하여 하나의 채널에서 초고속으로 전송하는 기술로 USB, HDMI, Displayport, MIPI, PCIe, Ethernet 등 대부분의 규격에 적용되고 있는 기술로 현재 대부분의 초고속 인터커넥트에 사용되고 있습니다.

출처 : 당사 내부 자료당사에서는 서데스(SERDES) 회로 설계 기술을 기반으로 설립하여, 초고속 인터커넥트를 위한 초고속 인터페이스 IP 제품을 중심으로 사업을 영위하고 있으며, Box-to-box, On-board, Die-to-die와 같은 단거리 응용분야를 중심으로 초고속 인터커넥트 토털 솔루션을 제공할 계획입니다. 가. 주요 제품 설명

구분	IP	제품설명

초고속인터페이스 IP라이센싱	MIPI IP	- MIPI Alliance에서 제정한 대표적인 인터페이스 규격으로 모바일 AP와 카메라를 연결하는 카메라 CSI, 그리고 모바일 AP와 디스플레이 기기를 연결하는 DSI, 그리고, 두 가지 인터페이스에서 실제로 전송을 수행하는 D-PHY와 C-PHY를 들 수 있습니다.- 당사는 MIPI IP에 대한 전문성과 설계 및 검증 경험을 바탕으로, 다양한 초미세 FinFET 반도체 공정에 풍부한 양산 이력을 가진 다수 MIPI IP를 확보하고 있으며, 이 IP들을 파운드리를 이용하는 고객, 즉 SoC 개발업체에 라이센싱하고 있습니다.

PCIe IP	- PCIe(Peripheral Component Interconnect Express) 규격은 PC와 주변 기기와의 연결을 위한 직렬 인터커넥트 기술로, 향후 CXL, UCIe 등과 같은 규격에서 PCIe 규격의 PHY 또 는 컨트롤러 규격을 그대로 채용하는 등 적용 영역이 점차 넓어질 전망입니다.- PCIe PHY IP는 Hardmacro IP로, 공정 특성에 절대적인 영향을 받으므로 각 공정 노드에 독립된 PHY IP를 별도로 개발하여야 하며, 당사는 현재 cnm 공정의 PCIe 4.0 PHY IP를 라이센싱하고 있습니다. 또한 PCIe 4.0 PHY IP를 다양한 공정으로 확장하고 있으며, 차세대 IP인 PCIe 6.0 PHY IP를 dnm 공정에서 개발하고 있습니다.- 당사는 PCIe에 대한 종합적인 솔루션을 제공함으로써 더욱 큰 부가 가치를 창출해나갈 계획입니다.

디스플레이칩셋 인터페이스 IP	- 영상매체 시청의 중심이 Laptop, Tablet PC, Smartphone 등 Mobile 기기로 이동하면서, 디스플레이 패널 제품이 다변화됨에 따라 응용분야별, 고객사별 최적화의 요구가 높아지고 있어, 디스플레이 패널에 탑재되는 Display Chipset 또한 새로운 성장동력을 얻고 있습니다.- 당사는 TCON(Timing Controller) 인터페이스 IP와 Intra-Panel 인터페이스 IP를 양산하고 있으며, 고화질 영상데이터 전송을 위한 초고속 인터페이스의 IP의 확보가 디스플레이 칩셋 개발에 중요한 과제로 부각됨에 따라 SoC 탑재 이력이 지속적으로 성장하고 있습니다.

Multi-Level SignalingSERDES PHY IP	- 유선 인터커넥트 환경에서 일반적인 디지털 통신은 단위 시간에 0, 1 중 하나의 값을 전송하는 NRZ(Non-Return-to-Zero) 방식이었으나, 단위 시간에 0, 1, 2, 3 중 하나의 값을 전송하는 PAM4(Pulse Amplitude Modulation 4-level) 방식과 같은 Multi-Level Signaling을 통해 대역효율을 개선하는 기술이 초고속 인터페이스 규격에 채택되기 시작했습니다.- 당사는 초고속 Multi-Level Signal SERDES IP로 100G SERDES PHY와 PCIe 6.0 PHY를 개발하고 있으며, 각각의 IP가 목표로 하는 응용분야에 따라 아날로그 회로 방식과 DSP 방식으로 개발을 진행하고 있습니다.

UCIe IP	- UCIe(Universal Chiplet Interconnect express) 규격은 칩렛 간의 다이-다이 상호 연결 및 직렬 버스를 위한 개방형 표준입니다. UCIe 표준은 칩렛들 사이의 표준화된 인터커넥트 구조를 제공하여 다양한 제조사의 칩렛들의 서로 호환되도록 함으로써 반도체 시장의 혁신과 다양성을 촉진하고 있습니다. - 당사는 과학기술정통부가 주관하는 '인공지능 및 자동차 SoC용 칩렛 인터페이스 개발을 위한 Tbps급 인터페이스 IP 및 실리콘 포토닉스 응용기술 개발 과제'의 주관연구개발기관으로 선정되었으며, UCIe v1.1 규격에 대한 개발을 진행하고 있습니다.

IP DesignService	IP 설계(아날로그, 디지털),IP Test Chip 개발,IP Test Chip 검증 및IP 기술지원 서비스	- (IP 설계) 당사는 가장 핵심 경쟁력인 고경력 회로 설계 엔지니어의 기술력을 바탕으로 아날로그/디지털 회로 설계, Full-custom Layout 설계, Back-end 설계 및 신뢰성 시뮬레이션 검증 서비스를 제공하고 있습니다.
- (IP Test Chip 개발) 당사는 반도체 공정의 특성에 큰 영향을 받는 Hardmacro IP의 기능 및 신뢰성 개선을 목적으로 IP 검증을 위한 제한적 용도의 IC인 IP Test Chip을 개발하는 서비스를 제공하고 있습니다.- (IP Test Chip 검증) 당사는 Hardmacro IP를 검증하기 위한 IP Test Chip을 제작한 후, 자사가 보유하고 있는 다양한 계측장비를 활용하여 표준기관에서 제공하는 호환성 검증 기준(CTS, Copliance Test Specification) 검증 등의 서비스를 제공하고 있습니다.
- (IP 기술지원) 당사는 초고속 인터페이스 규격과 공정에 대한 높은 전문성을 바탕으로 SoC 개발업체를 대상으로 수요처의 요구사항을 분석하고 상세한 IP 동작조건 및 SoC 개발일정을 협의하는 IP 기술지원 서비스를 제공하고 있습니다.

나. 주요 제품의 종류

IP 구분	IP명	공정	규격

MIPI	D-PHY PHY IP	anm	D-PHY 1.2

D-PHY PHY IP	bnm	D-PHY 1.2

D-PHY/C-PHY Combo PHY IP	bnm	D-PHY 2.1 / C-PHY 1.1

D-PHY/C-PHY Combo PHY IP	cnm	D-PHY 2.1 / C-PHY 1.1

D-PHY/C-PHY Combo PHY IP	dnm	D-PHY 2.1 / C-PHY 1.2

D-PHY/C-PHY Combo PHY IP	enm	D-PHY 2.1 / C-PHY 1.2

DSI Master Controller IP	-	DSI 1.2

DSI Slave Controller IP	-	DSI 1.2

CSI Slave Controller IP	-	CSI-2 1.3

TCON Interface	eDP/V-by-one Combo PHY IP	bnm	eDP 1.4 / V-by-one HS

eDP/V-by-one Combo PHY IP	bnm	eDP 1.5

Intra-Panel Interface	Intra-Panel Interface PHY IP	bnm	USI-GF 외

Intra-Panel Interface PHY IP	anm	저전력 Intra-Panel Interface

Intra-Panel Interface PHY IP	cnm	저전력 Intra-Panel Interface

Intra-Panel Interface PHY IP	anm	다수의 Intra-Panel Interface 규격

PCIe	PCIe 4.0 PHY IP	cnm	PCIe 4.0

PCIe 4.0 PHY IP	dnm	PCIe 4.0

PCIe 6.0 PHY IP	dnm	PCIe 6.0

Multi-level Signaling SERDES	100G SERDES PHY IP	bnm	CEI-112G-VSR, XSR, MCM

UCIe	UCIe 1.1 PHY IP	dnm	UCIe 1.1

다. 주요 제품 등의 매출 현황당사의 주요 제품별 매출액 및 전체 매출액에서 차지하는 비중은 다음과 같습니다.

(단위: 천원)

제품명	2023년	2022년	2021년

금액	비율	금액	비율	금액	비율

MIPI IP	2,443,263	22.68%	5,796,595	53.72%	3,203,166	81.05%

Display Chipset IP	7,316,520	67.91%	3,223,388	29.88%	80,849	2.05%

PCIe IP	1,007,540	9.35%	1,347,254	12.49%	582,156	14.73%

IC/Module 및 기타	7,218	0.07%	422,038	3.91%	85,898	2.17%

합계	10,774,541	100.00%	10,789,275	100.00%	3,952,069	100.00%

라. 주요 제품의 가격변동 추이

당사의 IP 매출 특성 상, 각 계약 마다 사용하는 공정, 제공하는 업무의 범위 등으로 인해 가격이 모두 다르며, 가격을 특정할 수 없는 특징이 있습니다. 따라서 당사 제품의 가격변동추이는 존재하지 아니합니다.