오픈엣지테크놀로지 사업보고서 (2022.12)
II. 사업의 내용

당사 사업과 관련한 주요 용어 설명을 기재하였습니다.

[주요 용어 정의]

용어	설명

AI Platform IP Solution
for Edge Computing	당사 NPU Platform 관련 기술을 지칭. 인공 신경망을 처리하기 위한 연산 장치와 연산에 필요한 데이터에 접근을 하기 위해 필요한 IP 들을 결합하여 하나의 패키지로 제공하는 제품 형태.

AI 가속기	Artificial Intelligence Accelerator. 인공 지능 애플리케이션, 특히 인공 신경망, 머신 비전 및 머신 러닝을 가속화하도록 설계된 특수 하드웨어 가속기 또는 컴퓨터 시스템의 한 종류.

Cache	자주 사용하는 데이터나 값을 미리 복사해 놓는 임시 장소

Cache Coherence	고성능 연산을 목적으로, CPU/NPU 등 내의 Local Cache Memory 에 Copy 되어 분산 저장된 DRAM Data 의 최신본을 Tracking 하는 기능

DDR	Double Data Ratio 메모리. Data 전송량을 2 배로 늘리기 위해 DRAM Clock 의 Rising, Falling Edge 마다 Data 를 전송하는 기법.

DDR Controller	DRAM 의 Data 접근 요청들을 처리하고, DRAM 의 안정성을
유지하는 동작을 수행하는 IP.

DDR PHY	DRAM 과 Memory Controller 사이에서 고속의 동작을 위해
물리적인 신호의 품질을 보장해주는 IP.

DDR SDRAM	Double Data Rate Synchronous Dynamic Random Access 메모리. DDR SDRAM 은 기존의 SDRAM 에서 데이터 송신의 기준이 되는 클럭 1 회 신호에 두 번 데이터를 전송하도록 한 것임. 기존 SDRAM 에 비해 전송속도가 2 배 이상 빠르다는 장점이 있음.

Edge	사람들이 직접 사용하는 스마트폰과 웨어러블 기기, 스마트 가전 등 단말이거나 혹은 단말과 근접한 위치에 있는 마이크로데이터센터, 라우터(Router) 및 게이트웨이(Gateway), 이동통신 기지국 등 각종 네트워크 장비를 의미.

Edge Computing	Edge Computing 은 중앙 집중식 서버나 클라우드가 아닌 데이터가 수집되고 분석되는 물리적 위치 근처에서 컴퓨팅이 이루어지는 분산 컴퓨팅 모델.

ENLIGHT™	ENLIGHT™ 당사에서 개발한 NPU IP 의 Trademark. 밝힌다.
계몽한다의 의미를 가짐.

FPGA	Field Programmable Gate Array, 필드 프로그래머블 게이트
어레이)는 설계 가능 논리 소자와 프로그래밍이 가능한 내부 회로가 포함된 반도체 소자

GDDR	Graphic Double Data Ratio 메모리. Graphic 용 DDR SDRAM을 통칭함. 고대역폭을 요구하는 Server 시장에서 사용됨.

HBM3	3 세대 High Bandwidth Memory. 초고대역폭 메모리. 고대역폭을 요구하는 Server 시장에서 사용됨.

IP	Intellectual Property. 반도체 설계 자산. 미리 정의된 기능을 가지는 기능블록으로 시스템반도체 칩을 설계할 때 사용됨.

Latency	지연 시간. 반응 속도. Memory Controller 의 주요 성능 지표 중 하나임. Master IP 가 Memory 의 Data 전송을 요청하고, 요청된 Data 가 전송 완료될 때까지 총 소요된 시간을 측정함.

LPDDR	Low Power Double Data Ratio 메모리. Low Power DDR SDRAM을 통칭함. DDR 의 Low Power 버전으로 Mobile 시장에서 주로 사용됨.

Manager / Subordinate	Manager/Subordinate 는 장치나 프로세스(Manager)가 하나 이상의다른 장치나 프로세스(Subordinate)를 통제하고 통신 허브 역할을 하는 비대칭 통신 및 제어 모델을 의미※ 업계에서는 Master/slave로 통칭되어 왔으나,최근 인종차별적인 개발용어를 중립적인 단어로 전환하는 움직임에 따라 Master → Manager, Slave → Subordinate 로 변경하여 기재함.

Memory Bandwidth	메모리 대역폭. 단위 시간당 처리할 수 있는 Data 전송량을
의미하며 초당 전송 가능한 Data 용량으로 표기함. Memory 동작 Frequency 와 Memory 의 Data Bit Width 의 곱으로 계산됨. Ex) 동작 Frequency 1600MHz, Data Bit 8bit → 1.6GHz*8byte = 12.8GB/s

Multicast / Broadcast	Multicast는 한 번의 송신으로 메시지나 정보를 특정 그룹에 속한 여러 컴퓨터에 동시에 전송하는 방식이며, Broadcast는 송신 호스트가 전송한 데이터가 네트워크에 연결된 모든 호스트에 전송되는 방식

nm	반도체 안에서 전기 신호들이 지나다니는 전기 회로의 선폭이 좁아질수록 트랜지스터가 작아지고 신호 전달거리가 줄어들어 적은 전력으로 빠른 속도로 신호를 처리할 수 있음.

NPU	Neural Processing Unit, NPU HW(Hardware). 신경망 연산 장치. 인공 신경망 처리에 특화된 전자 회로를 의미하며, 신경망 가속기, AI 가속기, AI 프로세서 등의 다양한 명칭을 가지고 있음.

NPU SDK	NPU Software Development Kit. NPU 를 위한 SW 개발 환경을 의미하며, 신경망을 NPU 에서 처리할 수 있는 형태로 변환하는 컴파일러 SW 와 변환 완료된 신경망을 실제 NPU 에서 처리하도록 하는 구동 SW 로 구성됨.

OIC™	ORBIT™ On-chip Interconnect 의 약어. 당사의 자체개발 On-chip Interconnect 제품군을 지칭.

OMC™	ORBIT™ Memory Controller 의 약어. 당사의 Memory Controller 제품군을 지칭.

On-chip Interconnect	System On Chip 에서 IP 들의 연결을 통해 IP 들 간의 Command 와 Data 전송 동작을 수행하는 IP.

OPHY™	ORBIT™ PHY 의 약어. 당사의 자체개발 PHY 제품군을 지칭.

ORBIT™	ORBIT™. 당사가 개발한 메모리시스템 관련 IP 의 Trademark.

Server	사용자(Client)의 요청에 의하여 사용자에게 네트워크를 통해 정보나 서비스를 제공하는 컴퓨터 시스템.

SoC	System On Chip. 여러가지 반도체 IP 들로 구성되는 System을 하나의 Chip 에 구현된 기술 및 제품(반도체).

TOPS	Tera Operations Per Second. NPU 의 연산 성능 지표로 많이 사용되는 단위이며, 1 초당 수행할 수 있는 단위 연산의 수를 의미함. 1.0 TOPS 는 1 초당 10 억 회의 단위 연산을 수행할 수 있음을 의미함.

Total Memory System IP Solution	당사 Memory System Platform 관련 기술을 지칭. System에서 DRAM 접근을 하기 위해 필요한 IP 들인 OIC™, OMC™, OPHY™ 를 결합하여, 하나의 패키지로 구성하여 제공하는 제품 형태.

Workload	데이터 접근 방법과 전달 방법 및 연산 방법을 결정하고 최적화 하는 과정

메모리 시스템	Memory 의 Data 에 접근하기 위해 필요한 IP 들을 서로 연결한 시스템.

시스템반도체	Data 를 저장하는 메모리 반도체와 달리 연산/제어 등의 정보처리 기능을 가지고 있음. 비메모리 반도체, System LSI(Large Scale Integration, 대규모집적회로) 반도체라고도 함.

컴파일	C, Java 등 인간이 이해할 수 있는 고급 언어로 작성된 프로그램 소스 코드를 컴퓨터가 이해할 수 있는 기계어 또는 바이트코드로 번역해 주는 것임