오픈엣지테크놀로지 사업보고서 (2022.12)
6. 주요계약 및 연구개발활동

가. 경영상의 주요계약 등

당사는 보고서 작성 기준일 현재 회사의 재무상태에 영향을 미치는 비경상적인 중요계약이 존재하지 않습니다.

나. 연구개발활동1) 연구개발 조직

당사 기업부설 연구소는 2018년 05월 설립되었으며 AI 반도체 IP 설계를 비롯, Memory Controller IP 설계 및 PHY 디지털 설계 기술과 관련된 다양한 설계 경험 및 개발 Know-How를 확보하고 있습니다. 보고서 작성 기준일 현재 총 7건의 국가과제를 성공적으로 수행 중에 있으며, 2020년에는 과기부 및 중소벤처기업 장관상을 모두 수상한 바 있습니다. 당사는 제출일 기준 현재 R 센터 산하 총 6개팀을 비롯, CTO 산하 조직을 포함 6개의 기능조직으로 구성하여 운영 중입니다. NPU AI 설계 담당 NPU팀, Memory Controller 설계 담당 MC팀, PHY 설계 담당 PHY팀을 비롯, 설계 검증을 위한 Verification팀, 기술 지원을 위한 SA(System Architecture)팀, On-chip Interconnect 설계 담당 NoC(Network on Chip)팀, CTO 산하 S/W Tool 개발 전담 조직을 통해 차세대 AI 반도체 통합 IP Solution 원천 기술 개발을 담당하고 있습니다.

[ 연구개발 조직 개요 ]

부서	업무내용

NPU 팀	고효율 NPU IP 설계 및 검증, 신경망 최적화

Memory Controller 팀	고성능 DDR Memory Controller IP 설계 및 검증

PHY 팀	고성능 PHY Architecture(Digital Analog) 설계

Verification 팀	설계된 IP 검증, 문제 분석 및 해결, 검증법 개발 및 자동화

System Architecture 팀	고객사 기술지원, 기술적 이슈 분석 및 해결

NoC 팀	고성능 On-Chip Interconnect IP 설계 및 검증

2) 연구개발비용(단위 : 백만원, %)

구 분	2022연도(제6기)	2021연도(제5기)	2020연도(제4기)

매출액	10,012	5,186	1,089

연구개발비용 소계	30,479	12,411	7,491

비용처리	외주용역비	23,282	9,108	5,464

인건비	6,040	3,212	1,755

기타경비	1,157	91	203

지급수수료	0.3	0.1	69

(정부보조금)	(1,610)	(1,322)	(869)

보조금 차감 후 합계	28,869	11,089	6,622

회계처리	판매비와 관리비	28,869	11,089	6,622

제조경비	-	-	-

개발비(무형자산)	-	-	-

합계	28,869	11,089	6,622

경상연구개발비 / 매출액 비율	288%	214%	608%

(주1) 상기 연구개발비 및 연구개발비 산출을 위한 매출액은 K-IFRS(한국채택국제회계기준) 본사 별도 기준 작성되었으며, 당사는 연구개발비를 자산으로 처리하지 않고 발생시점에 당기 비용으로 처리하고 있습니다.
(주2) 외주용역비는 동사의 종속기업인 The Six Semiconductor Inc. 와 OPENEDGES TECHNOLOGY CORPORATION에게 지급한 연구개발비 입니다.

3) 연구개발실적가) 정부출연 연구과제 현황

연구과제명	주관부서	연구기간	정부출연금	비고

모바일 AI 구현을 위한 뉴로모픽 반도체(NPU) IP 개발	중소벤처기업부	'18.04~'20.03	6.3억원	완료

4K30p급 Deep Learning 기반 Edge Computing IP 카메라용 시스템반도체 개발	산업통상자원부	'19.07~'21.12	3.1억원	완료

고성능 AI 서버용 HBM3급 이상 인터페이스 기술 개발	과학기술정보통신부	'20.04~'23.12	38.1억원	진행중

Automotive ADAS 및 Data Center용 GDDR6 Controller PHY IP 개발	산업통상자원부	'20.04~'22.12	4.5억원	완료

가변 정밀도 고속-다중 사물인식 딥러닝 프로세서 기술 개발	과학기술정보통신부	'20.04~'24.12	29.1억원	진행중

복합감각 기반 상황예측형 모바일 인공지능 프로세서 개발	과학기술정보통신부	'20.04~'24.12	30억원	진행중

Smarting Computing 구현을 위한 반도체 IP	중소벤처기업부	'20.05~'20.12	1.6억원	완료

획득영상에서 Semantic 정보처리를 위한 엣지용 SoC 및 미들웨어 개발 중 AI 가속기(NPU) 개발	국방부	'20.12~'23.12	3.0억원	진행중

기능안전 품질 향상을 통한 Smart Computing 반도체 IP 고도화	중소벤처기업부	'21.01~'21.12	2.0억원	완료

엣지 응용 스케일러블 온디바이스 AI 컴퓨팅을 위한 모델 경량화 프레임워크 개발	과학기술정보통신부	'21.04~'24.12	19.0억원	진행중

Smart computing을 위한 LPDDR4/5 PHY IP 개발	중소벤처기업부	'22.01~'22.12	1.5억원	완료

자율주행 레벨4급의 기능안전성 자율주행 인공지능 반도체 개발	과학기술정보통신부	'22.04~'25.12	40.0억원	진행중

스마트 엣지 디바이스 SW 개발 플랫폼 개발	과학기술정보통신부	'22.04~'26.12	5.0억원	진행중

합계	183.2억 원

(주1) 정부 출연금은 연구 과제별 총 사업비에서 민간 부담금을 제외하고 해당 연구기간에 당사에 배정된 정부 출연금의 합계입니다.

나) 현재 개발중인 연구과제 현황

(1) Total Memory System IP Solution(ORBIT™)

당사는 기존에 집중한 저전력 고효율의 Consumer/Edge 분야의 Total Memory System IP Solution 제품 시장을 Server 분야로 확장하기 위한 연구를 진행하고 있습니다. 현재 Total Memory System IP Solution로도 Server 시장에 진입할 수 있으나, 시장에서 기술 적 우위를 차지하기 위하여 연구개발을 진행 중입니다.

① Memory Controller(OMC™) / DDR PHY(OPHY™)

기존에는 GPU에 많이 사용되었으나, 최근 AI Workload가 보편화됨에 따라 고성능 AI 반도체에도 많이 사용되는 18Gbps급의 고속 메모리인 GDDR6 기술은 이미 확보하였으며, 현재 GDDR6 대비 10배 이상의 대역폭과 메모리 용량을 제공하는 HBM3 연구개발을 진행 중입니다.

[신규개발 HBM3와 기 확보 GDDR6의 비교]

사용 목적	최대 I/O 속도	최대 대역폭	메모리 용량

HBM3
(신규개발)	초고성능 AI 서버	8.4 Gbps	1075.2 GB/s
(64bX16ch)	24 GB / Pkg

GDDR6
(기확보)	GPU, AI 서버	18 Gbps	72 GB/s
(16bX2ch)	2 GB / Pkg

② On-chip Interconnect(OIC™)

당사는 기존 On-chip Interconnect 기술을 토대로 SoC내 많은 수의 IP 기능블록 간 연결 구조 연구와 Cache Coherence(주1) 기능 지원 연구를 진행하고 있습니다. 또한, Interconnect 고속 동작 및 IP 기능블록 간 연결 유연성을 높이는 연구도 병행하고 있습니다. 이를 위해, Command/Data Packetization(주2) 기술로 Interconnect 면적을 감소 시키고 7nm 급 반도체 미세 공정에서 2.0GHz 이상의 높은 주파수로 동작하는 라우터(데이터 교환기)를 구현하여 Interconnect 성능 향상을 추진중입니다. 향후 메모리 접근 요구가 큰 AI 기능 지원 요구에 대비하여 AI Workload (데이터 접근 및 연산 방법) 연구를 바탕으로 한 AI 기능(주3) 개발도 진행 중입니다. 당사는 자체 NPU 개발 역량을 보유하고 있어 AI 기능을 지원하는 Interconnect 기술 개발을 통해 AI 반도체 IP 통합 솔루션 제공을 목표로 하고 있습니다.

[ 기존 On-chip Interconnect 제품과 신규 연구개발 제품의 비교 ]

사용 목적	최대 동작 속도
(7nm급공정)	Cache Coherence 기능	AI 기능지원

OIC™ 2 세대
(신규개발)	초고성능 AI 서버 및
고성능AutomotiveSoC	2.0 GHz	지원	지원

OIC™ 1 세대
(기확보)	고성능 SoC for Edge
Computing	1.2 GHz	미지원	미지원

(주1) Cache Coherence 기능 : 고성능 연산을 목적으로, CPU/NPU 등 내의 Local Cache Memory에 Copy되어 분산 저장된 DRAM Data의 최신본을 Tracking하는 기능
(주2) Command/Data Packetization : Command 신호와 Data 신호를 묶어서 전송
(주3) AI 기능 : 메모리 접근 요구를 효율적으로 처리하기 위한 기술 중 하나인 Multicast 기술(한 번의 송신으로 메시지나 정보를 특정 그룹에 속한 여러 컴퓨터에 동시에 전송)과, Broadcast(송신 호스트가 전송한 데이터가 네트워크에 연결된 모든 호스트에 전송)기술 지원 여부를 의미함

(2) AI Platform IP Solution for Edge Computing

당사는 CCTV용 시스템반도체 SoC 개발사인 E사와 정부과제(4k30p급 Deep Learning 기반 Edge Computing IP 카메라용 시스템반도체 개발 과제)를 통해 협업을 진행하여 AI 기반 카메라 SoC를 2020년에 개발 완료하였습니다. 지능형 영상보안 시스템에 필요한 객체 인식, 얼굴 인식 처리 신경망을 카메라 SoC에서 처리하도록 설계되었으며, 2021년 부터 보안 시스템 업체에서 이 칩을 이용한 양산 제품을 개발하고 있습니다.

[ IP 카메라용 시스템반도체 과제 개발 내용 ]

연산 성능	과제 목표
(면적당 연산 성능)	지원 신경망

CCTV SoC 용
신규NPU개발	1.2 TOPS	0.5 TOPS/㎟(28nm 공정 기준)	이미지 분류 신경망(Mobilenet),
객체 인식 신경망(Mobilenet-SSD),
얼굴 인식 신경망(MobileFaceNet)

당사는 "차세대 지능형 반도체 기술개발사업" 정부과제의 엣지 분야 세부 과제인 "가변 정밀도 고속-다중 사물인식 딥러닝 프로세서 기술 개발 사업"에 주관기관으로 참여하고 있습니다. 이 과제를 통해 8/4-Bit 혼합 연산 정밀도를 지원하는 가속기를 개발하고 있습니다. 양자화 Bit 수가 감소하면 전력 효율은 높아지나 신경망 정확도가 낮아지는데, 신경망에서 양자화에 대한 민감도가 낮은 부분에만 선택적으로 4-Bit 양자화를 적용함으로써 정확도 하락을 방지하고 처리 효율을 높이는 기술을 개발하였습니다. 해당 기술이 적용된 IP를 이용하여, 현재 총괄 주관사인 N사를 통해 SoC 개발이 진행 중입니다.

[ 가변 정밀도 고속-다중 사물인식 딥러닝 프로세서 과제 개발 내용 ]

8-Bit 연산 성능	4-Bit 연산 성능	NPU SDK

기 확보	1.6 TOPS@800MHz	미지원	8-Bit 양자화 지원

신규
개발	1.6 TOPS@800MHz	3.2 TOPS@800MHz	8/4-Bit 혼합 정밀도 양자화지원

당사는 "복합감각 기반 상황예측형 모바일 인공지능 프로세서 개발" 과제에 공동 연구기관으로 참여하여 인캐빈(차량 실내) 카메라와 전방 카메라에 필요한 고성능 NPU 개발을 진행하고 있습니다. 일반 Edge 장치에 비해 높아진 차량용 NPU의 요구 성능을 만족시키기 위해 Multi-Core 구성이 가능하도록 HW를 확장하고, 하나의 신경망을 Multi-Core NPU에 분할하여 처리하는 기능을 컴파일러에 반영하여 실행 시간을 최적화 하고 있습니다. 해당 기술이 적용된 IP를 이용하여, 현재 총괄 주관사인 T사를 통해 SoC 개발이 진행 중이며, '21년 12월에 설계 완료 하였습니다.

[ 복합감각 기반 상황예측형 모바일 인공지능 프로세서 과제 개발 내용 ]

연산 성능	내장 CPU	NPU SDK

기 확보	2.0 TOPS@1GHz(1CoreOnly)	미지원	1-Core Only

신규 개발	2.0~8.0 TOPS@1GHz(1~4Core)	지원	최대 4 Core 까지 병렬 처리 지원

당사는 "자율주행 레벨4급의 기능안전성 자율주행 인공지능 반도체" 개발 과제의 주관 기관으로 참여하여 자율 주행 반도체 및 SW와 다중 신경망 기술 개발을 진행하고있습니다. 자율주행 레벨4급은 지정된 조건하에 운전자의 개입 없이 차량이 주도적으로 주행할 수 있는 수준입니다. 자율주행 레벨4 구현을 위해서는 최소 250TOPS(Trillion Operation Per Second) 이상의 고성능 인공지능 반도체 및 인공 신경망 포함 자율주행 제어 SW, 이를 통합한 자율주행모듈 등이 필요하지만 기술적 한계로 인해 전세계에서 일부 기업만이 해당 기술들을 확보하고 있습니다. 해당 과제는 초고성능 멀티센서 인공지능 컴퓨팅, 고정밀도 인공신경망 병렬 프로세싱, 기능안전성(ISO-26262)에 대응하는 자율주행 레벨 4급의 인공지능 프로세서 반도체 개발 등이 주요 연구개발 요소입니다. 당사는 기 보유한 고효율 4/8비트 혼합정밀도 인공지능 프로세서(NPU, Neural Processing Unit) IP를 바탕으로 더욱 고도화된 자율주행용 최신 인공신경망을 다양하게 지원하는 250TOPS급 이상 고성능ㆍ저전력 상용 NPU IP를 개발하고 이를 통해 인공 지능 반도체 설계 역량을 강화할 계획입니다.

[ 자율주행 레벨4급의 기능안전성 자율주행 인공지능 반도체 개발 과제 내용 ]

구분	내용

초고성능, 저전력 NPU IP H/W 및 SDK S/W 기술
(칩당 250TOPS↑, 6TOPS/W↑)	- 다양한 자율주행용 인공신경망 지원(CNN 외 MLP, RNN, Attention 계열 등)
· CNN(Convolutional neural network) : 합성곱 신경망
· MLP(Multi-Layer Perceptron) : 다층 신경망
· RNN(Recurrent neural network) : 순환 신경망
· Attention 계열 : 시각적 집중(Visual Attention) 현상을 구현하는 신경망 기법
- 다중 영상 카메라 입력을 통합 처리하는 Batch Processing 기술
- Broadcast/Multicast를 지원하는 효율적인 Multi-Core 구조 기술
- 32bit 부동소수점 신경망 대비 1% 이하의 정밀도 Loss 수준의 높은 정밀도를 지원하기 위한 8/4-Bit 혼합정밀도 연산 구조 기술과 고정밀도 데이터 형식 지원 기술
- NPU H/W에 최적화된 컴파일러 및 혼합정밀도 양자화 기술 포함 NPU SDK 기술

기능안전성(ISO26262 Part5/11)에 대응하는 기술	- 자율주행 인공지능 반도체 개발을 위한 기능안전프로세스 구축
- 자율주행 반도체의 기능안전 명세 작성
- 반도체 기술안전 컨셉 개발 및 안전 분석
- 반도체 하드웨어 기능안전 설계 및 안전 분석(FMEDA)
- 반도체 하드웨어 기능안전 심사 대응(ASIL-B 이상)
※ ISO26262 : 2011년 자동차에 탑재되는 E/E(Electric Electronic) 시스템의 오류로 인한 사고방지를 위해 ISO(International Organization for Standardization, 국제표준화기구)에서 제정한 자동차의 전기 및 전자 시스템의 기능 안전을 위한 국제 표준
- Part 5: Product development at the hardware level
- Part 11: Guideline on application of ISO 26262 to semiconductors

인공지능 반도체 SoC 기술	- 16개 이상의 영상센서(칩당 8개 이상의 영상센서) 지원 인터페이스 탑재
- 고성능 Lidar, 4D Imaging Radar 지원 인터페이스 탑재
- 인지(Recognition), 계획(Planning) 단계에서의 지연시간 최소화를 위한
구조 설계(온칩 Frame Buffer 구조)
- 실제 도로에서 자율주행 학습 데이터를 수집하기 위한 데이터 저장 구조
- 컴퓨팅 모듈 수준에서 두 개 이상의 반도체를 탑재 시 더 높은 수준의
기능안전인증에(ASIL-D) 대응하기 위한 Safety Subsystem 기술(Redundancy 지원)