와이엠티 사업보고서 (2022.12)
6. 주요계약 및 연구개발활동

가. 연구개발 활동 (1) 연구개발 조직① 연구개발 조직 개요

○ 화학소재 개발1실

화학소재 개발1실은 표면처리개발팀, 전기도금개발팀으로 구성되어 1명의 실장이 총괄 관리하고 있습니다.

- 표면처리개발팀

표면처리개발팀은 팀장 및 연구원 3명으로 이루어져 있으며, ENIG/ENEPIG 등의 무전해 도금약품 및 Flux 세정제를 개발하고 있습니다.

- 전기도금개발팀

전기도금개발팀은 팀장 및 연구원 5명으로 이루어져 있으며, 전기 동도금 및 기타 전기도금액을 개발하고 있습니다.

○ 화학소재 개발2실

화학소재 개발2실은 회로약품개발팀, 화학동개발팀, 선행연구팀으로 구성되어 1명의 실장이 총괄 관리하고 있습니다.

- 회로약품개발팀

회로약품개발팀은 팀장 및 연구원 6명으로 이루어져 있으며, 에칭, 박리약품 등 PCB 회로공정약품 및 반도체 약품, 장비 세정제 약품을 개발하고 있습니다.

- 화학동개발팀

화학동개발팀은 팀장 및 연구원 5명으로 이루어져 있으며, 무전해 화학동 도금, Conductive Coating 등을 개발하고 있습니다.

- 선행 연구팀

선행 연구팀은 팀장 및 연구원 4명으로 이루어져 있으며, PCB/기타 분야 선행기술 발굴 및 제품 개발을 담당하고 있습니다.

○ 시편가공조

시편가공조는 조장 및 보조원 3명으로 이루어져 있으며, 화학소재 개발팀 시편가공 지원 업무를 수행하고 있습니다.

○ 화학분석지원팀

화학분석지원팀은 팀장 및 연구원 2명으로 이루어져 있으며, 개발 약품의 전반적인 분석 업무를 하고 있습니다.

○ 연구지원팀

연구지원팀은 팀장 및 팀원 2명으로 이루어져 있으며, 연구소장의 직속부서로서 국책과제관리, 특허 등록 및 신청, 연구소 인력, 환경, 자원관리 등 연구소 지원 업무를 수행하고 있습니다.

② 연구개발인력 구성(단위 : 명)

학력	박사	석사	학사	기타	합계

인원수	3	18	9	8	38

주) 시편가공조 보조원 3명 제외③ 주요 연구개발인력 현황

(단위 : 명)

팀명	인원	수행업무

연구소장	1	연구개발 총괄 관리 및 신사업 발굴

화학소재개발1실	1	표면처리, 전기도금, 시편가공조 총괄

표면처리개발팀	4	최종표면처리(무전해) 소재 개발 및 양산화

전기도금개발팀	6	최종표면처리(전해) 소재 개발 및 양산화

화학소재개발2실	1	회로약품, 화학동, 선행연구 총괄

회로약품개발팀	7	Process Chemical,반도체, 디스플레이 소재 개발 및 양산화

화학동개발팀	6	화학동 도금 약품 개발 및 양산화

선행연구팀	5	PCB/기타 분야 선행기술 발굴 및 제품 개발

시편가공조	1	화학소재 개발팀 시편가공 지원

화학분석지원팀	3	제품 분석 업무

연구지원팀	3	특허 업무, 국책과제 관리, 연구소 지원 업무

(2) 연구개발 비용(단위 : 백만원)

구 분	제24기	제23기	제22기

자산처리	-	-	-

비용처리	4,202	3,175

합 계	4,637	4,202	3,175

매출액(별도) 대비 비율	6.17%	5.28%	4.52%

(3) 주요 연구개발 실적 당사는 당사 제품의 성능 향상과 신제품 개발을 위해 지속적인 연구개발을 진행하고 있으며, 이와 병행하여 다수의 국책과제를 수행 중에 있습니다.

(기준일: 2022년 12월 31일)

완료된 국책과제사업	진행 중인 국책과제사업	총 국책과제사업

24	7	31

※상세 현황은 '상세표-4. 주요 연구개발 실적(상세)' 참조

(4) 보유기술 및 경쟁력

당사의 주요 보유기술 및 경쟁력은 아래와 같습니다.

구 분	기 술

PCB 표면처리 분야	Soft ENIG 표면처리 기술 등

ENEPIG 표면처리 기술 등

무전해화학동도금 기술 등

전자재료 분야	극동박(Ultra-thin Copper Foil) 소재 기술 등

○ Soft ENIG 표면처리 기술

Soft ENIG는 연성회로기판에(FPCB) 물리적인 힘이 가해지더라도 회로가 단선되지 않도록 특별히 고안된 표면처리 방식입니다. Soft ENIG는 기판의 구리배선 위에 니켈도금층과 금도금층을 무전해 방식으로 형성하는 기술로서, 종래의 전해금도금 방식에 비해 FPCB의 회로 구현이 용이하고 매우 얇은(약 1/10) 두께로 금도금이 이루어지기 때문에 제조비용 절감의 장점이 있습니다.

1) 우수한 내절곡성

당사의 Soft ENIG의 경우, 타사 제품 대비 반복적인 휨에 대한 대응력이 우수하여 LCD(Liquid Crystal Display) 모듈에 적용되는 FPCB 및 전자기기의 소형화를 위해 필수적으로 적용되는 커넥터 등에 용이하게 적용될 수 있습니다.

2) 우수한 젖음성 확보

최근 출시되는 FPCB의 경우 제조공정이 복잡하고 구리 배선 이외 여러 다른 고분자 화합물을 포함한 소재가 채용되고 있어, 구리 배선 위에 균일한 도금 피막을 형성하는데 기술적 어려움이 존재합니다. 특히, 고분자 소재와 구리 배선의 경계부는 수용성인 도금 화학소재와의 젖음성이 좋지 못하여 균일한 도금층을 형성하기 어려운데, 당사의 화학소재는 이러한 소재의 복잡성을 극복하기 위하여 화학소재 자체의 표면장력을 낮추어 구리배선과 고분자 소재의 경계부에서 적절한 젖음성을 확보함으로써 균일한 도금층을 형성할 수 있는 장점이 있습니다.

3) 경쟁사 대비 친환경 소재 사용

당사의 Soft ENIG 도금 화학소재는 환경규제물질인 납(Pb)을 사용하지 않기 때문에, 납을 사용하는 경쟁사 제품과 비교하여 환경규제가 심화되는 근래의 화학소재시장에서 부가적인 경쟁력을 확보하고 있습니다.

○ ENEPIG 표면처리 기술

ENEPIG는 반도체패키지 기판 및 카메라모듈에 적용되는 표면처리 기술로서 구리 배선 위에 무전해 공법으로 니켈과 팔라듐, 금도금층을 순차적으로 형성하는 방식입니다. ENEPIG 표면처리 기술은 전해 방식으로 니켈과 금도금층을 형성하는 종래의 ENIG 표면처리 기술과는 대조적으로 도금을 위한 인입선(bus-line)이 필요하지 않기 때문에 회로 디자인의 자유도가 보장되어 기판의 경박단소화가 가능하고, 금도금 두께 또한 0.5㎛에서 0.1㎛ 수준으로 얇게 줄일 수 있어 제조비용 절감의 효과를 가져올 수 있습니다.

최근 반도체패키지 기판 및 카메라 모듈 기판의 회로폭의 감소가 산업의 추세로 자리 잡은 바, 구리 회로 사이에 원치 않는 부분까지 도금이 되어버리는, 소위 도금 번짐의 문제가 지속적으로 발생하고 있습니다. 기판의 표면처리 시 번짐이 발생하게 되면 회로의 단락이 발생하여 해당 기판을 전량 폐기해야 하기 때문에, 번짐 발생은 중대한 불량 중의 하나라 할 수 있습니다. 불과 1년 전만 하더라도 반도체패키지 기판의 선폭이 50㎛/50㎛ 인 것이 대부분이었지만 현재 35㎛/35㎛까지 감소되어 번짐에 대한 위험성이 지속적으로 증가하고 있습니다.

당사는 이러한 문제를 해결하기 위하여 특수한 전처리 기술을 개발하였으며 현재는 25㎛/25㎛ 선폭에서도 번짐 발생을 억제할 수 있는 기술을 확보하고 있습니다. 이는 ENEPIG 표면처리 화학소재 시장에서 독점적 위치를 점하고 있던 일본 및 독일 제품과 비교하여 동등하거나 그 이상의 기술수준이라 할 수 있습니다.

○ 무전해화학동도금 기술

무전해화학동도금은 다층기판 제조시, 각 층을 전기적으로 연결하기 위하여 가공된 홀 내벽에 화학적인 방법으로 구리 층을 형성하는 기술입니다.

1) 높은 제품 안정성

작업 효율성을 고려하였을 때 동 기술에서는 도금액의 안정성을 높이는 것이 핵심 이라 할 수 있으며, 이를 위해서는 안정제 조성의 선택 및 연속작업시의 농도 관리 기술을 확보하는 것이 중요합니다. 당사는 도금액의 안정성 확보를 위한 특수 안정제 개발에 성공하여 경쟁사 제품대비 동등 이상의 안정성을 확보하으며, 당사만의 독자적인 안정제 분석기술을 개발하여 연속작업시 안정성 유지기술 확보에 성공하였습니다.

2) 균일한 도금층 형성 가능

무전해화학동도금층은 대부분 금속이 아닌 수지 위에 형성되므로 다양한 수지와의 밀착력 확보가 중요합니다. 밀착력 확보를 위해서는 도금층의 내부응력을 감소시키는 기술이 필요한데, 당사는 화학동도금액에 적용할 수 있는 특수 첨가제를 개발하여 응력을 경쟁사 대비 50% 수준으로 낮추는 데 성공하였습니다. 이로 인하여 일반적으로 화학동도금층을 형성하기 어려운 폴리이미드(polyimide)의 경우에도 당사 제품 사용시 도금층이 표면에서 떨어지는 현상 없이 균일한 도금층을 형성할 수 있게 되었습니다.

3) 불량률 감소

Via-Hole 화학동도금 공정 중에 바닥면의 내층 동박은 소재의 특성상 표면에 산화막이 쉽게 생기게 됩니다. 바닥면의 내층 동박에 형성된 산화막이 제거되지 않은 상태로 화학동도금이 이루어지게 되면, 이후 전기동도금 후 바닥면의 동박과 도금층이 분리되는 불량 위험이 증가하게 됩니다. 당사에서는 이러한 불량 위험을 줄이기 위하여 특수한 전처리 기술 개발에 성공하였으며, 당사의 화학동 기술을 적용할 경우 Via-Hole 바닥면의 도금 균일성 확보가 가능하여 이후 전기도금층과 바닥면이 분리되는 불량률을 감소시킬 수 있습니다.

○ 극동박(Ultra-thin Copper foil)

전자부품의 경박단소화/고기능화에 대한 시장의 요구가 증가함에 따라 50㎛ pitch 이하 초미세 회로기판의 수요가 급격히 증가하고 있습니다. 따라서 미세한 회로형성을 위한 기초소재인 3㎛ 이하 극동박의 수요 또한 증가하고 있는데, 이 시장은 일본계 회사들이 전 세계 시장을 장악하고 있으며, 특히 한국 PCB 시장의 경우 100% 일본계열 회사의 제품이 사용되고 있습니다. 이러한 고부가가치 기초소재 시장에서 일본 제품들을 대체하기 위하여, 당사에서는 3㎛ 이하의 극동박 소재 기술을 개발하였으며, 당사의 제품은 더 낮은 두께 및 두께편차, 높은 에칭속도 등을 입증함으로써 경쟁제품 대비 미세회로 구현 측면에서 우월한 것으로 평가받고 있습니다.

1) Fine-patterning

당사의 극동박은 무전해동도금의 특성에 기인하여, 높은 에칭속도 및 균일한 두께편차(±3%, 경쟁사 ±10%)를 보입니다. 특히 미세회로 형성을 위한 Semi-Additive 회로공법의 경우 최종 공정으로 Seed Layer를 가능한 한 짧은 시간내에 제거하는 것이 회로의 모양 및 수율을 좌우하는데, 당사 제품은 경쟁사 대비 1.5배 높은 에칭속도와 균일한 두께편차가 큰 장점으로 부각되고 있습니다.

또한 당사 제품의 경우 동박의 표면조도가 대단히 낮기 때문에(0.3㎛) 차후 도래 할 고속전송을 위한 기초소재 선정시 대단히 유리하며, 낮은 표면조도 대비 당사 고유의 후처리를 통한 높은 접착강도(~500gf/cm)는 신뢰성 측면에서 또 다른 장점이라 할 수 있습니다.

2) 넓은 제품 활용도

앞서 언급한 고속전송(>10GHz)을 위한 환경 및 시장의 요구가 점차 다가오는 가운데, 당사 동박을 이용한 새로운 제품활용을 기대할 수 있습니다. USB 3.1 Gen2, 5세대 고속 이동통신 등 전자부품의 환경은 근래에 더욱 급격한 변화가 예상되며, 신호 손실을 최소화 할 수 있는 차폐소재의 수요가 증가함에 따라 당사 제품의 활용범위는 더욱 확대될 것으로 보고 있습니다.

3) 기술의 상용화

극동박 제품의 대량 생산을 위해서는 Roll-to-Roll 공법 적용이 반드시 필요하며, 이미 당사는 안산에 위치한 사업장 내에 시험생산 라인 2대를 Set-up 완료하여 양산 준비를 진행하고 있습니다. 현재 시험생산 수준에서 약 20,000㎡/월 생산이 가능하도록 공정조건 조정이 완료되었으며, 고객사가 원하는 사양에 맞추어 활발하게 샘플 대응 및 소량 판매를 진행하고 있습니다. 현재 당사의 극동박 제품은 PKG Substrate 미세회로 공정용 소재로 제조사 및 End User의 양산승인 중에 있으며, 내년도 대규모 시설투자가 계획 중에 있습니다.

4) 경쟁사 대비 품질ㆍ가격 우수성

앞서 언급한 바와 같이, 미세회로 형성을 위한 극동박 시장의 경쟁사들은 대부분 일본계열 회사들로서 국내시장의 90%를 점유하고 있습니다. 이들 일본계 회사 또한 앞으로의 시장변화에 대응하기 위하여 가능한 한 낮은 두께와 표면조도를 지닌 제품을 개발 및 출시하고 있으나, 정량적인 사양 및 가격 경쟁력 면에서 당사의 극동박에 뒤쳐지고 있습니다. 다만, 그 동안의 시장 선점을 통한 네임밸류 면에서는 당사에 비하여 크게 앞선다고 할 수 있습니다.

나. 지적재산권 현황

당사가 보유한 국내외 특허권 및 상표권 현황은 다음과 같습니다.

구 분	등록 완료	출원 중	합 계

국내	67	22	89

해외	16	38	54

※상세 현황은 '상세표-5. 지적재산권 현황(상세)' 참조