에이디테크놀로지 반기보고서 (2018.06)
II. 사업의 내용

1. 사업의 개요

가. 사업부문 개요

(1) 시스템반도체 산업의 특성 및 성장성

시스템반도체는 첨단 IT 기기들을 구동하는 핵심부품으로 디스플레이, 사물인터넷, 모바일 등 전방산업의 성장과 함께 규모의 성장을 이루어 왔습니다. 소품종 대량생산의 사업구조를 가지고 있는 메모리반도체와는 다르게 시스템반도체산업은 IT기기의 진화에 따라 다품종 소량생산의 특성을 가지고 있으며, 반도체 설계능력에 따라 기기의 성능 변화가 크기 때문에 지속적인 R 투자와 짧은 Life-cycle화를 통한 시장선점이 중요해 높은 진입장벽을 가지고 있습니다.

반도체 관련 전문 조사기관인 WSTS에 따르면 2017년 반도체시장 규모는 약 3,780억 달러이며 2018년에는 9.5% 성장한 4,510억 달러로 세계 반도체 시장이 성장세를 이어갈 것으로 예측 하고 있습니다. 2018년은 모든 분야에서 성장이 예상되며, 특히 메모리와 시스템 로직 분야에서 최대의 성장이 있을 것으로 예측됩니다.

나. 업계의 현황(1) 업종의 분류

반도체 설계와 제조는 한 업체가 모두 진행하기도 하지만 각 과정별로 특화된 기업들도 있습니다. 이를 분류하면 종합반도체회사(IDM), 설계전문업체(Fabless, Chipless), 위탁생산전문업체(Foundry), 패키징 및 테스트 전문업체(SATS)로 나눌 수 있습니다. 당사는 이중 설계전문업체(Chipless)의 범주에 속합니다.

(2) 반도체 설계전문 산업(Fabless, Chipless)

팹리스 업체(Fabless)는 말 그대로 생산시설 (Fab)을 소유하지 않고 회로설계와 판매만 담당하고 있습니다. 즉, 회로를 설계한 후 제조와 패키징/테스트는 아웃소싱하고 생산물에 자신의 브랜드를 붙여 판매합니다. 반도체 생산설비를 보유하지 않기 때문에 설비투자가 적으며 고정비의 대부분은 연구개발비와 인건비가 차지합니다. 대표적인 기업으로 Qualcomm, Broadcom, Mediatek, 실리콘웍스 등이 있습니다.

칩리스(Chipless)인 당사의 사업 구조는 팹리스 업체와 마찬가지로 생산시설을 보유하지 않으나, 고객사(세트메이커 및 Fabless 업체)에게 용역 의뢰를 받아 개발을 진행 하며, 추후 요청에 따라 고객사의 상표로 반도체를 외주생산하여 납품 합니다.

다. 경기변동의 특성

반도체 시장은 주변 환경에 많은 영향을 받으며, 그 중 GDP 성장이 가장 큰 영향을 미칩니다. GDP의 구성 요소는 설비투자나 내구 소비재 지출을 포함해 반도체 성장의 '모두’라고 말할 수 있기 때문입니다. 특히 시스템 반도체 시장은 설비 투자보다는 내구 소비재 지출에 따른 경기 변동의 영향을 받습니다.

[표] GDP 성장률 예상(단위 : %)

구분	2017	2018	2019

세계	3.8	3.9	3.9

선진국	2.3	2.5	2.2

유로지역	2.3	2.4	2.0

미국	2.3	2.9	2.7

신흥개도국	4.8	4.9	5.1

브라질	1.0	2.3	2.5

러시아	1.5	1.7	1.5

중국	6.9	6.6	6.4

인도	6.7	7.4	7.8

(출처: IMF 18.04)

국제 통화기구(IMF)가 발표한 자료에 의하면 글로벌 금융 여건이 여전히 성장에 긍정적인 영향을 주는 가운데 현재 세계경제에 나타나고 있는 광범위한 모멘텀과 미국의 재정 확장이 상당한 규모로 이어질 것이라는 기대감으로 2018년은 세계적인 성장이 이루어 질것이라고 예상했습니다.그러나 이러한 긍정적인 모멘텀은 결국 둔화될 것이고 선진국 경제의 성장이 노령화와 저조한 생산성으로 인해 2019년 다수 국가의 중기적 전망은 둔화 또는 감소 할 것으로 전망했습니다.

라. 시장여건

당사는 주 고객사인 Set업체 및 Fabless 업체와는 다르게 반도체 칩의 퍼포먼스를 나타내는 algorithm의 개발 보다는 칩의 성능(efficiency)을 향상시키는, algorithm을 실리콘에 구현하는 설계를 수행하고 있습니다. 이러한 회사의 특성상 한 전방산업에 특화된 기술력 보다는 반도체 자체의 성능향상에 집중된 기술력을 개발하게 되었으며, 다양한 산업 군에서 고객의 의뢰를 수행할 수 있는 능력을 보유하였습니다. 따라서 매년 40~50건 이상의 신제품 개발을 위한 반도체 설계를 수행하고 있으며, 다양한 분야(TV, 모바일, 사물인터넷, 자동차 등)에서의 개발 경험이 누적되어 고객이 원하는 반도체 개발 및 고객지원능력이 타사 대비 비교우위에 있습니다.

또한, 당사는 단순히 반도체 설계만 하는 Fabless 업체, 한정된 foundry 시설을 보유하고 있는 기업들과는 달리 가장 많은 공정을 보유하고 있는 TSMC와의 VCA협업관계를 통해 설계 후 양산을 통한 반도체공급으로 초과이윤 획득이 가능한 사업형태를 발전시켰습니다. 따라서 고객사의 요청에 의해 개발한 반도체를 양산 및 납품함으로써 재고자산 부담이 없으며, 한 산업군에 종속되지 않기 때문에 안정적인 Chipless 사업구조를 가지고 있습니다.

마. 회사의 강점(1) 국내 유일의 TSMC VCA

당사는 글로벌 No.1 파운드리(반도체 전문위탁생산) 회사인 TSMC와의 긴밀한 협업을 통하여 최첨단 공정기술을 적용하고 있으며, 납기준수, 품질우위를 바탕으로 타사 대비 경험 및 기술적 우위에 있습니다. TSMC와는 VCA(Value Chain Aggregator; 가치사슬협력자)관계로 이는 국내에서 유일한 협력관계이며, 세계적인 반도체 설계회사(대만의 GUC, 미국의 e-silicon)와 동일한 지위에 있어 향후 세계적인 시스템 반도체 개발업체로 발전할 수 있는 토대가 되고 있습니다.

(2) One-stop 시스템 반도체 개발이 가능한 조직 구성

SoC 개발, Platform 개발, IP 개발, Embedded Memory 개발, Library 개발, 테스트 개발 및 QA등 전문화된 조직을 구성하여 고객이 필요로 하는 다양한 형태의 비즈니스 모델을 제공하고 있습니다. 당사는 반도체 개발 뿐 아니라 Package 와 테스트 개발, QA 서비스까지 지원 함으로서 고객이 별도의 조직이나 인력 없이 반도체 개발 및 안정적인 양산이 가능하도록 하고 있습니다.

(3) 축적된 know-how 와 반도체 개발 경험이 풍부한 우수한 인재 확보

주요 연구인력의 평균 경력이 20년 이상으로 검증된 기술력과 know-how 를 보유하고 있는 우수한 인재들이 다수 확보되어 있습니다. 첨단 미세 공정인 16nm FinFET 부터 180nm 공정까지 다양한 공정에 대한 제품 개발 이력을 보유하고 있으며, Embedded Flash, High Voltage 및 RF 등에 특화된 공정에 대한 다수의 제품 개발 및 양산 이력을 보유하고 있습니다. 또한, 보유한 인력 pool 을 효율적으로 과제 개발에 참여시켜 Error 없이 One-time 개발에 성공함으로써 경쟁력 있는 chip size와 최단의 TAT를 고려한 차별화된 solution을 제공하고 있습니다.

(4) 고사양/고집적도 시스템 반도체 개발 및 양산

10Gbps대 직렬/병렬 송수신기, 5Gbps PCIe, 3.7Gbps Vx1, 1,866Mbps DDR3, 24-bit ADC 등 고사양의 IP들이 내장된 시스템반도체 개발 성공 및 양산 이력을 보유하고 있으며, 1억 게이트 이상의 고집적도 반도체 개발을 성공적으로 개발한 이력이 있습니다. Application 관점에서 Mobile 기기, Digital TV, Automotive, ESL(Electronic Shelf Label), Smart Grid, 통신 및 Network 제품, IoT (사물인터넷)제품, 차량 전장 제품, VR/AR 제품 등 다양한 제품 개발 및 양산을 진행하고 있습니다.

(5) 저전력 시스템 반도체 개발을 위한 인프라 확보

저전력 개발을 위한 Design flow, 저전력/고성능 Library 및 Embedded SRAM 개발 인프라가 확보되어 차별화 된 저전력 시스템 반도체 개발 및 제품에 대한 경쟁력을 확보하고 있습니다. 이와 더불어 저전력/고성능 high speed serial interface IP 및 고객의 요청에 의한 특화된 사양의 AFE IP등을 개발 및 적용하여 제품에 대한 사양 및 경쟁력을 확보하고 있습니다.

(6) 고객 지향적 기술 및 개발

고객사의 개발 완성도 및 신뢰성을 확보하기 위하여 제반 기술적인 지원 및 검증을 제공하고 있습니다. 제품 경쟁력과 개발 효율성을 위하여 IP vendor 들을 통해 고객이 필요로 하는 IP 들에 대한 survey, 검토 및 검증을 지원하고 있습니다. 또한 고객과의 direct channel 을 형성하여 적극적인 지원 및 문제 해결이 될 수 있도록 하고 있습니다.

2. 주요 제품 등에 관한 사항가. 주요 제품 등의 현황

(단위 : 백만원)

구분	적용시장	15년	16년	17년	18년 반기

매출액	비율	매출액	비율	매출액	비율	매출액	비율

제품	디스플레이	11,544	32.25%	2,113	9.32%	1,228	3.81%	325	0.62%

모바일	4,556	12.73%	2,535	11.18%	7,620	23.66%	40,739	77.23%

사물인터넷	86	2.42%	1,468	6.48%	3,542	11.00%	1,429	2.71%

기타	2,627	7.33%	106	0.47%	405	1.26%	135	0.26%

소계	19,592	54.73%	6,222	27.45%	12,795	39.73%	42,628	80.82%

상품	기타	-	-	-	-	49	0.15%	146	0.27%

용역	SoC설계용역	16,205	45.27%	16,446	72.55%	19,361	60.12%	9,975	18.91%

계	35,797	100.00%	22,668	100.00%	32,205	100.00%	52,749	100.00%

주1) 15년~16년은 연결재무제표 기준, 17년~18년 반기는 개별재무제표 기준주2) 15년~17년 매출은 종전 기준서인 K-IFRS 제 1018호에 따라 작성되었습니다.

나. 주요 제품 등의 가격 변동 추이

당사가 제공하는 고객주문형 반도체 산업은 다품종 소량 생산 기반에 따라 주요 제품의 가격변동추이를 추정하기 어렵습니다.

3. 주요 원재료 등에 관한 사항가. 매입현황

(단위 : 백만원, 천$)

구분	내역	2015년	2016년	2017년	2018년 반기

원재료	웨이퍼	수입	5,168	2,793	10,453	31,895

$4,567	$2,407	$9,243	$29,660

IP	국내	655	656	124	108

수입	4,193	2,074	2,806	245

$3,706	$1,787	$2,481	$228

소계	10,016	5,523	13,383	32,248

외주가공	FAB	수입	3,719	7,338	6,452	6,276

$3,287	$6,323	$5,705	$5,836

패키징	국내	5,437	1,599	1,174	836

수입	-	-	-	2

-	-	-	$2

테스트	국내	714	914	1,761	5,813

기타	국내	473	566	843	293

소계	10,343	10,417	10,230	13,220

매입 합계	20,359	15,940	23,613	45,468

주) 15년~16년은 연결재무제표 기준, 17년~18년 반기는 개별재무제표 기준. 미화는 외환은행 최초고시환율 중 매매기준율 평균로 산정됨.나. 가격변동추이

(단위 : $)

구분	2015년	2016년	2017년	2018년 반기

Wafer(매)	12 Inch	4,113	2,794	2,973	2,925

8 Inch	703	558	795	736

주) 품목별 원재료의 가격은 각 품목별 연간 총 매입액을 총 매입수량으로 나누어 평균 단가를 산출하였습니다. 사용 공정에 따라 단가가 다르고 분기/연도마다 사용하는 공정이 다르기 때문에 분기/연도별로 가격변동폭이 크게 발생할 수 있습니다.

(1) 산출기준

매입단가는 전체 각 원부재료의 매입금액을 매입단위로 나누어 평균매입 단가를 산정하였습니다.

(2) 주요 가격변동원인

반도체 공정, package, test 장비 등의 사양에 따라 차이가 있어 상기 표의 연도별 가격 변동 추이는 의미가 없으나 주요 SCM 거래선 별로 개별흥정을 통해 3-8%정도의가격인하를 진행하는 경우가 있습니다.

4. 생산 및 설비에 관한 사항

가. 생산자원 당사가 영위하는 반도체설계의 성격상 생산자원은 인적자원이 주로 해당됩니다.본 보고서 제출일 현재 당사의 인원현황은 77명이며, 그 중 연구개발 및 기술인력은 54명입니다.

나. 영업 설비의 현황 등당사 제조 공정과 관련하여 웨이퍼 생산은 외부 FAB을 이용하고 있으므로 직접적인생산 설비시설이 없습니다.

5. 매출에 관한 사항가. 매출실적(단위 : 백만원)

매출 유형	판매경로	제14기(2015년말)	제15기
(2016년말)	제 16기
(2017년말)	제 17기 반기
(2018년 6월말)

제품(양산)	직접판매	19,592	6,222	12,795	42,628

용역(개발)	16,205	16,446	19,361	9,975

상품	-	-	49	146

합계	35,797	22,668	32,205	52,749

주1) 15년~16년은 연결재무제표 기준, 17년~18년 반기는 개별재무제표 기준주2) 15년~17년 매출은 종전 기준서인 K-IFRS 제 1018호에 따라 작성되었습니다.나. 판매경로 및 판매방법

(1) 판매경로

당사는 해외 고객에 대한 직접 수출이 없으며 판매경로 또한 직접판매 형태 입니다. (2) 판매방법 및 조건

판매유형	판매방법	판매조건

개발 용역	고객의 용역개발 계약에 따라 당사 및 반도체 공정 기술을 바탕으로 ASIC 설계를 하고 외주 위탁 가공을 통해 시제품을 제작하여 고객에게 전달	개발 용역 계약은 일반적으로 선금, 중도금, 잔금으로 계약금을 분할하며, 30일 이내 현금결제 방식을 원칙으로 하고 있음.

제품(양산)	고객과 계약 체결된 제품 공급 범위에 따라 Wafer 제작 공급 또는 Turn-Key 방식인 Wafer 제작부터 PKG/Test 완료된 최종 완제품 ASIC으로 공급하며, 외주 위탁 생산 업체를 통해 제품 생산하여 고객에게 제품을 납품.	고객의 사전 주문 계획을 접수하여 외주 생산회사와 제품 생산 계획하며, 고객의 주문에 따라 외주 생산하여 양사 협의된 납기일 내에제품 납품함.제품 납품 후 익월 말 현금 결제를 원칙으로 하고 있음.

6. 수주상황

보고서 제출일 현재 해당 사항이 없습니다.

7. 시장위험과 위험관리

당사는 여러 활동으로 인하여 시장위험(환위험, 공정가치이자율위험, 현금흐름이자율위험 및 가격위험), 신용위험 및 유동성위험과 같은 다양한 재무위험에 노출되어 있습니다. 회사의 전반적인 위험관리정책은 금융시장의 예측불가능성에 초점을 맞추고 있으며 재무성과에 잠재적으로 불리할 수 있는 효과를 최소화하는데 중점을 두고 있습니다. 위험관리는 이사회에서 승인한 정책에 따라 이루어지고 있습니다. 이사회는 외환위험, 이자율위험, 신용 위험, 파생금융상품과 비파생금융상품의 이용 및 유동성을 초과하는 투자와 같은 특정 분야에 관한 문서화된 정책뿐 아니라, 전반적인 위험관리에대한 문서화된 정책을 검토, 승인합니다. 가. 시장위험

(1) 외환위험회사는 국제적으로 영업활동을 영위하고 있어 외환위험, 특히 주로 미국달러화와 관련된 환율변동위험에 노출되어 있습니다. 외환위험은 인식된 자산과 부채와 관련하여 발생하고 있습니다. 보고기간말 현재 다른 모든 변수가 일정하고 각 외화에 대한 원화의 환율 10% 변동시 회사의 세후이익 및 자본에 미치는 영향은 다음과 같습니다.

(단위: 천원)

구 분	세후 이익에 대한 영향	자본에 대한 영향

당반기	전반기	당반기	전반기

USD	상승시	750,472	155	750,472	155

하락시	(750,472)	(155)	(750,472)	(155)

(2) 이자율 위험 이자율위험은 미래의 시장이자율 변동에 따라 예금 또는 차입금 등에서 발생하는 이자수익 및 이자비용이 변동될 위험으로서 이는 주로 변동금리부 조건의 예금과 차입금에서 발생하고 있습니다. 회사의 이자율위험관리의 목표는 이자율변동으로 인한 불확실성과 순이자비용의 최소화를 추구함으로써 기업의 가치를 극대화하는데 있습니다. 보고기간말 현재 다른 모든 변수가 일정하고 이자율의 100bp 변동시 회사의 세후이익 및 자본에 미치는 영향은 아래 표와 같습니다.

(단위: 천원)

시장이자율	세후 이익에 대한 영향	자본에 대한 영향

당반기	전반기	당반기	전반기

상승시	16,473	26,123	16,473	26,123

하락시	(16,473)	(26,123)	(16,473)	(26,123)

(나)신용위험신용위험은 회사 차원에서 관리되고 있습니다. 신용위험은 보유하고 있는 수취채권 및 확정계약을 포함한 거래처에 대한 신용위험뿐 아니라 현금및현금성자산, 금융기관예치금으로부터 발생하고 있습니다. 거래처의 경우 독립적으로 신용평가를 받는다면 평가된 신용등급이 사용되며, 독립적인 신용 등급이 없는 경우에는 고객의 재무상태, 과거경험 등 기타 요소들을 고려하여 신용위험을 평가하게 됩니다. 개별적인 위험한도는 이사회가 정한 한도에 따라 내부 또는 외부적으로 결정된 신용등급을 바탕으로 결정됩니다. 신용한도의 사용여부는 정기적으로 검토되고 있습니다. 당반기 중 신용한도를 초과한 건은 없었으며 경영진은 상기 거래처로부터 의무불이행으로 인한 손실을 예상하고 있지 아니합니다. 당반기말과 전기말 현재 신용위험에 대한 최대 노출정도는 다음과 같습니다.

(단위: 천원)

구 분	당반기말	전기말

현금성자산	4,157,891	9,404,163

매출채권	8,369,481	4,238,952

기타유동금융자산	15,654,776	17,491,893

기타비유동금융자산	1,418,661	1,086,410

(다)유동성위험 회사는 미사용 차입금한도를 적정수준으로 유지하고 영업 자금수요를 충족시킬 수 있도록 유동성에 대한 예측을 항시 모니터링하여 차입금 한도나 약정을 위반하는 일이 없도록 하고 있습니다. 유동성에 대한 예측 시에는 회사의 자금조달 계획, 약정 준수, 회사 내부의 목표재무비율 및 통화에 대한 제한과 같은 외부법규나 법률 요구사항이 있는 경우 그러한 요구사항을 고려하고 있습니다.회사의 유동성위험 분석내역은 다음과 같습니다.

(단위: 천원)

당반기말	3개월 미만	3개월~ 1년 이하	합 계

차입금	19,660	2,518,715	2,538,375

매입채무	4,218,085	-	4,218,085

기타유동금융부채	661,830	-	661,830

(단위: 천원)

전기말	3개월 미만	3개월~ 1년 이하	합 계

차입금	16,373	2,040,204	2,056,577

매입채무	1,458,405	-	1,458,405

기타유동금융부채	430,540	-	430,540

유동성전환사채	-	1,320,000	1,320,000

(라) 자본위험관리

회사의 자본관리는 건전한 자본구조의 유지를 통한 주주이익의 극대화를 목적으로 하고 있으며 최적 자본구조 달성을 위해 부채비율 등의 재무비율을 모니터링하여 필요한 경우 적절한 재무구조 개선방안을 실행하고 있습니다.보고기간말 현재 회사의 부채비율은 다음과 같습니다.

(단위: 천원)

구 분	당반기말	전기말

부채	12,417,771	10,481,071

자본	44,340,138	38,582,001

부채비율	28.01%	27.17%

8. 파생상품 및 풋백옵션 등 거래현황보고서 제출일 현재 해당 사항이 없습니다. 9. 경영상의 주요 계약보고서 제출일 현재 해당 사항이 없습니다.

10. 연구개발활동가. 연구개발 담당 조직

나. 연구개발비용(단위 : 천원)

과 목	제15기	제 16기	제 17기 반기

연구개발비용 계	1,550,238	1,437,192	779,525

회계처리	판매비와 관리비

제조경비	424,144	133,259	38,880

개발비(무형자산)	1,126,094	1,303,933	740,645

연구개발비 / 매출액 비율 [연구개발비용계÷당기매출액×100]	6.84%	4.46%	1.48%

다. 연구분야

당사는 당사와 거래하는 고객들에게 기술력에 대한 확신을 주고, 고객의 요구를 100% 충족하는 제품을 개발하며, 나아가 고객의 기대를 뛰어넘는 새로운 솔루션 제공하기 위하여 다양한 SoC분야의 연구를 수행하고 있습니다.

(1) UDSM (Ultra Deep Sub-Micron) 공정을 이용한 지능형 반도체 구현 기술 개발

- 16nm FinFET 공정을 이용한 지능형 반도체 개발Flow Setup - 28nm HKMG (High-K Metal Gate) 공정을 이용한 지능형 반도체 개발 - PVT (Process, Voltage, Temperature) 변화에 둔감한 제품 구현을 위한 센서 기술 개발

(2) 저장 장치용 지능형 반도체 개발

- 모바일 저장장치를 위한 메모리 컨트롤러 제품 개발 - SSD 장치를 위한 메모리 컨트롤러 제품 개발 - 대용량SSD 구현을 위한 핵심 요소 기술 개발 - 자동차용 플래시 메모리 저장 장치를 위한 제품 기술 개발

(3) 디스플레이용 지능형 반도체를 위한 인터페이스 기술 개발

- LVDS, fast-LVDS, V by 1 HS, HDMI, USI-T 등의 고속 직렬 인터페이스PHY 기술 개발- 각종 디스플레이 인터페이스의LINK 기술 개발- 12.5Gbps 직렬 통신 상용화를 위한 제품 기술 개발- 고속 전송 시스템에서EMI를 저감시키기 위한SSCG(Spread Spectrum Clock Generator) 기술 개발- 디스플레이용 반도체에 특화된 임베디드 메모리 매크로 개발

(4) IoT향 저전력 지능형 반도체 구현을 위한 핵심 요소 기술 개발

- 누설 전류 특성을 개선한 스탠다드 셀 라이브러리 개발- 누설 전류 및 동작 전류 특성을 개선한 스탠다드 셀 라이브러리 개발- 저전력 임베디드 메모리 매크로 개발 11. 그 밖에 투자의사결정에 필요한 사항

가. 특허, 실용신안 및 상표 등 지적재산권 현황

(단위 : 건)

구분	건수

특허	국내	출원	1

등록	24

구 분	출원일	등록일	소유자	내 용	주무관청

특허권	2003.06.26	2005.12.12	ADT	전압검출장치	특허청

2003.12.04	2005.06.03	ADT	위상동기루프용 전압-전류 변환장치	특허청

2005.11.07	2007.12.12	ADT	센서칩을 포함하는 다중칩 패키지의 테스트회로 및 그 테스트 회로를 포함하는 다중칩 패키지	특허청

2005.11.21	2007.05.15	ADT	자석의 극성에 따른 자계센서 출력 보정회로, 그 보정회로를 포함하는 포인팅 장치 및 디지털 단말기	특허청

2006.01.05	2007.01.24	ADT	홀 센서 구동회로 및 그 구동회로에 의한 포인팅 장치	특허청

2006.01.06	2007.04.30	ADT	전압 제어 발진기	특허청

2007.03.21	2008.11.10	ADT	전압제어 발진기 및 전압 제어지연회로	특허청

2008.11.12	2011.08.03	ADT	광대역의 공통모드 입력전압 범위를 가지는 차동증폭회로 및 그 차동 증폭회로를 구비한 입력 버퍼	특허청

2008.11.12	2010.11.24	ADT	차동신호 생성회로	특허청

2008.11.12	2010.06.09	ADT	클럭오류 검출장치 및 그 검출 장치를 포함하는 신호처리장치	특허청

2011.05.26	2013.04.01	ADT	클럭 데이터 복원회로	특허청

2011.05.31	2013.04.01	ADT	클럭 데이터 복원회로	특허청

2011.11.16	2013.05.15	ADT	3차원 공간인식 센서 모듈	특허청

2012.03.05	2013.10.28	ADT	3차원 공간인식 센서 모듈	특허청

2014.04.09	2016.04.22	ADT	정적 램용 센스앰프인에이블 신호 생성회로 및 그 방법과, 그 생성회로를 구비한 정적 램	특허청

2014.04.17	2016.04.22	ADT	정적 램용 제어신호 생성회로 및 그 방법과 그 생성회로를 구비한 정적 램	특허청

2014.10.20	2015.07.30	ADT	공통 데이터 버스회로 및 그 버스회로를 구비한 집적회로	특허청

2014.12.15	2016.05.18	ADT	저전력 고속 처리가 가능한 플립플랍 회로	특허청

2015.02.11	2016.08.16	ADT	전압 레벨 시프터	특허청

2015.07.07	2016.11.15	ADT	양방향 버스용 버퍼부 및 그 양방향 버퍼부를 구비한 버스회로	특허청

2015.07.28	2017.01.18	ADT	별개의 클럭 동기 시스템 2개를 하나로 병합 가능하게 하는 클럭 중개 회로 및 그 중개 회로를 구비한 회로	특허청

2015.08.18	2017.01.18	ADT	저전력, 고속 처리가 가능한 플립플랍 회로	특허청

2017.02.21	2018.07.18	ADT	공통 데이터 버스의 데이터 스큐를 보상하는 데이터 버퍼 및 그 데이터 버퍼링 방법	특허청

2017.04.14	2018.07.18	ADT	공통 데이터 버스의 데이터 스큐를 보상하는 데이터 버퍼 및 그 데이터 버퍼링 방법	특허청

2018.03.07	-	ADT	제어신호와 입력신호의 동시 전이에 따른 출력 오류를 방지하는 래치회로	특허청