알파칩스 사업보고서 (2025.12)
1. 사업의 개요

당사는 2002년 11월 설립된 시스템 반도체 설계 및 디자인 서비스 전문기업으로 2003년 삼성전자 반도체 (파운드리) 최초로 디자인 하우스로 지정된 이후, 2010년 9월 코스닥 시장에 상장하였고, 그 이후 2019년 삼성전자 반도체 파운드리의 공식 디자인 솔루션 파트너(SAFE-DSP: Samsung Advanced Foundry Ecosystem-Design Solution Partner)로 승격되었습니다.

설립초기부터 삼성전자(반도체)와의 협력관계를 기반으로 ASIC(Application Specific Integrated Circuit)·SoC(System on Chip) 설계 서비스를 제공해왔으며, 기업부설연구소를 중심으로 고속 인터페이스 IP(Intellectual Property), 임베디드 프로세서 기반 SoC 개발 등 다양한 설계 기술을 확보해 왔습니다. 이후 네트워크 카메라영상처리 칩인 ISP(Image Signal Processor), 디스플레이 구동 T-CON(Timing Controller), 차량용AP(Application Processor) 등 다수의 상용화 경험을 축적하였으며, 최근에는 AI 반도체, 자율주행· 로봇용 AI SoC, 5G 통신용 SoC 등 첨단 분야로 설계 및 디자인 서비스 역량을 확대하고 있습니다 .

시스템 반도체의 사업영역 (가치 사슬)은 정보 처리 및 제어 기능을 담당하는 반도체로, CPU, GPU, NPU, TPU, AP(Application Processor) 등이 있으며, 팹리스(설계), 파운드리(위탁생산), 패키징/테스트 등 가치사슬별 분업화가 특징이며, AI(인공지능),HPC, 자율주행, 로봇, IoT 등 현재 및 미래 산업의 핵심 부품입니다.

시스템 반도체 사업영역(가치사슬)은 공정별로 역할이 분담되어 있으며 크게 3개의 영역으로 분리 되어있습니다.

당사는 시스템 반도체 개발을 위한 Spec.및 설계 영역부터 피지컬 디자인(레이아웃)까지 테크니컬 서비스를 지원하는 반도체 설계 서비스는 물론이고 패키징/테스트(OSAT) 지원까지 이른바 Turnkey solution service를 제공하고 있습니다 .

시스템 반도체는 오늘날 AI 시대를 맞아서 고성능 AI 반도체 수요가 급증하고 있으며 이에 따른 반도체 미세화 공정기술 또한 급속도로 발전하고 있습니다. 당사 또한 이런 추세에 부응하여 시스템반도체 spec.및 설계 단계에서 보다 빠르고 정확한 설계 및 검증 실현을 위한 설계 및 검증 환경( ADEON )을 구축하여 고객에게 제공하고 있습니다.

또다른 당사의 사업영역인 아날로그 및 혼합신호(Mixed Signal)사업부문에서는 IR Receiver 반도체(전세계에서 No.1 )와 Key Scan driver 제품을 개발하여 글로벌 고객들에게 공급하고 있습니다.

당사 사업에 이해하는데 도움이 되도록 아래와 같이 전문용어 설명을 드립니다.

■ 일반(전문) 용어

용어	설명

시스템반도체	시스템 반도체는 데이터를 연산하고 처리하며 제어하는 역할을 하는 반도체로, 전자제품의 '두뇌' 역할을 합니다. CPU, AP(애플리케이션 프로세서) 등이 대표적이며, 다양한 전자기기에 탑재되어 논리 연산, 제어, 신호 변환 등을 수행하는 핵심 부품으로, AI, 클라우드 등 4차 산업혁명의 중심 기술입니다. 시스템반도체.jpg 시스템반도체

시스템온칩 -SoC(System on Chip)	System on Chip(SoC, 시스템 온 칩)은 CPU, GPU, 메모리, 통신 기능 등 컴퓨터나 전자기기 구동에 필요한 핵심 부품들을 하나의 작은 반도체 칩 안에 집약한 기술집약적 반도체입니다. 시스템온칩.jpg 시스템온칩

집적회로(IC)	집적회로(IC: Integrated Circuit)는 트랜지스터, 다이오드, 저항, 캐패시터 등 수많은 전자 부품을 실리콘 같은 반도체 기판 위에 초소형으로 집적(집중하여 쌓음)해 만든 전자 회로입니다. 흔히 '반도체 칩' 또는 '마이크로칩'으로 불리며, 전자 기기의 소형화, 고성능화, 비용 절감을 가능하게 하는 핵심 부품입니다. 집적회로ic.jpg 집적회로ic

팹리스(Fabless) 업체	팹리스(Fabless) 업체는 생산 시설(Fabrication) 없이 반도체 설계와 개발, 판매만을 전문으로 하는 기업입니다. Fab(공장) + less(없는)의 합성어로, 설계한 제품은 파운드리(위탁 생산 업체)에 맡겨 생산하며 기술력과 마케팅에 집중하여 높은 부가가치를 창출하는 것이 특징입니다.

파운드리(Foundry)	파운드리(Foundry)는 반도체 설계 능력 없이, 외부 업체(팹리스)가 설계한 칩을 위탁받아 전문적으로 생산·공급하는 공장 또는 기업을 말합니다. 대규모 생산 설비를 운영하며 기술 개발 비용을 절감하는 구조로, 대표적으로 삼성전자 , TSMC 등이 있습니다.

종합반도체 업체(IDM,Integrated Device Manufacturer)	반도체의 설계, 웨이퍼 생산, 패키징, 테스트, 유통 및 판매까지 모든 과정을 자체적으로 수행하는 수직 계열화된 기업입니다. 생산 시설(Fab) 없이 설계만 하는 팹리스(Fabless), 설계 없이 생산만 하는 파운드리(Foundry)와 달리, 기술력과 생산 설비를 모두 보유하고 있습니다.

디자인하우스(Design House)	반도체 팹리스(설계)와 파운드리(생산) 사이에서, 팹리스가 설계한 도면을 파운드리 공정에 맞춰 실제 생산 가능한 형태(백엔드 설계)로 변환해 주는 전문 기업입니다. 설계도와 생산 공정 간의 간극을 메워주며, 수율 최적화와 개발 기간 단축을 돕는 '반도체 생태계의 윤활유' 역할을 수행합니다.

턴키서비스(Turnkey Service)	턴키(Turnkey) 서비스는 팹리스(설계 전문 기업)가 설계도를 제공하면, 디자인하우스나 파운드리가 설계 검증, 마스크 제작, 웨이퍼 생산, 패키징, 테스트 등 전 과정을 일괄 책임지고 완제품을 고객에게 인도하는 방식입니다.

디자인서비스(Design Service)	디자인 서비스(Design Service)란 팹리스(Fabless, 반도체 설계 전문 기업)가 설계한 회로도를 파운드리(Foundry, 위탁 생산 기업)가 실제 반도체 칩으로 생산할 수 있도록, 공정에 맞춰 최적화 및 변환해 주는 엔지니어링 서비스를 의미합니다.

DSP(Design Solution Partner)	DSP(Design Solution Partner)는 팹리스(반도체 설계 전문) 기업이 설계한 회로도를 삼성 파운드리 제조 공정에 맞춰 최적화된 반도체 도면으로 재설계하고, 공급망 관리(OSAT 등)까지 제공하는 전문 파트너사입니다. 삼성전자 파운드리의 에코시스템(SAFE™) 내에서 핵심적인 디자인 하우스 역할을 수행하며 팹리스와 파운드리를 연결하는 다리 역할을 합니다.

인포테인먼트	정보(Information)와 오락(Entertainment)을 접목된 합성어입니다. 인포테인먼트.jpg 인포테인먼트

UI	사용자 인터페이스, 사람과 사물 사이에서 의사소통을 하기 위한 물리적, 가상적 매개체(User Interface)입니다.

UX	사용자 경험, 사용자가 어떤 제품, 서비스를 직.간접적으로 이용하면서 느낀 총체적 경험(User Experience)입니다.

사물인터넷(IoT)	각종 사물에 센서와 통신 기능을 내장하여 인터넷에 연결하는 기술(Internet of Things)입니다. 사물인터넷.jpg 사물인터넷

ASIC (Application Specific Integrated Circuit)	범용적인 목적이 아닌, 특정한 용도나 제품에 맞게 최적화하여 설계된 주문형 반도체를 의미합니다. asic.jpg asic

CPU	컴퓨터의 '두뇌'에 해당하며, 시스템의 모든 명령어를 해석하고 실행하는 핵심 하드웨어입니다. 연산과 제어를 통해 데이터 처리를 담당합니다. cpu.jpg cpu

GPU	GPU(Graphics Processing Unit)는 컴퓨터의 그래픽과 이미지 처리를 담당하는 그래픽 처리 장치입니다. 쉽게 말해, CPU가 복잡한 일을 하나씩 순서대로 처리하는 '소수 정예의 전문가'라면, GPU는 단순한 계산을 수천 개의 코어로 동시에 처리하는 '대규모 군단'과 같습니다. gpu.jpg gpu

NPU	NPU(신경망 처리 장치, Neural Processing Unit)는 인간 뇌의 신경망 구조를 모방하여 설계된 AI 전용 반도체입니다. npu.jpg npu

TPU	TPU(Tensor Processing Unit)는 구글이 인공지능(AI) 및 머신러닝 워크로드, 특히 텐서(Tensor) 연산(대규모 행렬 곱셈)에 최적화하여 개발한 전용 주문형 반도체(ASIC)입니다. tpu.jpg tpu

FPGA	FPGA(Field Programmable Gate Array)는 제조 후에도 사용자가 하드웨어 로직을 원하는 대로 재구성(프로그래밍)할 수 있는 범용 집적회로(IC)입니다. HDL을 통해 내부 논리 블록을 설계하여, 빠르고 유연하게 병렬 처리 회로를 구현할 수 있어 AI, 통신, 국방 등 다양한 분야의 프로토타입이나 고성능 컴퓨팅에 활용됩니다. fpga.jpg fpga

HPC	HPC(High Performance Computing, 고성능 컴퓨팅)는 일반적인 컴퓨터로는 처리하기 어려운 방대하고 복잡한 계산을 수행하기 위해 수백, 수천 대의 컴퓨터(노드)를 하나로 묶어 처리 능력을 극대화한 기술을 말합니다. hpc.jpg hpc

AI 가속기(Accelerator)	AI 가속기(Accelerator)는 머신러닝, 딥러닝 등 방대한 AI 연산(학습 및 추론)을 CPU보다 빠르고 효율적으로 처리하기 위해 설계된 특수 하드웨어입니다. GPU, NPU, TPU 등이 대표적이며, 데이터센터, 로보틱스, 스마트 기기 등에서 전력 효율을 높이고 실시간 데이터 처리를 지원하는 핵심 기술입니다. ai가속기.jpg ai가속기

엣지 AI 반도체	엣지 AI(Edge AI) 반도체는 데이터가 생성되는 현장 기기(Edge)에서 직접 AI 알고리즘을 실행(추론)할 수 있도록 설계된 저전력, 고효율 AI 반도체 칩을 의미합니다. 엣지ai반도체.jpg 엣지ai반도체

■ 반도체 제조(공정) 용어

용어	설명

웨이퍼	웨이퍼(Wafer),일명 슬라이스 또는 기판은 집적 회로 제작을 위한 전자기기 및 기존의 웨이퍼 기반 태양광 전지에 사용되는 결정질 실리콘과 같은 반도체 소재의 얇은 조각으로 실리콘 반도체 소재의 종류 결정을 원주상에 성장시킨 주괴를 원판모양으로 얇게 깍아내어 제작됩니다. 웨이퍼.jpg 웨이퍼

마스크(MASK)	반도체 집적회로의 제조공정 중 포토 공정에서 사용하는 미세한 전자회로가 그려진 유리판. 회로를 그리는 과정이 굉장히 미세하여 반도체 공정에서는 일종의'틀'과 같은것을 이용하는데, 정교하게 따라 그릴 수 있는 이 '틀' 이 바로 MASK를 의미합니다. 마스크.jpg 마스크

패키징(Packaging)	반도체 제조의 최종단계이며, 반도체에 전원을 공급하고, PCB와 반도체 사이 전기 신호를 연결하는 역할을 하고,반도체에서 발생하는 열을 방출하고,외부충격,습기,불순물로 부터 보호하는데 필요한 공정으로써,주로 OSAT에서 진행됩니다. 패키징.jpg 패키징

PCB	Printed Circuit Board,인쇄회로기판구리배선이 가늘게 인쇄된 판으로 , 반도체,컨덴서,저항기 등 각종 부품을 끼울수 있도록 되어 있는 부품 상호간을 연결시키는 구실을 하는 전자 부품입니다. pcb.jpg pcb

MPW	Multi-Project Wafer하나의 웨이퍼에 여러 고객사의 반도체 시제품을 제작하기 위한 서비스로 시제품 제작비용을 최소화하고,시제품 제작을 통한 제품의 실제 검증을 위해서 파운드리 별로 제공하고 있는 개발 전용프로그램입니다. mpw.jpg mpw

Planar FET 공정	디지널 회로와 아날로그 회로에서 가장 일반적인 금속 산화막 반도체 전계효과 트랜지스터(MOSFET)를 평면적 구조로 트랜지스터를 구성하는것을 의미합니다. planar fet공정.jpg planar fet공정

핀펫(FINFET) 공정	트랜지스터의 게이트 구조가 3D 입체구조인 트랜지스터입니다.기존 평면(2D) Planar 구조의 한계를 극복하기 위해 도입된 입체(3D)구조의 공정 기술로 구조가 물고기 지는러미(Fin)와 비슷한 핀펫(FinFET)이라고 합니다. finfet공정.jpg finfet공정

GAA 공정	파운드리 공정의 선폭(전자회로를 구성하는 구리도선의폭) 3나노 공정부터 기존 핀펫(FinFET)의 한계를 극복하기 위해 GAA(Gate-All-Around) 구조가 도입 되고 있습니다. GAA는 채널을 사방에서 감싸는 나노시트 기반 구조로, Short Channel Effect를 억제하고 Subthreshold 특성을 개선하여 선단 공정에서의 전력 효율 및 구동 전류 특성을 향상시키는 차세대 트랜지스터 기술입니다. gaa공정.jpg gaa공정

■ 반도체 패키징 용어

용어	설명

OSAT	OSAT(Outsourced Semiconductor Assembly and Test)는 반도체 제조 공정 중 웨이퍼 가공이 끝난 후 진행되는 후공정(패키징 및 테스트)을 전문으로 위탁받아 처리하는 기업입니다. 칩을 절단하고 패키징하여 제품화하며, 전기적 불량 검사를 수행하여 최종 완제품을 만드는 역할을 합니다. osat.jpg osat

칩렛(Chiplet)	고성능 반도체(SoC)의 CPU, GPU, 메모리 등 기능별 블록을 개별적인 작은 칩으로 각각 생산한 뒤, 패키징 기술을 통해 하나의 기판 위에 레고 블록처럼 조립해 단일 칩처럼 동작하게 만드는 이종 집적 기술입니다. 이는 미세 공정 한계 극복, 수율 향상 및 비용 절감에 핵심적인 역할을 합니다. 칩렛.jpg 칩렛

2.5D 패캐징	2.5D 패키징은 실리콘 인터포저(Interposer)라는 중간 기판 위에 로직 칩(GPU, CPU 등)과 HBM(고대역폭 메모리) 등 여러 칩렛(Chiplet)을 수평으로 나란히 배치하고 고속으로 연결하는 기술입니다. 수직 적층(3D)보다 발열 관리가 유리하며, 칩 간 통신 속도를 극대화해 AI 반도체 등에 필수적인 고성능, 고집적 패키징 방식입니다.

3D 패캐징	3D 패키징(3D Packaging 또는 3D IC)이란, 여러 개의 반도체 칩(Die)을 2차원 평면(옆으로)에 배열하는 대신, 수직으로 쌓아 올려(위로) 하나의 패키지 안에 집적하는 고급 패키징 기술을 말합니다. 3d패키징.jpg 3d패키징

■ 반도체 설계 용어

용어	설명

EDA Tool	EDA(Electronic Design Automation, 전자 설계 자동화) Tool은 반도체 칩(IC), 인쇄 회로 기판(PCB) 등 복잡한 전자 시스템을 컴퓨터 소프트웨어와 하드웨어를 활용해 설계, 시뮬레이션, 검증, 제조하는 필수적인 솔루션입니다. 수십억 개의 트랜지스터를 효율적으로 설계하고, 생산 가능성을 최적화하여 설계 시간을 줄이는 데 핵심적인 역할을 합니다.

IP	반도체 IP(Intellectual Property, 지적재산권)는 반도체 칩 설계 과정에서 특정 기능을 수행하도록 미리 설계 및 검증된 ‘재사용 가능한 회로 블록’을 의미합니다. 레고 블록처럼 CPU, GPU, 메모리 컨트롤러 등의 핵심 기능을 설계자산으로 구매하여 SoC(시스템 온 칩) 개발에 활용함으로써, 설계 시간과 비용을 획기적으로 줄여주는 핵심 요소 기술입니다. ip.jpg ip

Spec.(Specification)	시스템 반도체 Spec.(Specification, 사양/명세)은 칩의 설계, 개발, 제조, 검사 등 전 과정에서 준수해야 할 기능적, 성능적, 물리적 제약 요건들을 정의한 문서나 데이터셋을 의미합니다. 간단히 말해, "이 반도체가 어떤 기능을 하고, 얼마나 빠르며, 전력을 얼마나 쓰고, 어떤 크기여야 하는지"를 정의한 설계 도면이자 계약서입니다.

Architecture	시스템 반도체 Architecture(아키텍처)는 CPU, GPU, 메모리 등 다양한 기능 블록을 하나의 칩(SoC, System on Chip) 안에 구성하는 논리적 설계 방식과 구조를 의미합니다. 칩의 성능, 전력 효율, 동작 방식을 정의하는 핵심 청사진으로, 데이터 처리 경로와 컴포넌트 간 상호작용을 최적화하여 고성능·저전력 시스템을 구현합니다.

RTL 설계	RTL(Register-Transfer Level) 설계는 Verilog, SystemVerilog 등의 HDL을 사용하여 디지털 회로의 레지스터 간 데이터 흐름과 논리 연산을 모델링하는 반도체 설계 기술입니다. 하드웨어의 동작을 추상화하여 기술하며, 합성 가능한 코드를 작성해 최종 칩의 로직(AI 프로세서, 메모리 컨트롤러 등)을 구현하는 핵심 단계입니다.

PI(Physical Implementation)	PI(Physical Implementation, 물리적 구현)는 반도체 설계 과정 중 RTL(Register Transfer Level)로 기술된 논리 회로를 실제 공정에서 제작 가능한 물리적 레이아웃(GDSII, 배치 및 배선)으로 변환하는 프로세스를 의미합니다

Synthesis/합성	반도체 설계에서 합성(Synthesis)은 Verilog나 VHDL로 작성된 추상적인 RTL(Register Transfer Level) 설계 코드를 실제 물리적인 하드웨어인 논리 게이트(AND, OR, FF 등) 수준의 넷리스트(Netlist)로 변환하는 과정입니다.

Netlist	반도체 설계에서 Netlist(넷리스트)는 논리 게이트, 트랜지스터 등 구성 요소들과 그들 사이의 전기적 연결 관계(Net)를 텍스트로 기술한 데이터 파일입니다. HDL(하드웨어 기술 언어)을 합성(Synthesis)한 결과물로, 회로의 구조와 연결 정보를 정의하며 레이아웃(Layout) 및 LVS 검증의 필수 기초 자료로 사용됩니다.

PD(Physical Design)	반도체 설계에서 PD(Physical Design, 물리적 설계)란, 논리적으로 설계된 회로(Netlist)를 실제 파운드리 공장에서 제작 가능한 물리적 형태(Layout, GDSII 파일)로 변환하는 백엔드(Back-end) 설계 과정을 말합니다.

P	반도체 설계에서 P Place and Route (배치 및 배선)의 약자로, 논리 회로 설계(RTL)를 물리적인 실제 칩 형태로 구현하는 물리 설계(Physical Design)의 핵심 단계를 의미합니다. 논리적으로 연결된 게이트(Gate)들을 반도체 다이(Die) 위 어디에 위치시킬지 결정하고(Place), 이들을 금속 선으로 어떻게 연결할지(Route)를 결정하는 과정입니다.

FloorPlan	반도체 설계에서 플로어플랜(Floorplan, 평면 배치)은 칩(IC)의 물리적 설계(Physical Design) 단계에서 가장 먼저 수행되는 핵심 과정으로, RTL(Register Transfer Level) 합성을 마친 후 메모리(IP), Standard Cell, 입출력(I/O) 패드 등 기능 블록을 칩 내부의 어느 위치에 배치할지 결정하는 작업을 말합니다.

GDS	반도체 설계에서 GDS(Graphic Data System, 주로 GDSII)는 반도체 칩의 물리적 설계 레이아웃(트랜지스터, 배선 등)을 기하학적 형태(폴리곤)로 표현한 최종 파일 형식입니다. 설계 데이터베이스(GDSII)는 설계회사(팹리스)에서 파운드리로 전달하는 최종 도면으로, 웨이퍼 제조 공정(포토마스크)의 기준이 됩니다.

DFT	반도체 설계에서 DFT(Design for Testability, 테스트 용이성 설계)는 제조된 칩의 불량을 효율적으로 찾아내기 위해 설계 단계에서부터 테스트 회로를 미리 삽입하는 기술입니다. 복잡한 회로 내부에 스캔 체인(Scan Chain), BIST(Built-In Self-Test) 등을 넣어 제품의 수율을 확보하고 테스트 비용을 절감하는 핵심 단계입니다.

TEST VECTOR	반도체 테스트를 위해 Simulation 결과를 테스트 장비에서 사용할수 있도록 변환된 Signal set로써, 자동화된 테스트 장비에서 제품검사 규격에 맞게 program 되어 있습니다.

NRE	NRE(Non-Recurring Engineering, 비반복 공학 비용)는 신규 칩 개발에 드는 초기 1회성 비용을 의미합니다. 설계 IP 사용료, EDA 도구 라이선스, 마스크(Mask) 제작비, 설계 인건비 등을 포함하며, 생산 수량과 관계없이 발생하여 팹리스 업체의 고정 비용 부담이 되는 핵심 요소입니다.

Level 0 Service	Level 0 Service(레벨 제로 서비스)는 디자인하우스(Design House)나 파운드리 파트너사가 고객사(팹리스)에게 제공하는 가장 앞단 단계의 서비스로, '스펙 정의(Specification)부터 GDSII(최종 레이아웃 파일)까지' 설계 전체 과정을 수행하는 턴키(Turn-key) 모델을 의미합니다.

Level 1 Service	Level 1 Service (또는 RTL-in Service 모델)는 고객사(팹리스)가 설계한 RTL(Register Transfer Level, 하드웨어 기술 언어) 코드를 넘겨받아, 이를 실제 파운드리에서 생산할 수 있는 게이트 수준의 넷리스트(Gate-level Netlist)로 합성하고 검증하는 전반부 설계(Front-end Design) 서비스를 의미합니다.

Level 2 Service	Level 2 Service (L2)는 파운드리(제조)와 팹리스(설계) 사이에서 가교 역할을 하는 디자인 하우스(Design House)가 제공하는 중급 단계의 기술 서비스를 의미합니다.주로 RTL(Register Transfer Level) 코딩 이후 단계부터 GDSII(최종 레이아웃 데이터) 생성 전까지의 백엔드 물리적 설계(Physical Design) 및 검증을 중심으로 한 서비스입니다.

Level 3 Service	GDSII부터 최종 양산 납품(Wafer/Package)까지 모두 수행하는 서비스입니다.