윈팩 반기보고서 (2017.06)
II. 사업의 내용

1. 사업의 개요 당사가 영위하고 있는 주요 사업은 반도체 공정의 주요한 세부공정 중 패키징(PKG)과 테스트(TEST)를 포함하는 반도체 후공정 외주사업입니다. 당사는 기존 국내 반도체 후공정 업체들이 패키징 사업 또는 테스트 사업으로 양분되어 사업을 진행하고 있는 것과는 달리 두 가지 후공정 분야를 동시에 진행하며, 최종 매출처인 반도체 제조사나 팹리스 업체로부터 후공정을 일괄로 수주할 수 있는 기반 인프라를 구축하였습니다. [반도체 제조공정]

공정	세부설명

전공정	웨이퍼 제조	기둥모양의 단결정을 얇게 잘라 웨이퍼를 만드는 과정

회로설계	웨이퍼상에 구현될 전자회로를 구성하여 설계하는 과정

마스크 제작	설계된 전원회로를 각 층별 목적에 따라 나누어 유리마스크에 그리는 과정

웨이퍼 가공	웨이퍼 표면에 여러 종류의 막을 형성하고, 마스크의 사용 특정 부분을 깎아내는 과정을 반복하여 전자회로를 만드는 모든 과정① 산화 : 800~1200°c의 고온에서 산소 또는 수증기를 웨이퍼 표면과 화학반응 시켜 실리콘 산화막 형성 ② 감광액 도포 : Photo Resist라는 빛에 민감한 물질을 웨이퍼 표면에 균일하게 도포 ③ 노광 : 스테퍼를 사용하여 Mask에 그려진 회로 패턴에 빛을 투과시켜 PR막이 형성된 웨이퍼 위에 회로 패턴 사진 찍음 ④ 현상 : 웨이퍼 표면에서 빛을 받은 부분의 막 현상 ⑤ 식각 : 회로 패턴 형성을 위해 화학물질을 사용하여 불필요한 부분 선택적으로 제거 ⑥ 이온주입 : 회로 패턴과 연결된 부분에 미세한 불순물을 가속하여 웨이퍼 내부에 침투시켜 전자 소자 특성 만들어줌 ⑦ 증착 : 가스 간의 화학반응으로 형성된 입자들을 웨이퍼 표면에 증착하여 절연막 또는 전도성막 형성 ⑧ 금속배선 : 웨이퍼 표면에 형성된 각 회로를 알루미늄선으로 연결하는 공정

후공정	패키징(PKG)	웨이퍼 상의 Chip을 개개로 절단하여 전기적인 연결을 해주고, 외부의 충격에 견디도록 밀봉 포장하여 물리적인 기능과 형상을 갖게 해주는 과정 ① 웨이퍼 절단 : 웨이퍼 상의 Chip을 다이아몬드 톱으로 절단하여 낱개로 분리 ② 금속 연결 : Chip 내부의 외부연결단자와 substrate를 금선으로 연결 ③ 성형 : Chip과 연결 금선 부분을 보호하기 위해 화학수지로 밀봉

테스트(TEST)	반도체 소자의 전기적(electrical) 기능을 검사

당사가 영위하고 있는 패키징 공정은 반도체 칩을 PCB 등의 substrate에 탑재하여 전기적 신호를 연결해주고 외부 불순물로부터 밀봉 포장하여 물리적인 기능과 형상을 갖추게 해주는 공정을 말합니다. 기존의 패키징은 반도체 칩이 오류가 나지 않고, 설계시 계획한 대로 작동이 되도록 조립만 하는 단순 공정이었으나 최근 전자제품의 경박단소화, 다기능화 추세에 따라 고객사들도 패키징의 소형화 및 고집적화를 요구하고 있어 지속적인 기술개발이 동반되어야 하는 기술집약적인 공정으로 변화하였습니다.

테스트 공정은 반도체를 최종 출하하기 전에 기능이 제대로 발휘되는지 이상유무를 확인하는 공정으로 테스트 장비와 소프트웨어를 사용하여 반도체 소자의 전기적 기능을 검사하는 공정입니다. 기존에는 오류의 유무만 검사하는 단순 공정이었으나 최근 반도체 칩의 내/외관 검사기능은 물론 여러가지 분석업무를 통해 웨이퍼 설계나 가공단계에서의 수율개선에 있어서 중요한 역할을 담당하고 있습니다.

반도체 후공정 산업은 반도체 산업초기 종합 반도체 제조업체(IDM)들이 생산 물량의일정 부분을 할당하는 외주사업으로 시작하였으나, 반도체 기술이 점차 고도화되고 변화의 속도가 빨라지면서 기술개발과 투자에 대한 부담감 등으로 종합 반도체 제조업체(IDM)들은 외주비중을 전략적으로 증가시키기 시작하였습니다.

반면 후공정 전문 외주업체들은 단순 외주에서 탈피하여 기술적으로 진보하는 신규 IT 제품들에 대한 대응을 위해 지속적인 기술 개발과 양산 노하우 확보, 공격적인 투자를 진행한 결과 현재의 기술경쟁력과 생산능력을 확보하게 되었습니다. 이러한 노력을 기반으로 국내뿐만 아니라 해외 주요 종합 반도체 제조업체(IDM), 팹리스(Fabless) 업체들까지 매출처를 확대하며 반도체 연관 산업의 핵심 산업으로 성장하고 있습니다. 또한 최근 종합 반도체 제조업체(IDM)들의 투자가 전공정을 중심으로 진행됨에 따라 후공정에 대한 외주비중은 점차 증가하고 있어 전반적인 시장규모도 확대되고 있습니다.

후공정 산업은 고가의 장비에 대한 투자가 선행되어야만 양산이 가능하고 양산능력 확대 또한 추가 장비 구매에 의해 가능한 장치산업입니다. 이러한 장치산업의 특성상초기 투자가 필수적이며, 사업의 확장을 위해서도 지속적인 투자가 요구되는 산업으로 투자비용 부담과 함께 패키징 기술, 프로그램 기술 등의 기술개발능력, 양산능력, 품질안정화 등에 대한 기반을 확보하여야 합니다.

또한 당사는지속적인 투자와 연구개발로 기존 메모리 반도체 시장 이외에 빠른 속도로 성장하고 있는 시스템 반도체 시장으로의 사업영역을 확장해 나아가고 있으며, 모회사 티엘아이를 기반으로 시스템 반도체 테스트 양산 및 신규 거래선 확보 등을 통하여 사업영역을 점진적으로 확장해 나아가고 있습니다.

가. 산업의 현황 (1) 업계의 현황(가) 산업의 분류 당사가 속해 있는 반도체산업분야는 크게 종합 반도체 제조업체(IDM, Integrated Device Manufacturer), 반도체 설계전문업체(Fabless), 수탁제조업체(Foundry) 등의 전공정 산업과 패키징(Package Assembly), 테스트(Test) 등의 후공정 산업으로 구분할 수 있습니다.

[반도체 산업의 분류]

분류	사업영역	특징	주요 기업

IDM(종합반도체)	반도체 회로 Design, Wafer 가공 등	기술력, 대규모 R, Capex 요구	삼성전자, SK하이닉스, 인텔, Micron 등

Foundry(파운드리)	Wafer 가공 수탁 생산	반도체 Fab에 집중된 투자	TSMC, SMIC, UMC, 동부하이텍 등

Fabless(팹리스)	반도체 회로 Design	높은 기술력 및 인력 인프라 요구	퀄컴, 실리콘웍스,티엘아이 등

Package Assembly	가공된 Wafer 조립	축적된 Know-how, 기술력, 거래선 확보 필요	윈팩, SFA반도체, 시그네틱스, 하나마이크론, ASE, AMKOR, Stats ChipPac

TEST	테스트, 분석	축적된 Know-how, 고가 장비 확보, 안정적인 Test 및 분석 운영 능력 확보	윈팩, 에이티세미콘, 하이셈, 테스나, ASE 등

(나) 반도체 산업의 개념1) 개요

반도체(Semiconductor)란 전기가 잘 통하는 도체와 전기가 잘 통하지 않는 부도체의중간 정도인 물질을 말합니다. 순수한 반도체에 불순물을 주입하면 전류를 증폭시키거나 스위치 역할을 하는 등 전자소자로서의 특성이 생기는데, 이 같은 성질을 이용하여 아주 작은 크기의 반도체에도 수십억개의 전자회로를 만들어 다양한 산업에 이용할 수 있습니다. 반도체 산업분야는 반도체 재료 및 반도체 전자회로소자의 제조·제작과 이들의 응용제품을 생산하는 산업이며 넓게는 반도체 소자 응용기기의 제작 및 이와 관련된 산업을 포함하고 있습니다. 그러므로 반도체 산업은 전자산업, 정보통신산업, 자동차산업, 항공우주산업, 바이오산업 등 다양한 첨단산업들을 포함하는 고부가가치 산업입니다.

최근 세계 반도체시장에서는 세계 경제의 침체, 자연재해 등의 악조건 속에서도 디지털 TV, 스마트폰, 태블릿 PC, 자동차, 윈도 PC 등 메모리 용량을 많이 사용하는 응용제품시장의 급성장에 따라 반도체 수요가 지속적으로 증가하고 있습니다. 또한 글로벌 IT 경기 호조세, 개도국 중산층의 급증, 인터넷 게임시장의 성장 등도 반도체 시장 확대에 큰 기여를 하고 있습니다.

(다) 산업의 특성

반도체 산업은 대규모 투자를 요구하고 높은 위험부담을 수반합니다. 거액의 설비투자와 연구개발투자가 소요되면서도 기술혁신의 속도가 매우 빠르기 때문에 2~3년 만에 설비를 교체 또는 업그레이드 해야함은 물론 기술적인 변화까지 수용해야 하는 부담을 안고 있습니다. 또한 제품의 라이프사이클이 짧고 제품의 시장 도입기에서 성숙기에 이르기까지 가격이 급변하는 특성이 있어 성공적 시장 진입과 조기에 제품을 개발할 수 있는 기술능력을 확보해야만 합니다.

1) 대규모 투자와 생산력

반도체 산업은 초기 기술개발을 위한 개발비는 물론 장치산업의 특성상 양산설비 set-up을 위한 대규모의 설비투자를 요구합니다. 또한 최근에는 급속도로 변화하는 IT제품들의 고성능화를 따라가기 위해 지속적인 투자가 동반되어야만 하므로 반도체 산업에서의 설비 투자는 회사의 매출규모와 직접적인 상관관계가 존재합니다.

2) 짧은 라이프싸이클

최근 출시되는 IT 제품들은 성능의 진화가 매우 빠른 속도로 진행되고 있습니다. 스마트폰의 경우 새로운 제품이 나온 뒤 1년이 채 되지 않아 후속모델들이 출시되고 있으며, 태블릿 PC의 경우 지속적인 고성능 업그레이드와 함께 새로운 모델이 출시되고 있습니다. 고성능 IT 제품들의 성능을 충족시키기 위해서는 그 내부에 탑재되는 반도체 또한 더 빠르게 업그레이드 되기를 요구 받고 있습니다. 이러한 요구에 부응하기 위해 반도체 제조업체들은 반도체 칩의 소형화, 고집적화를 위한 공정기술개발 및 양산을 진행해 오고 있습니다.

3) 제품단가의 변동성

반도체의 경우 수요/공급의 법칙에 의해 제품 단가가 움직이고 있습니다. 시장에 설비투자가 집중되어 출하되는 제품의 수가 증가할 경우 가격이 급락하며, 경쟁업체의 부도 등 외적 요건에 의해 시장에 출하되는 제품의 수가 감소할 경우 가격이 다시 회복하는 등 변동성이 심한 경향이 있습니다.

4) 국가경제에서의 중요성

반도체산업은 국가기간산업으로서 컴퓨터부터 스마트폰, 태블릿 PC까지 모바일 스마트 IT 제품들이 가져온 정보의 혁명 속에서 폭발적인 성장세를 보이고 있습니다. 특히 삼성전자를 필두로 한 스마트폰 시장의 급성장은 반도체시장의 제2전성기를 가져왔고, 우리나라를 비롯한 일본, 대만 등의 아시아권 국가들이 현재 세계 반도체 시장에서 수위를 점하고 있습니다. 우리나라에서는 전 세계적 추세인 초고속 정보화 사회의 실현과 국가 경쟁력 강화 차원에서 21세기 첨단 핵심 산업으로 반도체 관련 산업과 Mobile 산업을 선정하였으며, 국가 차원에서 집중적인 지원과 육성을 진행중입니다.

특히 우리나라 주요 수출품인 각종 디지털 제품의 핵심 부품으로 국가 경쟁력 향상에큰 영향을 주는 반도체 산업은 부가가치가 높은 산업으로 최근 지속적인 디지털 컨버젼스와 네트워킹의 진화로 인하여 기술 발전과 수요 창출이 동시에 이루어지고 있는 국가 핵심 전략 산업입니다.

[전체 수출 중 반도체 비중]

(단위 : 백만USD, %)

구분	2012년	2013년	2014년	2015년	2016년

총 수출	547,870	559,632	572,665	526,757	495,466

반도체	50,430	57,143	62,647	62,916	62,228

전년비 증감율	0.6	13.3	9.6	0.4	-1.1

비 중	9.2	10.2	10.9	11.9	12.6

(출처 : 한국무역협회, 2017. 2월)

또한 메모리 반도체의 대표 제품인 DRAM, NAND의 경우, 국내 종합 반도체 업체인 삼성전자, SK하이닉스가 세계시장의 50% 이상을 차지하고 있기 때문에 패키징 및 테스트의 외주사업 역시 국가전략적으로 발전시킨다면 반도체 산업의 성장과 함께 내수경제에 크게 이바지하는 국가기간산업으로 성장 할 수 있을 것이라 판단됩니다. ( 2) 업계 의 현황 (가) 반도체 시장의 현황 및 동향 A. 메모리 반도체 VS 비메모리 반도체(시스템 반도체) 시장

반도체는 정보의 저장가능 유무에 따라 크게 메모리 반도체와 비메모리 반도체(이하 “시스템 반도체”)로 구분됩니다. 메모리 반도체는 정보의 저장이 가능한 제품이며, 대표적인 제품은 RAM이 있습니다. 시스템 반도체는 정보의 저장보다는 제품 각각의 특정 기능을 보유한 제품이며, 대표적인 제품은 CPU가 있습니다.

제품들의 특성에 따라 반도체를 구분하면 다음과 같습니다.

[반도체의 구분]

구 분	설 명

메모 리	휘발성 (RAM)	D램	주로 PC용 주기억장치에 이용되며 정보처리속도 및 그래픽처리능력에 따라 SD램, 램버스D램, DDR, DDR2, DDR3 등이 있음

S램	소비전력이 적고 처리속도가 빠르기 때문에 컴퓨터의 캐시, 전자오락기 등에 사용

V램	화상정보를 기억하기 위한 전용 메모리

비휘발성 (ROM)	Flash메모리	전력소모가 적고 고속프로그래밍 및 대용량저장이 가능하여 컴퓨터의 HDD를 대체할 수 있는 제품으로 NOR(코드저장)형과NAND(데이터저장)형으로 구분

Mask롬	제조공정시 고객이 원하는 정보를 저장하며, 전자게임기의 S/W저장용, 전자악기, 전자사전 등에 사용

EP롬	자외선을 이용하여 정보를 지우거나 저장

EEP롬	ROM의 특징과 입/출력할 수 있는 RAM의 특징을 겸비

비 메 모 리	시스템IC	마이크로 컴포넌트	컴퓨터를 제어하기 위한 핵심부품으로 Micro Processor Unit, Micro Controller Unit, Digital Signal Processor 등이 있음

Logic IC (ASIC)	사용자의 요구에 의해 설계된 특정회로 반도체이며, 주문IC로서 다품종 소량생산에 적합

Analog IC	제반 신호의 표현처리를 연속적인 신호 변환에 의해 인식하는 IC로서 Audio/Video, 통신용, 신화 변환용으로 사용

LDI	LCD driver IC로서 구동 또는 제어에 필수적인 IC

개별소자	Diode, 트랜지스터처럼 집적회로(IC)와는 달리 개별품목으로서 단일 기능을 갖는 제품을 의미하며, 이것이 모여 IC가 됨

기타	Opto(광반도체), 반도체센서 등

상기의 반도체 구분 중 당사가 중점 매출하고 있는 제품은 메모리 반도체인 DRAM과 Flash Memory입니다.

DRAM은 전원이 켜져 있는 동안에만 정보가 저장되는 휘발성 메모리로, 주로 컴퓨터의 메인 메모리, 동영상 및 3D게임 구현을 위한 그래픽 메모리로 사용되고 있으며,가전제품의 디지털화에 따라 디지털 TV, 스마트 TV, DVD 플레이어, 프린터 등에도수요가 확대되고 있습니다. 또한 각종 이동통신 기기의 폭발적 성장에 따라 스마트폰 및 태블릿 PC 등에도 모바일용 DRAM (mobile DRAM)의 채용량이 급증하고 있습니다.

Flash Memory는 전원이 공급되지 않아도 저장된 데이터가 지워지지 않는 비휘발성 메모리로 크게 노어(NOR)형과 낸드(NAND)형으로 구분 할 수 있습니다. 이중 당사가 생산하는 NAND Flash는 순차적 정보 접근이 가능한 비휘발성 메모리 칩으로서, 디지털 비디오나 디지털 사진과 같은 대용량 정보를 저장하는데 매우 적합합니다. NAND Flash가 주로 적용되는 분야는 스마트폰, 태블릿 PC 같은 모바일 기기와 디지털 카메라, USB드라이브, MP3플레이어, 차량용 네비게이션, SSD 등입니다. 한편, 최근 Flash Memory는 일반적인 범용 메모리 보다는 고객지향적인 제품의 수요가 늘어나고 있어 이런 추세에 부합하는 응용복합제품이 지속적으로 성장할 것으로 예상됩니다.

① 메모리 반도체 시장 2012년 메모리시장은 스마트폰/태블릿 PC수요 증가에 따른 NAND Flash의 성장이 지속되었지만, DRAM의 경우 가격 급락으로 전체 메모리 시장의 부진을 초래하였습니다. 하지만 2013년에는 메모리 반도체 공급부족이 심화되며 DRAM가격이 급등하였습니다.

또한, 이동성이 강조되는 모바일 기기의 특성상 저전력 기능이 강조되며 모바일 DRAM 시장이 성장하기 시작했습니다. 모바일 DRAM 수요 강세는 향후에도 지속될 전망이 예상됩니다.

이는 모바일 기기 판매대수 증가와 모바일 기기당 DRAM 탑재량 증가가 동시에 이루어지고 있기 때문입니다. 휴대폰 업체간 하드웨어 스펙 경쟁 격화로 고성능 멀티코어 프로세스의 채택이 늘어나고 있고, 다양한 어플리케이션을 동시에 구동하는 기능이 강조되면서 모바일 기기당 DRAM 탑재량은 지속증가할 것으로 예상됩니다.

NAND 시장은 모바일 IT 기기들의 스마트화가 진행되면서 NAND의 주 수요처가 스마트폰, 태블릿PC와 같은 모바일기기로 확대되었습니다. 향후 고용량 NAND를 탑재하는 스마트폰 및 태블릿 PC 시장이 지속적으로 성장하고 노트북 및 서버의 SSD 채용이 본격화됨에 따라 NAND 시장은 지속적으로 성장할 것으로 예상됩니다.

② 시스템 반도체 시장

시스템 반도체 시장은 경기와 IT 수요에 따라 변동성을 보이는 점은 메모리 반도체 시장과 동일하나 성장률이 둔화되고 있는 메모리 반도체 산업과 비교하여 상대적으로 꾸준한 성장을 보여왔습니다.

시스템 반도체시장은 총 반도체시장에서 80% 이상을 차지하는 잠재성 높은 시장입니다. 또한 시스템 반도체는 ‘개별소자’에서 시스템 통합과 서비스 가치를 창출하는 ‘융복합 반도체’로 발전하고 있기 때문에 시스템 산업과 서비스 산업의 고부가가치화에 대한 중추적인 역할을 수행하고 있습니다.

메모리 반도체 제조사들이 최근 시스템 반도체 분야에 집중을 하려는 이유는 D램 가격 등락이 심한 메모리 반도체와는 달리 가격 변화가 적은 편이고, 고부가가치가 높은편이며, 시스템 반도체의 종류도 2만여 가지에 이릅니다.최근에는 스마트폰과 태블릿 PC 등의 모바일 기기의 수요 급증에 따른 시스템 반도체의 수요가 예상 됩니다.시스템 반도체는 다품종 소량생산으로, 고도의 설계 기술을 필요로 하며, 응용분야가다양 하기 때문에 향후 반도체시장에서 중요성이 더욱 증대될 것으로 예상됩니다.

B. 후공정시장 동향

반도체 시장이 성장하면서 이에 따른 사업 영역도 점차 확대, 세분화되고 있습니다. 초기 종합 반도체 제조사들은 대규모의 자금력을 바탕으로 반도체 소자생산의 제작과 설계, 생산과 후공정까지 자체적으로 진행하였습니다. 당시 종합 반도체 제조사들은 높은 수익성을 확보하고 있었고 이를 기반으로 전공정 뿐만 아니라 후공정까지 지속적인 투자를 진행하면서 내부적으로 모든 공정을 수행하였습니다.그러나 점차 반도체 기술 진화는 빠른 속도로 진행되는 반면 단가의 하락이 지속되면서 설비투자와 연구개발에 대한 리스크 및 원가절감에 대한 부담이 증가하고 이로 인해 산업의 전문화, 세분화의 필요성이 대두되기 시작했습니다. 이는 반도체 설계 전문업체인 팹리스(Fabless), 생산 전문업체인 파운드리(Foundry), 패키징과 테스트 공정을 전문적으로 하는 후공정 전문업체들을 탄생시키는 계기가 되었습니다.

종합 반도체 제조사들은 초기에는 설계에 대한 기술 유출 등을 사유로 외주 비중 자체를 최소한으로 유지하였으나 반도체 가격 하락으로 수익성이 악화됨에 따라 원가절감을 위해 전문 외주업체를 활용하는 비중은 점차 증가해왔습니다.

또한 제품의 특성상 라이프 싸이클이 짧고 수급변동으로 인한 판가의 변화에 따라 업황의 싸이클이 나타나는 변동주기를 겪으면서 반도체 제조사들은 고정비 감소와 핵심 경쟁력 향상을 위해 반도체 설계와 칩 생산 등의 전공정 단계에 집중하고 있어 향후 외주비중은 지속적으로 증가할 것으로 전망됩니다.

반도체 패키징 및 테스트 시장의 아웃소싱 경향이 이와 같이 가속화되는 또 다른 이유는 더욱 작고 얇은 반도체 칩으로 많은 기능을 빠른 속도로 안정적으로 구현할 것을 요구 받게 됨에 따라 패키징 및 테스트 기술력이 반도체 칩의 성능에 있어서 결정적인 역할을 담당하게 되었기 때문입니다.

반도체 칩의 성능이 개선되어도 외부로 전기적 신호를 전달하는 패키징 기술이 따라오지 못한다면 반도체 칩은 제기능을 수행할 수 없습니다. 산업 초기 회로의 선폭을 줄이는 것이 반도체 칩의 경박단소를 가능하게 하는 유일한 방법이었으나 기술적으로 회로의 선폭을 줄이는 것이 한계에 달함에 따라 패키징을 통한 칩의 경박단소화가주목받기 시작했습니다.

선폭을 더 줄이는 것이 기술적으로 완전 불가능한 것은 아니지만, 이를 위해 장비와 공정개선에 투입되는 비용이 큰 폭으로 증가하게 되기 때문에 양산 가능하더라도 경제성이 현저히 떨어진다는 문제점이 존재합니다. 따라서 최근에는 반도체 칩 설계단계가 아닌 패키징 단계에서 이를 해결하려는 노력이 진행되고 있습니다.

또한 테스트 공정 역시 단순 양품/불량제품을 선별하는 것이 아니라 여러가지 분석 업무를 통해 웨이퍼 설계나 가공 단계에서의 수율 개선에 있어 중요한 역할을 수행하고 있습니다.

이러한 사유로 과거에는 전공정에 비하여 상대적으로 낮은 수준의 기술로 여겨졌던 반도체 패키징과 테스트 공정기술의 중요성이 점점 부각되고 있으며, 다년간의 경험을 바탕으로 기술력을 축적해온 외주전문업체들이 각광을 받고 있습니다.

가트너(Gartner, 2016년 12월)의 전망에 따르면 2017년 반도체 패키징 TEST시장은 533억달러, 반도체 패키징 TEST 아웃소싱 시장은 281억달러로 전망하고 있습니다.반도체 패키징 TEST 아웃소싱 시장은 2020년까지 연평균 5.0%의 꾸준한 성장과더불어 아웃소싱 비중은 증가할 것으로 예상됩니다.전체 반도체 시장에 비해 외주시장이 더 높은 성장률을 보이는 이유는 IDM(integrated Device Manufacturers)들이 FAB 등 핵심 자본투자에만 집중하고 반도체 Back-End는 SATS(Semiconductor Assembly and Test Service) 제공업체에 의존하는 경향이 강해지고 있는 현실에 기인합니다.

[전세계 PKG 및 TEST 시장 규모 및 Outsourcing 비중]

(단위 : 십억USD)

구분	2014	2015	2016	2017	2018	2019	2020	CAGR15~20

전체 PKG TEST 시장	53.2	49.4	49.8	53.3	55.3	57.5	60.1	4.0%

아웃소싱 PKG TEST 시장	27.1	25.5	25.9	28.1	29.5	30.7	32.5	5.0%

(자료 : Gartner, 2016.12)

① 패키징 시장

패키징이란 반도체 칩을 PCB 등의 substrate에 탑재하여 전기적 신호를 연결해주고외부 불순물로부터 밀봉 포장하여 물리적인 기능과 형상을 갖추게 해주는 공정을 말합니다. 일반적으로 패키징 업체들은 반도체 제조사에서 받은 웨이퍼를 연마하고 절단하는 작업부터 패키지까지를 주로 수행하며 패키지가 완료된 제품은 다시 반도체 제조사로 옮겨져 테스트와 모듈화를 거쳐 다양한 최종 수요처에 공급됩니다.

기존의 패키징은 반도체 칩이 오류가 나지 않고, 설계시 계획한 대로 작동이 되도록 조립만 하는 단순 공정이었으나 최근 전자제품의 경박단소화, 다기능화 추세에 따라 고객사들도 패키징의 소형화 및 고집적화를 요구하고 있어 지속적인 연구/기술개발이 동반되어야 하는 기술집약적인 공정으로 변화하였습니다.

최근 반도체 산업의 중심축이 기존 PC에서 스마트폰, 테블릿 PC 등 신형 IT 제품들로 이동하면서 패키징 기술 역시 동반하여 진화하고 있습니다.

기존 PC 용 패키징의 경우 넓은 면적의 PCB 기판에 메모리 칩을 부착하는 구조로 형성되었기 때문에 많은 비용을 투자해 반도체의 두께나 PCB 기판의 면적을 줄여야하는 필요성이 크지 않았습니다.

그러나 휴대폰이나 테블릿 PC 등 신형 IT 제품들은 고성능화 및 경박단소화 되면서 고성능의 칩 기능을 극대화 시키고 실장면적을 최소화 시키는 효율적인 패키징 기술의 중요성이 부각되고 있습니다.

특히 경박단소화 되는 경향에 맞춰 제한된 공간에 반도체를 장착하여야 하므로 얇은 두께가 필수적으로, 얇고 작게 패키징하여 집적도를 늘리기 위한 적층 패키징 기술의중요성이 부각되고 이에 대한 수요가 증가하고 있습니다.가트너(Gartner, 2016년 12월)의 전망에 따르면 2017년 반도체 패키징 시장은 421억달러, 반도체 패키징 아웃소싱 시장은 221억달러로 전망하고 있습니다.반도체 패키징 아웃소싱 시장은 2020년까지 연평균 4.7%의 꾸준한 성장과 더불어 아웃소싱 비중은 증가할 것으로 예상됩니다. [전세계 패키징 시장규모] (단위 : 십억USD)

구분	2014	2015	2016	2017	2018	2019	2020	CAGR15~20

전체 PKG 시장	42.0	39.1	39.4	42.1	43.6	45.3	47.3	3.8%

아웃소싱 PKG 시장	21.3	20.1	20.4	22.1	23.0	24.0	25.4	4.7%

(자료 : Gartner, 2016.12)

② 테스트 시장

테스트 공정은 반도체를 사용하기 전에 기능을 제대로 발휘하는지 이상유무를 확인하는 것으로 테스트 장비와 소프트웨어를 사용하여 반도체 소자의 전기적 기능을 검사하는 공정입니다. 기존에는 오류의 유무만 검사하는 단순 공정이었으나 최근 반도체 칩의 내/외관 검사기능은 물론 여러가지 분석업무를 통해 웨이퍼 설계나 가공단계에서의 수율개선에 있어서 중요한 역할을 담당하고 있습니다.

초기 테스트 외주산업은 대만이나 싱가폴에서 발전하기 시작하여 국내에서는 SK하이닉스가 2000년대 중반 이후 외주비중을 본격적으로 확대시켰고 최근에는 삼성전자의 테스트 외주비중 확대도 본격화 되고 있습니다.

초기에는 테스트 진행시 설계에 대한 노하우가 외부에 유출될 수 있는 가능성으로 인해 반도체 제조사들은 테스트 공정을 외주 전문업체에 맡기는 것을 기피하였습니다. 하지만 2000년 이후 반도체 제조업체들의 투자규모 확대에 따른 리스크 분산 그리고원가절감차원에서 저가제품 위주로 외주업체들을 통한 위탁이 시작되었습니다. 최근에는 반도체 제품의 싸이클이 짧아지고, 신규 IT 모바일 기기들의 등장으로 종합반도체 업체들이 후공정의 외주비중을 증가시키는 추세에 있으며, 팹리스 업체들이 급부상 함으로써 공정의 전문화가 대두되면서 점차 성장하고 있습니다.

장치산업의 특성상 대규모 투자가 동반되어야 하기 때문에 TEST 전문 업체들은 지속적인 투자를 진행하고 있습니다. 또한 관련 매출이 장비 사용 시간을 기준으로 매출 단가가 책정되기 때문에 미세 공정 전환에 따라 제품의 테스트 시간이 길어지는 최근 추세는 출하량 증가와 더불어 테스트 외주업체에는 외형성장의 긍정적인 요인으로 작용하고있습니다.가트너(Gartner, 2016년 12월)의 전망에 따르면 2017년 반도체 테스트 시장은 112억달러, 반도체 테스트 아웃소싱 시장은 59억달러로 전망하고 있습니다.반도체 테스트 아웃소싱 시장은 2020년까지 연평균 5.8%의 꾸준한 성장과 더불어 아웃소싱 비중은 증가할 것으로 예상됩니다.

[전세계 테스트 시장규모]

(단위 : 십억USD)

구분	2014	2015	2016	2017	2018	2019	2020	CAGR15~20

전체 TEST 시장	11.2	10.2	10.3	11.2	11.8	12.2	12.9	4.7%

아웃소싱 TEST 시장	5.8	5.4	5.5	5.9	6.5	6.8	7.2	5.8%

(자료 : Gartner, 2016.12)

(나) 대체시장의 현황

당사가 영위하고 있는 반도체 패키징 및 테스트 시장의 대체시장은 없는 것으로 판단됩니다.

다만 종합반도체 제조업체들이 외주 전문 업체들을 이용하지 않고 패키징 및 테스트 공정을 자체적으로 수행한다면, 당사가 영위하고 있는 후공정 외주시장은 축소될 수 있습니다. 하지만 앞서 언급한 바와 같이 패키징과 테스트 공정을 내재화 하기 위해서는 기술력 증진을 위한 인력조달은 물론이며, 생산력 증대를 위한 막대한 자금이 지속적으로 투자가 되어야 하기 때문에, 현실적으로 가능성은 낮은 것으로 판단됩니다.

(다) 자원조달상황1) 주요 원재료의 조달원 및 특성

패키징 사업에 사용되는 원/부재료는 Substrate, Gold wire, WBL tape, EMC, Epoxy 등이며, 이 원/부재료들은 패키징 방식에 따라 요구되는 재료와 그 양이 구분됩니다. 현재 주요 원재료들은 대부분 국산화가 이루어져 수급상에 큰 어려움은 발생되고있지 않습니다.

테스트 사업은 100% 장치 사업으로 사업을 영위하는데 필요한 원/부재료는 존재하지 않습니다.

[패키징 공정의 주요 원재료 및 조달원]

종 류	공 급 업 체	제품종류

국 내	해 외

Substrate	심텍, 대덕전자, 코리아써키트	Shanghai (중국)	FBGA, BOC, SIP

Gold wire	엠케이전자, 희성금속	-	패키징 공통

EMC	삼성SDI, KCC, 네패스신소재	-	패키징 공통

Epoxy	KCC	-	패키징 공통

WBL tape	원퍼인터내셔널, KCC	-	패키징 공통

(라) 경쟁 현황1) 경쟁의 형태 및 진입의 난이도

반도체 후공정 시장의 경우 사업초기 대규모의 설비투자가 동반되어야 하므로 막대한 자본력을 보유하지 않은 중소업체들이 진입하기 쉽지 않은 산업이었습니다. 하지만 전체 반도체 산업의 분업화, 세분화가 진행됨에 따라 반도체 제조사들의 지원을 받아 소수의 업체들이 외주 전문사업을 시작하게 되었습니다.

그러나 후공정 외주산업은 초기 투자비용은 높은 반면 시장규모나 성장율이 급격히 증가할 수 있는 산업은 아니므로 산업내 높은 진입장벽을 형성함에 따라 기존 진입자들에게는 사업의 안정성이 보장되는 특징이 있습니다.

또한 기존 진입자들이 연간 Capex를 누적 집행하며 점유율을 확장해 나가고 있음을 감안하면 신규 진입자들의 초기 투자에 대한 부담감은 더욱 높은 편입니다. 이러한 사유로 인해 후공정 시장은 당사와 같이 현재까지 지속적으로 사업을 영위하고 있는 소수의 국내 주요 업체들과 해외기업들이 시장을 장악하고 있습니다.

특히 기술 보안에 대한 우려와 안정적인 외주처 확보 등의 사유로 주요 반도체 제조사들은 각 공정별로 소수의 전문화된 외주업체와 전략적 협력관계하에 후공정을 실시하고 있습니다.

2) 경쟁업체 현황

현재 국내에는 10여 개의 반도체 후공정 전문업체들과 ASE, Amkor, STATS ChipPAC 등 글로벌 후공정 업체들이 사업을 영위하고 있습니다. 국내에 진출한 글로벌 후공정 업체들은 주로 시스템 반도체 후공정 위주로 사업을 영위하고 있으며, 국내에서는 별도의 영업활동을 진행하지 않고 본사의 전략에 의존하여 외주가공을 진행하는 것으로 파악됩니다.

국내 후공정 업체들은 삼성전자와 SK하이닉스의 기반 하에 외주가공 사업을 영위해왔고 종합 반도체 제조사의 지원을 받아 설립된 회사들이 있어 대부분 메모리 반도체에 편중되어 있습니다. 하지만 최근 시스템 반도체 시장의 성장으로 일부 업체들은 시스템 반도체로의 사업 확장을 추진하여 종합 반도체 제조사는 물론 국내외 팹리스 업체들까지 매출처로 확보하고 있습니다.

A. PKG(패키징) 사업부

패키징 사업은 고객사가 요구하는 제품 스팩에 따라 패키징의 초기형태인 Lead frame 방식부터 최신형 모바일 기기에 적용되는 substrate 방식의 MCP까지 다양한 방식의 패키징이 진행됩니다. 패키징의 경우 새로운 방식이 기존 방식을 완전히 대체하는것은 아니며 적용 어플리케이션에 따라 필요한 패키징 방식을 선택하는 형태이므로 여러 방식이 공존하고 있는 상황입니다. 예를 들면 초기형태인 Lead frame 방식은 개발 이후 40여년 이상 생산되어 오고 있으며 현재에도 저사양 휴대폰이나 PC 등에 적용되고 있습니다.

당사의 사업 초기에는 BOC 형태의 패키징을 주로 진행하였고 이후 COB, MCP, 응용복합제품(CI-MCP, E-NAND), 센서제품, T-CON, eMMC 등의 형태로 다각화 하였습니다. 현재 당사를 비롯하여 시그네틱스, 하나마이크론, SFA반도체 등이 패키징사업을 영위하고 있습니다.

B. TEST(테스트) 사업부

테스트 시장은 패키징과는 달리 장비에 대한 투자시 고객사와 사전 협의가 선행되어야 하며, 협의 결과에 따라 투자 규모가 결정됩니다. 대부분의 테스트 장비는 고가의 장비로 외주사가 단독으로 의사결정하기 힘든 구조로 고객사와 사전 협의하여 신규투자가 진행됩니다.

따라서 과점경쟁시장인 패키징 시장과는 달리 일단 테스트 외주 업체로 선정된 소수의 업체들은 반도체 제조사들과의 긴밀한 협의를 통해 물량 배정 및 신규 투자가 진행되므로 패키징 시장에 비해 비교적 경쟁이 덜 치열한 편입니다.현재 메모리 반도체 테스트는 당사를 비롯하여 에이티세미콘, 하이셈 등이 테스트 용역을 제공하고 있습니다.

나. 회사의 현황(1) 시장의 특성(가) 주요목표시장

1) 종합 반도체 제조(IDM) 업체

당사의 주요 목표시장은 삼성전자, SK하이닉스와 같은 국내/외 유수의 종합 반도체 제조업체들입니다. 후공정 전문업체들의 실적은 반도체 출하량과 직접적인 관련이 있기 때문에 전세계 반도체 출하량의 대부분을 차지하고 있는 종합 반도체 제조사들의 외주물량을 확보하지 못한다면 후공정업체로써 규모의 경제를 실현하는 것은 힘든 것이 사실입니다.

이에 당사는 사업초기부터 SK하이닉스의 협력업체로서 매출의 상당부분을 SK하이닉스를 통해 시현하고 있으며, 특히 신규투자에 대한 진입 장벽 및 고객이 요구하는 중요한 기술, 품질, 납기 등을 충족 시키며 상생관계를 유지해 왔습니다.

2) 팹리스(Fabless) 업체

팹리스 업체는 공장 없이 반도체의 설계만을 전문으로 영위하는 회사입니다. 과거 메모리 반도체가 호황이었던 시기에는 종합 반도체 제조사들을 위주로 반도체 산업이 성장하였다면, 시스템 반도체 시장은 종합 반도체 제조사 보다는 좀 더 세부공정에 전문화된 팹리스, 파운드리 업체들을 중심으로 성장하였습니다.

최근 시스템 반도체의 중요성과 가치성이 주목을 받기 시작하면서 장치시설 없이 신산업과 접목될 수 있는 반도체의 설계를 담당하는 팹리스 업체들이 급성장하여 반도체 산업의 발전을 이끌고 있습니다.

국내 팹리스 업체들의 시스템 반도체시장 진입 초기에는 대부분 삼성전자, LG전자 등 국내 대기업들이 생산하는 휴대전화, TV 등에 들어가는 반도체 소자를 납품하여,대기업들의 경영상황에 따라 큰 폭의 단가 인하를 요구받아 수익성의 변동이 심했으나, 최근에는 팹리스 업체들의 자체 기술력을 바탕으로 사업을 진행하고 있어 외부환경에 의해 수익성이 저하되는 경우는 점차 감소하고 있습니다.

팹리스 업체는 최신 반도체 기술에 대한 막대한 투자자본을 투입하지 않고도 최근 트렌드에 적합한 반도체의 연구와 개발에 집중할 수 있기 때문에 앞으로도 기술력을 보유한 소규모의 업체들이 시장에 진입할 수 있을 것으로 예상되며, 이는 시스템 반도체 시장의 성장 기반이 될 것으로 보여집니다.

(나) 수요의 변동요인

반도체 후공정 산업은 반도체 수급 동향 및 반도체 가격에 따라 수요의 변동이 발생되고 있습니다.

국내 IDM업체인 삼성전자, SK하이닉스의 출하량과 시장점유율의 확대가 국내 후공정 외주전문업체들의 성장 기반을 마련하는데 필수 불가결한 요소입니다. 삼성전자 및 SK하이닉스의 반도체 세계시장점유율은 지속적으로 증가할 것으로 예상하고 있으며, 글로벌 경쟁업체들과의 격차는 더욱 확대될 것으로 기대되고 있기 때문에 이는 국내 반도체 후공정 업체들의 이익기반 확보에 기여할 것으로 전망됩니다.

또한 반도체 후공정 산업은 전방산업에 대한 의존도가 높은 산업으로 글로벌 패키징 및 테스트 시장에서 외주 비중 추세에 따라 영향을 받을 수도 있으며, 특히 국내 종합반도체 제조업체인 삼성전자, SK하이닉스의 외주 비중 정책에 따라 많은 영향을 받을 수 있습니다.

(2) 회사의 성장과정

구 분	시장 여건	생산 및 판매활동 개요	영업상 주요전략

국 내	국 외

초창기 (설립~'08)	-반도체 분업화.-IDM업체 외주 위탁생산 -2008년 경제위기	-미국, 일본, 유럽, 한국 등 반도체시장 과잉경쟁 -2008년 경제위기에 따른 반도체경기 불황	-패키징 사업 시작 -TEST 사업 시작	-SK하이닉스 중심으로 양산 시스템 구축 -저사양 제품 기술 이전 -고사양 제품 기술 개발

성장기 ('09~'11)	-후공정 산업에 대한 대규모 투자 진행 -반도체 시장 한국 선점	-반도체 기술력 후발업체 도산 -한국 세계 반도체 시장 지배력 확대. -IDM업체들의 outsourcing 전략	-PKG: 고부가가치 제품 개발, 양산 -TEST: 장비 신규라인 증설	-PKG: MCP제품 등 고부가 제품 본격 양산대응-TEST: SK하이닉스와 전략적 외주 임가공

상장 신청시 ('12~)	-국내IDM업체들반도체시장 지배력 확대 -IDM업체들의 outsourcing확대 -outsourcing확대 전략에 따른 후공정 업체들의 수혜	-일본, 대만, 미국 반도체 업체의M -한국 세계 반도체 시장 지배력 확대 -IDM업체들의 Outsourcing확대 전략 -Major 업체 국내시장으로 대규모 투자 진행(시스템 반도체)	-PKG: 공장증설, 신규라인 증설 및 라인확장 -PKG: MCP, 응용복합제품(CI-MCP, E-NAND), EMMC 등 고부가가치제품 및 센서류 등 생산증대-TEST: 프리미엄 제품위주로 테스트 진행-TEST: 라인증설 및 Para확장 -시스템 반도체TEST: 신규라인 증설 및 TEST양산 시작	-PKG: MCP, POP등 고부가제품 양산 확대 -PKG: CAPA확대에 따른 신규 거래선 확보 -PKG: 해외거래처 신규 거래선 확보-TEST: SK하이닉스와 전략적 외주 임가공 및 신규 테스트 거래선 확보 -티엘아이와 전략적제휴를 통한 시스템 반도체 시장 진입 -시스템 반도체TEST: 신규 거래선 확보 및 시스템 반도체TEST 양산 시작

(3) 회사의 영업 및 생산

1) 지속적인 연구/개발을 통한 고부가가치 제품 집중 전략

당사는 시장변화에 따라 수익성이 낮고, 시장점유율이 퇴조하는 제품의 영업 및 생산은 지양하고 부가가치가 높은 제품 위주의 제품 개발과 영업으로 수익을 창출하고 있으며, 신규 패키징기술 개발을 통해 신제품 수주에 집중하고 있습니다.

당사는 차세대 패키징 제품들의 시장 선점을 위해 MCP(Multi Chip Package)을 활용한 High-end 반도체 패키지기술 개발 및 생산 역량 강화에 집중하고 있습니다.MCP의 경우 18 Stack의 적층 기술을 보유하고 있으며 우수한 적층 기술을 더욱 발전시키는 한편 지속적인 보완투자를 통하여 매출증대 전략을 수립하고 있습니다. 또한 적층기술 뿐만 아니라 얇은 패키지 조립을 위한 Wafer thin grinding기술, 설계기술, 다양한 MCP의 접합기술 등을 지속적으로 연구, 개발 중에 있습니다.

2) 기존 대형고객사 유지 및 신규 고객사 발굴

SK하이닉스는 당사의 주 고객으로 약 10년 이상 거래 관계를 지속하고 있으며, 2017년 반기 기준으로 패키지 및 테스트 매출을 합산하여 전체 매출의 43% 정도를 차지하고 있습니다. 또한 SK하이닉스와는 긴밀한 협력관계를 유지하기 위하여 영업, 기술, 품질, 제조 등 각 부문별로 TF팀을 구성하여 대응하고 있으며, 문제점 및 불량 발생시 신속한 처리를 위하여 유기적으로 움직이고 있습니다. 또한 당사는 SK하이닉스 외 거래처 다각화를 위하여 영업력을 집중, 강화하여 적극적으로 영업활동을 전개하고 있습니다.

3) 사업영역 확대를 통한 영업전략

시스템 반도체는 다품종 소량 생산으로 수요자의 다양한 요구에 신속하게 대응하기 위해 TV, PC, 모바일 기기 등 각 제품의 특성에 맞는 다양한 반도체를 개발, 양산하는 방향으로 산업구조가 형성되었습니다. 이에 따라 각기 다른 제품의 양품과 불량품을 판별하는 테스트 전문업체의 필요성이 더욱 대두되고 있으며 이런 시장환경에 맞추어 고객별 Needs를 정확히 파악하여 이에 맞는 개발을 통하여 영업을 확대하는 전략을 수립하고 있습니다.

또한, 당사는 사업영역의 확장 및 거래선 다변화를 위하여 기존 메모리반도체에서 시스템반도체로 사업영역을 확장해 나아가고 있으며, 모회사 티엘아이를 기반으로 시스템 반도체 양산 및 신규 거래서 확보 등을 통하여 사업영역을 점진적으로 확장해 나아가고 있습니다.

시스템 반도체 테스트 사업이 활성화 되면 당사는 여러 팹리스 업체들의 칩을 패키징부터 테스트까지 일괄 수주하여 진행할 수 있는 기반을 확보하게 됩니다.

(4) 시장점유율

국내 반도체 후공정 산업인 패키징과 테스트 사업은 소수의 업체들이 과점체제를 이루고 있으나, 공신력있는 기관에서 생성한 시장점유율이 존재하지 않습니다. 또한 각경쟁회사의 공시자료에는 메모리반도체와 시스템반도체 매출액이 구분이 불명확하고 제품의 구성도 다양하여 점유율을 산정하기가 불가능하여 시장점유율은 기재하지아니 합니다.

(5) 신규사업 등의 내용 및 전망 당사는 사업 다각화의 일환으로 당뇨인슐린 패치 사업을 영위하는 미국 Transdermal Specialties Global, Inc.,사의 주식 2,645,502주를 $4,000,000에 취득 하였으며, 향후, 당뇨인슐린 패치 임상실험의 진행결과에 따라 단계적으로 사업추진을 진행할 예정입니다.의약품 및 의료기기 산업은 21세기 고부가가치 산업으로 차세대 성장동력산업으로 주목 받고 있으며, 생활습관 악화로 20, 30대 높은 성인병 유발, 노령화에 의한 당뇨 등의 만성질환 확대 지속, 서구형 식생활 변화로 당뇨환자 급증하고 있으며, 전세계 당뇨환자는 2000년 151백만명에서 2010년 285백만명으로 189% 증가했고, 2015년415백만명에서 2040년 642백만명으로 증가 예상하고 있습니다.

2. 주요 제품 등에 관한 사항 가. 주요 제품 등의 현황 (단위:백만원)

매출유형	구분	2017년(제16기 반기)	2016년(제15기)	2015년(제14기)

매출액	비율	매출액	비율	매출액	비율

제품	패키징	14,253	69.28%	22,400	64.48%	23,225	53.61%

용역	테스트	6,060	29.45%	11,783	33.92%	19,353	44.67%

상품	261	1.27%	556	1.60%	747	1.72%

합계	20,574	100.00%	34,739	100.00%	43,325	100.00%

주1. 상품 매출은 H/W 및 제품 제조를 위해 매입한 원재료 중 일부가 제조공정에 투입되지 않고 매출된 내역입니다.

주2. 당사의 주요 제품에 대한 설명은 다음과 같습니다.

(1) 패키징

패키징 공정은 반도체 칩을 PCB 등의 Substrate에 탑재하여 전기적으로 연결해 주고, 외부의 습기나 불순물로부터 보호할 수 있게 밀봉 포장하여 반도체로서 기능을 할 수 있게 해주는 공정입니다.

전자제품을 동작시키는 역할을 담당하는 반도체 칩은 그 자체로는 아무런 역할을 할 수 없고, 전자제품을 구성하는 회로에 연결되어야 기능을 수행할 수 있으나 반도체 칩을 회로 위에 바로 장착할 수 없기 때문에 반도체 칩을 메인 보드 역할을 수행하는 Substrate에 탑재하는 패키징 공정이 필요하게 됩니다.

또한 반도체 칩은 정밀한 회로가 구현되어 있기 때문에, 외부의 충격이나 습기 등에 약점을 가지고 있고 동작 과정에서 발생하는 열을 효과적으로 방출할 수 있어야 오작동을 피할 수 있는데 패키징은 이러한 외부환경적 요인들로부터 반도체 칩을 보호하는 역할도 담당하고 있습니다.

(2) 테스트

테스트는 반도체의 기능이 제대로 작동되는지 이상 유무를 확인하는 것으로 테스트 장비와 프로그램을 사용하여 반도체 소자의 전기적(electrical) 기능을 검사하는 Probe Test(Wafer Test)및 Final Test (Package Test) 용역을 수행합니다.

나. 주요 제품 등의 가격변동추이(단위 : 원, USD)

구분	2017년 (제16기 반기)	2016년 (제15기)	2015년 (제14기)

패키징	227	256	208

($0.20)	($0.21)	($0.18)

주1. 가격은 품목별 매출액을 매출수량으로 나누어서 산출하였습니다.

주2. 외화(USD)금액은 연평균 매매기준율을 기준으로 산출하여 2015년 1,172.00원, 2016년 1,208.50원, 2017년 반기 1,139.60원을 적용하여 계산하였습니다.

주3. TEST는 용역 임가공 매출로 장비별 가동시간으로 매출액이 산정되고, 테스트 제품의 종류도 다양하여 단가 산 출이 불가하여 표기하지 않습니다. 3. 주요 원재료에 관한 사항 가. 매입현황 (단위 : 천원, 천USD)

매입유형	품목	구분	2017년(제16기 반기)	2016년(제15기)	2015년(제14기)

원재료	Substrate	국내	4,010,390	4,906,841	5,956,410

수입	495,321	1,661,432	683,320

($435)	($1,375)	($583)

소계	4,505,711	6,568,273	6,639,730

Gold Wire	국내	1,832,654	2,964,661	3,273,811

수입	-	-	-

-	-	-

소계	1,832,654	2,964,661	3,273,811

Wbl Tape	국내	355,894	1,253,197	766,787

수입	-	-	-

-	-	-

소계	355,894	1,253,197	766,787

기타	국내	1,597,000	2,380,990	2,379,345

수입	1,157,539	1,959,368	793,546

($1,016)	($1,621)	($677)

소계	2,754,539	4,340,358	3,172,892

총합계	국내	7,795,938	11,505,689	12,376,354

수입	1,652,860	3,620,800	1,476,866

($1,450)	($2,996)	($1,260)

소계	9,448,798	15,126,489	13,853,220

주1. 외화(USD)금액은 연평균 매매기준율을 기준으로 산출하여 2015년 1,172.00원, 2016년 1,208.50원, 2017년 반기 1,139.60원을 적용하였습니다.

주2. 원재료 주요 품목의 상세 내역은 다음과 같습니다.

품목	내 용

Substrate	- 절연기판 표면에 도체 패턴을 형성할 수 있는 절연재료- 표면에 구리로 배선이 되어 집적회로나 저항 등의 전기 부품을 장치해 사용하는 합성수지판

Gold wire	- substrate와 wafer die가 전기적으로 연결되도록 칩 연결에 쓰이는 wire- 시간이 지나도 재성능을 낼 수 있도록 전기적 연결이 좋아야 함- Gold 재질이 전기적 연결성능이 좋으며, 가공성도 우수함

WBL Tape	- Wafer backside laminating의 약자로서 칩과 칩 사이를 연결하여 주는데 사용하는 TAPE- 칩의 적층시 사용하는 Tape

나.가격변동추이 (단위 : 원, USD)

구 분	2017년(제16기 반기)	2016년(제15기)	2015년(제14기)

Substrate(ea)	국내	66.05	68.82	57.78

수입	70.66	61.59	55.60

($0.06)	($0.05)	($0.05)

Gold wire(kft)	국내	52,936.26	54,718.73	67,058.81

수입	-	-	-

WBL Tape(sheet)	국내	9,032.84	14,069.80	9,749.36

수입	-	-	-

주1. 외화(USD)금액은 연평균 매매기준율을 기준으로 산출하여 2015년 1,172.00원, 2016년 1,208.50원, 2017년 반기 1,139.60원을 적용하였습니다.주2. 상기 원재료 가격변동 추이는 각 품목별 총매입액을 매입수량으로 나누어 산출하였습니다.

4. 생산 및 생산설비에 관한 사항 가. 생산능력 및 생산실적 (단위 : KCPS)

제품명	구분	2017년(제16기 반기)	2016년(제15기)	2015년(제14기)

패키징	생산능력	124,247	248,493	248,493

생산실적	62,187	85,366	109,594

가동율	50.1%	34.4%	44.1%

테스트	생산능력	113,018	262,389	837,683

생산실적	48,240	104,980	403,997

가동율	42.7%	40.0%	48.2%

주1. 패키징 생산능력 및 가동율- 생산능력 = DA 장비수(누적평균) * 표준제품 UPEH * 22.5hr(조업시간) * 30일(표 준근무일수) * 6M

- 가동률 = 생산실적(실생산수량) / 생산능력, 기준공정 Die Attach 기준

주2. 테스트 생산능력 및 가동율- 생산능력 = (3600초[1시간]/(TESTTIME+INDEX)) * 가동률(70%) * PARA * 24 시간 * 30일 * 장비댓수 * 6M- 가동률 = 각 제품별로 산출한 실 가동율

나. 생산설비에 관한 사항(단위 : 천원)

구분	취득 원가	2017년(제16기 반기)

기초가액	취득	처분	타계정대체	당기상각	상각누계액	기말잔액

토지	7,248,145	7,237,051	11,094	-	-	-	-	7,248,145

건물	16,126,653	13,411,673	181,663	-	13,000	(202,473)	(2,722,790)	13,403,863

구축물	8,600,366	2,874,339	-	-	-	(341,634)	(6,067,661)	2,532,705

기계장치	97,600,740	28,815,188	-	(3,233,827)	165,006	(3,345,840)	(75,200,213)	22,400,527

차량운반구	17,461	3	-	-	-	-	(17,458)	3

공구와기구	5,971,135	659,995	51,300	-	21,000	(234,085)	(5,472,925)	498,210

비품	2,246,661	335,746	11,921	-	-	(97,618)	(1,996,612)	250,049

건설중인자산	1,008,995	935,754	272,247	-	(199,006)	-	-	1,008,995

합계	138,820,156	54,269,749	528,225	(3,233,827)	-	(4,221,650)	(91,477,659)	47,342,497

5. 매출에 관한 사항 가.매출실적 (단위 :천원, 천USD)

매출유형	품 목	2017년(제16기 반기)	2016년(제15기)	2015년(제14기)

제품	PKG	수출	7,090,734	12,328,964	12,557,805

($6,222)	($10,202)	($10,715)

내수	7,162,267	10,070,661	10,667,656

소계	14,253,001	22,399,625	23,225,461

($6,222)	($10,202)	($10,715)

용역	TEST	수출	4,593,664	9,102,894	17,119,006

($4,031)	($7,532)	($14,607)

내수	1,466,890	2,680,158	2,234,256

소계	6,060,554	11,783,052	19,353,262

($4,031)	($7,532)	($14,607)

상품	수출	75,962	57,731	-

($67)	($48)	-

내수	184,790	498,303	746,630

소계	260,752	556,034	746,630

($67)	($48)	-

합 계	수출	11,760,360	21,489,589	29,676,811

($10,320)	($17,782)	($25,322)

내수	8,813,947	13,249,122	13,648,542

소계	20,574,307	34,738,711	43,325,353

($10,320)	($17,782)	($25,322)

주1. 당사의 수출은 대부분 Local 수출이며 원화기준으로 영세율 세금계산서 발행됩니다.

주2. 외화(USD)금액은 연평균 매매기준율을 기준으로 산출하여 2015년 1,172.00원, 2016년 1,208.50원, 2017년 반기 1,139.60원을 적용하였습니다. 나. 판매 경로 (1) 판매 조직 판매조직은 생산부문 산하에 PKG, MT, ST 영업부서로 구분되어 있습니다.

구분	임원	부장	차장/과장	대리/주임	소계

PKG	1	2	1	1	5

MT	1	-	-	1

ST

합계	1	3	1	1	6

(2) 판매 경로

매출유형	품목	구분	판매경로

제품	PKG	내수	수주-주문-생산(패키징)-납품-입금

수출

용역	TEST	내수	수주-주문-입고-TEST-출하-입금

수출

상품	-	내수	수주-주문-출하-입금

수출

(3) 판매 전략 당사 제품은 주문생산제품으로 별도의 대리점이나 영업소를 두고 있지 않고 내부에서 자체적으로 영업활동을 전개하고 있습니다. 당사는 고객별로 고객이 발주물량에 대하여 직접 조회 가능하도록 설계된 시스템을 통해 고객별 발주물량을 효율적으로 관리하여 적시에 제품을 생산함으로써, 고객의 생산량 변동에 최대한 빠르게 대응하고 있습니다.

1) 지속적인 연구/개발을 통한 고부가가치 제품 집중 전략

당사는 시장변화에 따라 수익성이 낮고, 시장점유율이 퇴조하는 제품의 영업 및 생산은 지양하고 부가가치가 높은 제품 위주의 제품 개발과 영업으로 수익을 창출하고 있으며, 신규 패키징기술 개발을 통해 신제품 수주에 집중하고 있습니다.

당사는 차세대 패키징 제품들의 시장 선점을 위해 MCP(Multi Chip Package)을 활용한 High-end 반도체 패키지기술 개발 및 생산 역량 강화에 집중하고 있습니다. MCP의 경우 18 Stack의 적층 기술을 보유하고 있으며 우수한 적층 기술을 더욱 발전시키는 한편 지속적인 보완투자를 통하여 매출증대 전략을 수립하고 있습니다. 또한 적층기술 뿐만 아니라 얇은 패키지 조립을 위한 Wafer thin grinding기술, 설계기술, 다양한 MCP의 접합기술 등을 지속적으로 연구,개발 중에 있습니다.

2) 기존 대형고객사 유지 및 신규 고객사 발굴

SK하이닉스는 당사의 주 고객으로 10년 이상 거래 관계를 지속하고 있으며, 2017년 반기 기준으로 패키지 및 테스트 매출을 합산하여 전체 매출의 43% 정도를 차지하고 있습니다. 또한 SK하이닉스와는 긴밀한 협력관계를 유지하기 위하여 영업, 기술, 품질, 제조 등 각 부문별로 TF팀을 구성하여 대응하고 있으며, 문제점 및 불량 발생시 신속한 처리를 위하여 유기적으로 움직이고 있습니다. 또한 당사는 SK하이닉스 외 신규고객 발굴을 위하여 국내외로 적극적으로 영업활동을 진행하고 있습니다.

당사는 또한 매출처 다변화를 위하여 국내/외 다수의 팹리스 전문업체들과 접촉을 하고 있는 상황으로 특히 시스템 반도체 분야로의 진출을 위해 신규 고객사 발굴을 추진중입니다.

3) 사업영역 확대를 통한 영업전략

시스템 반도체는 다품종 소량 생산으로 수요자의 다양한 요구에 신속하게 대응하기 위해 TV, PC, 모바일 기기 등 각 제품의 특성에 맞는 다양한 반도체를 개발, 양산하는 방향으로 산업구조가 형성되었습니다. 이에 따라 각기 다른 제품의 양품과 불량품을 판별하는 테스트 전문업체의 필요성이 더욱 대두되고 있으며 이런 시장환경에 맞추어 고객별 Needs를 정확히 파악하여 이에 맞는 개발을 통하여 영업을 확대하는 전략을 수립하고 있습니다.

6.수주상황 일반적으로 당사의 패키징, 테스트 사업 모두 미리 수주를 받는 경우는 없습니다. 하지만, 원부자재의 확보 및 장비 사용에 대한 계획을 수립하기 위해 매월 거래처를 통해 유선이나 메일로 3개월간의 투입 물량에 대해 예상치를 받고 있습니다. 7. 위험관리

(1) 자본위험관리

당사의 자본관리 목적은 계속기업으로서 주주 및 이해당사자들에게 이익을 지속적으로 제공할 수 있는 능력을 유지하고 자본비용을 절감하기 위해 최적의 자본구조를 유지하는 것입니다. 자본구조의 유지 또는 조정을 위하여 필요한 경우 당사는 배당을 조정하거나, 부채감소를 위한 신주발행 및 자산매각 등을 실시하는 정책을 수립하고 있습니다.

최적 자본구조를 달성하기 위하여 당사는 부채비율에 기초하여 자본을 관리하고 있습니다. 부채비율은 부채총계에서 현금및현금성자산을 제외한 조정부채를 자본총계로 나누어 산출하고 있으며, 당사의 전반적인 자본위험관리정책은 전기와 동일합니다.

당반기말과 전기말 현재 당사의 부채비율은 다음과 같습니다.

(단위: 천원)

구분	당반기말	전기말

부채총계	46,656,210	46,640,302

차감: 현금 및 현금성자산	2,280,310	426,707

조정 부채(A)	44,375,900	46,213,595

자본총계(B)	20,152,569	24,136,400

조정 부채 비율(C=A/B)	220.20%	191.47%

(2) 금융위험관리 1) 금융상품의 범주별 분류 및 공정가치

당반기말과 전기말 현재 금융상품의 범주별 장부금액은 다음과 같습니다.

① 당반기말

(단위: 천원)

구 분	장부금액

대여금및수취채권	매도가능금융자산	상각후원가 금융부채	합계

금융자산:

공정가치로 측정되지 않는 금융자산

현금및현금성자산	2,280,310	-	-	2,280,310

매출채권	3,238,506	-	-	3,238,506

기타유동금융자산	2,492,955	-	-	2,492,955

매도가능금융자산	-	5,901,404	-	5,901,404

기타비유동금융자산	102,500	-	-	102,500

금융자산 합계	8,114,271	5,901,404	-	14,015,675

금융부채:

공정가치로 측정되지 않는 금융부채

매입채무	-	-	3,402,991	3,402,991

기타유동금융부채	-	-	1,720,863	1,720,863

단기차입금	-	-	25,966,667	25,966,667

전환사채	-	-	13,500,906	13,500,906

금융부채 합계	-	-	44,591,427	44,591,427

② 전기말

(단위: 천원)

구 분	장부금액

대여금및수취채권	매도가능금융자산	상각후원가 금융부채	합계

금융자산:

공정가치로 측정되지 않는 금융자산

현금및현금성자산	426,707	-	-	426,707

매출채권	2,366,948	-	-	2,366,948

기타유동금융자산	2,498,161	-	-	2,498,161

매도가능금융자산	-	5,901,404	-	5,901,404

기타비유동금융자산	102,500	-	-	102,500

금융자산 합계	5,394,316	5,901,404	-	11,295,720

금융부채:

공정가치로 측정되지 않는 금융부채

매입채무	-	-	3,163,320	3,163,320

기타유동금융부채	-	-	1,426,695	1,426,695

단기차입금	-	-	26,833,333	26,833,333

전환사채	-	-	13,131,919	13,131,919

금융부채 합계	-	-	44,555,267	44,555,267

당반기말과 전기말 현재 공정가치로 측정된 금융상품은 없으며, 공정가치로 측정되지 않는 금융자산ㆍ부채는 손상 또는 상각후원가로 인식됩니다. 한편, 공정가치가 장부금액과 근사하여 공정가치 평가를 수행하지 않았습니다. 2) 신용위험

① 신용위험에 대한 노출금융자산의 장부금액은 신용위험에 대한 최대 노출정도를 나타냅니다. 당사는 현금및현금성자산을 신용등급이 우수한 금융기관에 예치하고 있어, 금융기관으로부터의 신용위험은 제한적입니다. 당반기말과 전기말 현재 당사의 신용위험에 대한 최대 노출정도는 다음과 같습니다.

(단위: 천원)

구분	당반기말	전기말

현금및현금성자산(*)	2,276,760	423,941

매출채권	3,238,506	2,366,948

기타유동금융자산	2,492,955	2,498,161

매도가능금융자산(채무상품)	1,300,000	1,300,000

기타비유동금융자산	102,500	102,500

합계	9,410,721	6,691,550

(*) 현금시재액은 제외되었습니다.

당반기말과 전기말 현재 대여금 및 수취채권은 대부분 국내 신용위험에 노출되어 있습니다.

② 손상차손매출채권 및 수취채권에 대한 대손충당금의 기중 변동내역은 다음과 같습니다.

(단위: 천원)

구분	당반기	전기

기초	132,389	95,659

대손상각비	-	36,730

기말	132,389	132,389

당반기말과 전기말 현재 매출채권 및 기타채권의 연령별 손상된 금액은 다음과 같습니다.

(단위: 천원)

구분	당반기말	전기말

채권잔액	손상된금액	채권잔액	손상된금액

만기미도래	5,488,702	-	4,732,117	-

3개월 미만	325,336	-	218,872	-

3개월 초과 6개월 이하	19,923	-	-	-

6개월 초과 1년 이하	-	-	16,620	-

1년 초과	132,389	(132,389)	132,389	(132,389)

합계	5,966,350	(132,389)	5,099,998	(132,389)

당반기말과 전기말 현재 연체되었으나 손상되지 아니한 매출채권 및 기타채권은 다음과 같습니다.

(단위: 천원)

만 기	당기말	전기말

3개월 미만	325,336	218,872

3개월 초과 6개월 이하	19,923	-

6개월 초과 1년 이하	-	16,620

3) 유동성위험

당사는 유동성위험을 관리하기 위하여 단기 및 중장기 자금관리계획을 수립하고 현금유출예산과 실제 현금유출액을 지속적으로 분석ㆍ검토하여 금융부채와 금융자산의 만기구조를 대응시키고 있습니다. 당반기말과 전기말 현재 금융자산과 금융부채의 잔존만기에 따른 만기분석은 다음과같습니다.① 당반기말

(단위: 천원)

구분	장부금액	명목현금흐름	잔존만기

3개월 미만	3개월 ~ 1년	1 ~ 5년	5년 이상

금융자산

현금및현금성자산	2,280,310	2,280,310	2,280,310	-	-	-

매출채권	3,238,506	3,238,506	3,238,506	-	-	-

기타유동금융자산	2,492,955	2,492,955	2,417,955	75,000	-	-

매도가능금융자산	5,901,404	6,031,475	38,608	19,447	1,372,016	4,601,404

기타비유동금융자산	102,500	102,500	-	-	-	102,500

합계	14,015,675	14,145,746	7,975,379	94,447	1,372,016	4,703,904

금융부채

매입채무	3,402,991	3,402,991	3,402,991	-	-	-

기타유동금융부채	1,720,863	1,720,863	1,720,863	-	-	-

단기차입금	24,300,000	24,797,686	2,195,493	22,602,193	-	-

전환사채(*)	13,500,906	13,726,832	8,924,691	4,802,141	-	-

장기차입금	1,666,667	1,699,050	1,699,050	-	-	-

합계	44,591,427	45,347,422	17,943,088	27,404,334	-	-

(*)전환사채 인수인이 조기상환청구권을 행사할 경우를 가정하였습니다.

② 전기말

(단위: 천원)

구분	장부금액	명목현금흐름	잔존만기

3개월 미만	3개월 ~ 1년	1 ~ 5년	5년 이상

금융자산

현금및현금성자산	426,707	426,707	426,707	-	-	-

매출채권	2,366,948	2,366,948	2,366,948	-	-	-

기타유동금융자산	2,498,161	2,498,161	2,423,161	75,000	-	-

매도가능금융자산	5,901,404	6,012,314	6,411	19,589	1,384,910	4,601,404

기타비유동금융자산	102,500	102,500	-	-	-	102,500

합계	11,295,720	11,406,630	5,223,227	94,589	1,384,910	4,703,904

금융부채

매입채무	3,163,320	3,163,320	3,163,320	-	-	-

기타유동금융부채	1,426,695	1,426,695	1,426,695	-	-	-

단기차입금	23,500,000	23,895,060	2,743,225	21,151,835	-	-

전환사채(*)	13,131,919	13,697,321	32,500	13,664,821	-	-

장기차입금	3,333,333	3,397,381	1,698,331	1,699,050	-	-

합계	44,555,267	45,579,777	9,064,071	36,515,706	-	-

(*)전환사채 인수인이 조기상환청구권을 행사할 경우를 가정하였습니다.당반기말과 전기말 현재 유동성위험과 관련된 금액은 이자지급액을 포함하고 있습니다. 당사는 이 현금흐름이 유의적으로 더 이른 기간에 발생하거나, 유의적으로 다른 금액일 것으로 기대하지 않습니다.

4) 환위험

① 환위험에 대한 노출당사의 환위험에 대한 노출정도는 다음과 같습니다.

(원화단위: 천원)

구분	외화단위	당반기말	전기말

외화금액	원화환산금액	외화금액	원화환산금액

현금및현금성자산	USD	634,449.19	723,018	164,800.79	199,162

외상매출금	USD	375,263.93	427,651	172,210.67	208,117

소계	USD	1,009,713.12	1,150,669	337,011.46	407,279

매입채무	USD	127,376.00	145,158	430,848.00	520,680

미지급금	USD	5,031.00	5,733	19,609.00	23,697

JPY	-	-	1,321,900.00	13,706

소계	USD	132,407.00	150,891	450,457.00	544,377

JPY	-	-	1,321,900.00	13,706

순노출	USD	877,306.12	999,778	(113,445.54)	(137,098)

JPY	-	-	(1,321,900.00)	(13,706)

당반기와 전기에 적용된 환율은 다음과 같습니다.

구분	평균환율	기말환율

당반기	전반기	당반기말	전기말

USD	1,142.60	1,182.13	1,139.60	1,208.50

JPY	10.16	10.59	10.18	10.37

② 민감도분석당반기말과 전기말 현재 원화의 USD, JPY 대비 환율이 높았다면, 당사의 자본과 손익은 감소하였을 것입니다. 이와 같은 분석은 당사가 각 보고기간말에 합리적으로 가능하다고 판단하는 정도의 변동을 가정한 것입니다. 또한, 민감도 분석 시에는 이자율과 같은 다른 변수는 변동하지 않는다고 가정하며, 전기에도 동일한 방법으로 분석하였습니다. 구체적인 자본 및 손익의 변동금액은 다음과 같습니다.

(단위: 천원)

구분	당반기	전기

10% 상승시	10% 하락시	10% 상승시	10% 하락시

USD	99,978	(99,978)	(13,710)	13,710

JPY	-	-	(1,371)	1,371

합계	99,978	(99,978)	(15,081)	15,081

5) 이자율위험

① 당반기말과 전기말 현재 당사가 보유하고 있는 이자부 금융상품의 장부금액은 다음과 같습니다.

(단위: 천원)

구분	당반기말	전기말

고정이자율:

금융자산	5,878,760	4,025,941

금융부채	39,467,573	39,965,252

순부채 합계	33,588,813	35,939,311

② 고정이자율 금융상품의 공정가치 민감도 분석

당사는 고정이자율 금융상품을 당기손익인식금융상품으로 처리하고 있지 않습니다. 따라서, 이자율의 변동은 손익에 영향을 주지 않습니다.

③ 변동이자율 금융상품의 현금흐름 민감도 분석당반기말과 전기말 현재 변동이자율 금융상품을 보유하고 있지 않습니다. 따라서, 이자율의 변동은 손익에 영향을 주지 않습니다. 8.파생상품 거래현황 반기보 고서 제출일 현재 해당사항 없습니다. 9.경영상의 주요계약 반 기보 고서 제출일 현재 해당사항 없습니다.

10.연구개발 활동 가.연구개발 담당조직

나.연구개발 인력 현황 (단위 : 명)

직위	2017년 반기

연구위원	1

수석 연구원	3

책임 연구원	5

선임 연구원	7

연구원	2

합 계	18

다.연구개발 비용 (단위 : 천원)

구 분	2017년(제16기 반기)	2016년(제15기)	2015년(제14기)

자산처리	원재료비	-	-	-

인건비	187,987	437,925	590,996

감가상각비	-	-	-

위탁용역비	-	-	-

기타 경비	-	-	-

소 계	187,987	437,925	590,996

비용처리	제조원가	-	-	-

판관비	-	3,665	2,408

합 계	187,987	441,590	593,404

(매출액 대비 비율)	0.9%	1.3%	1.4%

라.연구개발 실적[주요 연구개발 내역]

연구과제	연구결과 및 기대효과

BOC(Board on Chip)패키지 개발	PCB를 사용하여 칩을 페이스다운(Face down) 형태로 구성하여 전기적회로를 골드와이어로 연결하고 에폭시 몰딩 컴파운드(Epoxy Molding Compound)로 밀봉하여 칩과 골드와이어를 보호하는 구조.
메모리D램의 고속화에 따른 신호처리 속도 증가로 열적/전기적 특성을향상시키고자DDR2부터 적용하기 시작되었으며, 현재 메모리 제조사의메모리 패키지는 대부분 이 구조를 적용 및 외주사에 이 기술을 요구함.

COB(Chip on Board)패키지 개발	PCB를 사용하여 칩을 페이스 업(Face up) 형태로 구성하여 전기적 회로를 골드와이어로 연결하고 에폭시 몰딩 컴파운드로 밀봉하여 칩과 골드 와이어를 보호하는 구조.
패키지의 전체 높이를1.0mm 이하로 제조되어 휴대용 기기의 공간 절약효과 및 무게 감소에 효과가 있음.

MCP(Multi Chip Package)패키지 개발	하나의 패키지로 2배 이상의 용량을 구현 할 수 있으므로 기기의 크기를늘리지 않고 메모리 용량을 증가 시키는 효과가 있음.
메모리와 아날로그 칩 등을 하나의 패키지로 적층시킴으로서 공간이 절약됨.

듀얼 다이 패키지 개발	PCB를 사용하여 칩을 페이스 다운(Face down) 형태와 페이스 업(Face up) 형태로 칩을 구성하여 전기적 회로를 골드와이어로 연결하고 에폭시 몰딩 컴파운드로 밀봉하여 칩과 골드와이어를 보호 하는 구조.
BOC 패키지에 추가로 동일한 용량의 디램을 추가로 적층하여 용량을2배로 향상시키는 효과가 있음.

메모리 카드 패키지 개발	하나의 패키지에8개 이상의 낸드 플래시를 적층하여 고용량을 구현할 수 있으므로 기기의 크기를 늘리지 않고 메모리 용량을 증가시킬 수 있음.

17 적층 멀티칩 패키지 개발	하나의 패키지에16개의 낸드 플래시와 콘트롤러를 적층하여 고용량을 구현 할 수 있으므로 기기의 크기를 늘리지 않고 메모리 용량을 증가시킬 수 있음.

팔라듐 코팅 구리 와이어를 적용한 멀티칩 패키지 개발	원재료에서 높은 비중을 차지하는 골드 와이어를 대체할 수 있는 팔라듐(Pd) 코팅된 구리 와이어(Cu wire) 적용하여 다중칩 패키지를 개발함으로서 양산 단가를 크게 낮추는 효과 및 전기적 열적 성능이 개선되는 효과가 있음.

패키지 적층기술을 적용한 패키지 온 패키지개발(Package On Package)	서로 다른 기능을 하는 각각의 패키지(로직 패키지와 메모리 패키지)를솔더볼을 이용하여 전기적 회로를 구성하여 적층하는 패키지로 휴대용기기 내부의 공간을 절약 할 수있는 효과가 있음.

습도 센서 패키지 개발	습도를 센싱하는 센서를 내장한 패키지로 습도 센싱 영역이 외기에 노출되어 있는 Open Mold 형식의 패키지.

LQFP PKG 개발	Leadframe 을 적용하는 176LD의 LQFP(Low-profile Quad Flat Package) PKG 개발.

근조도 센서 개발	LED 발광부와 반사된 빛을 센싱하는 수광부를 가지는 단일 PKG 로 Open몰드의 형식의 패키지.

eMMC_4.5 패키지 개발	embedded Multi-Media Card, 스마트폰, 태블릿PC와 같은 모바일 기기의 탑재(내장)되는 낸드 플래쉬 메모리.모바일 기기의 보조 데이터 저장공간으로 사용되는 탈착형 외장 메모리 카드와 달리 컨트롤러와 낸드플래시 메모리가 패키지로 통합되어 내장된데이터 고속처리용 패키지 제품. 전자기기에 고성능·고용량 eMMC가 탑재되면 Full HD 영상과 같은 고사양 컨텐츠를 보다 편리하게 즐길 수 있다.

BPIC 패키지 개발	Battery Protection IC, 2차 전지의 과충전, 과충전, 과방전, 과전류, 합선을 검출하고, 충전 제어나 방전 제어.리튬이온이나 리튬 폴리머 전지는 가볍고 고용량의 에너지가 밀집되어있는 아주 유용한 충전지 이지만 휘발유보다 더 휘발성이 강한 액체가 들어있어 과충전시, 정확한 전류 제어 보호 회로없이 직병렬로 연결하여 보관시 스스로 특정셀에 과 전류가 집중되어 폭발의 위험이 있기 때문에 이를 방지할 보호회로가 내장된 패키지.거의 모든 휴대폰과 노트북, 컴퓨터, 캠코더 등의 주요 파워소스로서 활용되고 있음.

Wafer Reconstruction 공정 개발	"1차 다이 부착(die attach)공정이 완료된 파셜 웨이퍼(partial wafer)에 남아 있는 반도체 칩을 웨이퍼 맵(map)의빈 코드(bin code) 정보를 이용해서 동일한 칩 특성(종류)별로 풀(full) 웨이퍼를 재 구성하는 제조 방법 개발"

지그비 SiP 개발	다수 Chip의 기능을 하나의 PKG로 구현한 SiP(Sysytm in Package) 제품으로. 기존 근거리 통신 sysitem의 고가격, 고전력 소비의 단점을 보완한 차세대 근거리 위치 인식 모듈 제품으로 사이즈 및 신뢰성 확보가가능한 패키지.

스마트 카드 개발	스마트폰과 동기화하여 기존 마그네틱 카드의 기능 외 금융, 교통, 보안, 헬스케어, 마일리지 등 다수의 기능을 한 개의 카드안으로 집약시킨 전자식 카드 제품. 중앙 제어 장치인 MCU와 전원장치를 포함하고, 각기 다른 역할의 다수의 Chip을 0.8T Standard card 규격에 내장한 MCM 제품.MCM은 multi chip module의 약어로서 각기 다른 기능을 갖는 여러 개의 반도체 베어 칩(bare chip)을 하나의 배선기판 위에 표면 실장한 것으로 한 패키지 내에 여러 개의칩을 실장 함으로써 시스템 보드의 일부분 또는 일부 function을 한 개의 모듈화 함으로써 사이즈 축소 및 신뢰성 확보가 가능한 패키지.

MCP QFN 패키지 개발(음성인식용)	일반적인 Mouse나 Key Board를 통한 입력 방식이 아닌 사람의 음성으로 원하는 기기 및 정보 서비스를 제어하는 기술을 실행하기 위한 음성인식이 가능한 PKG , MCP (multi chip package) 및 QFN 구조를 채용하여 기존 Device 보다 원가 절감 및 인식 감도 증가 기술을 확보한 Package.

UFS 2.0 패키지 개발(32GB / 64GB)	기존 eMMC 제품과 전력 소모량은 동일하며 초당 400MB를 전송할 수 있는 eMMC 5.0 의 3배 가량 빠른 수준을 확보한 차세대 메모리 반도체기술을 적용한 Package.

TSOP-II (DDP) / sTSOP-1 패키지 개발	Partial wafer의 남아 있는 개별 칩을 동일 특성별로 그룹화 시켜 만든 Reconstruction wafer를 적용 하여 만든 패키지로, 스마트폰이나 노트북처럼 고 성능을 요구하는 제품이아닌, 저사양 통신기기나 일반적인 산업 및 의료기기에 다방면으로 적용 할 수 있는 Low cost package.

4GB/8GB/16GB/64GB eMMC 패키지 개발	eMMC는 데이터 고속처리를 위해 모바일 기기에 내장하는 메모리 반도체이다. embedded Multi-Media Card의 약어로써 스마트폰, 태블릿PC의부품으로 주로 사용된다. 모바일 기기의 보조 데이터 저장공간으로 사용되는 탈착형 외장 메모리 카드와 달리, eMMC는 컨트롤러와 낸드플래시 메모리가 패키지로 통합되어 제품을 구성한다. Nand flash 용량 및집적도에 따라 4GB~64GB까지 생산가능하며, 향후128GB까지 개발 예정이다.

2x2-6ODFN RGBW센서 패키지 개발	red, green, blue외에 white까지 sensing 가능한 color sensor로 2x2mm 소형 size를 채용하며, CMC (clear mold compound) 를 적용한 PKG 제품.

Pre-molded leadframe 적용 2MCP-76QFN 패키지 개발	Pre-mold(예비성형)된 EMC로 etching된 영역이 채워져 있는 Lead frame 적용을 통하여, 일반적인 L/F의 공정방식(Back side tape 제거 공정)을 단순화 하고, 공정 안정성 확보 및 제조 원가를 감소 시킬 수 있는 Package.

Interposer PCB 적용 근조도 센서 패키지 개발	스마튼 폰의 제조사 및 model의 다양화에 따라 스마트 폰 두께가 다양화 해 지고 있다.근조도 센서의 최적화 된 특성을 유지하기 위해서는 스마트 폰 액정과의 거리가 핵심이다. 다양한 두께에 최적화 된 특성 적용 하기 위해 두께 보정 용 interposer PCB를 적용한 근조도 센서 패키지를 개발 함.

eMMC와 DRAM 조합의 eMCP 패키지 개발	D램+낸드 플래시+컨트롤러(controller)로 구성 된 두 개 이상의 반도체칩을 하나의 패키지에 묶어 단일 칩으로 만든 eMCP(Embeded Multi-Chip Package)제품으로, 기존 고가 전자기기에만 채택가능한 부분을 공정개선과 제조 원가절가을 통하여 최근 폭발적으로 보급 중인 중저가 스마트폰에도 대응 가능한Package.

사물인터넷 분야 보안 강화용 ePAD-LGA 패키지 개발	노출된 핀이없는 4평면 패키지 QFN과 유사한 구조의 4평면에 60개의 Lead 배열시킨 CSP(chip scale package)이다. Package level PCB( printed circuit board) 가운데 E-PAD를 위치시켜 패키지의 열방출을 용이하게 하였다.

8stack 32Gb(4Gb DDR4x8) 박형(0.74T) POP 개발	모바일 기기에 적용되는 3차원 Package 1종류로 Package 위에 Package를 적층하는 구조이다. 적층에 따른 두께 증가를 막기 위하여 Chip두께를 매우 얇게 가공해야하는데, DBG(Dicing Before Grinding)공정을 적용 Thin Die 품질을 확보하였다. 본 Package는 PoP Top package에 해당되며 4Gb DDR4 chip 8개를 Side by side 2단 적층한 구조의 제품이다.

4stack 32Gb(8Gb DDR3x4) 박형(0.80T) POP 개발	모바일 기기에 적용되는 3차원 Package 1종류로 Package 위에 Package를 적층하는 구조이다. 적층에 따른 두께 증가를 막기 위하여 Chip두께를 매우 얇게 가공해야하는데, DBG(Dicing Before Grinding)공정을 적용 Thin Die 품질을 확보하였다. 본 Package는 PoP Top package에 해당되며 8Gb DDR3 chip 4개를 4단 적층한 구조의 제품이다.

8GB/16GB/32GB eMMC_5.1 패키지 개발 (Read/Write 속도 향상)	기존 4.5기반 eMMC 제품의 속도를 크게 향상시킨 것이 특징으로, 전송속도는 순차읽기 260MB/sec 임의 읽기 6,000 IOPS, 쓰기 5,000IOPS가 된 표준 외부 메모리에 비해 4~10배의 고객 액세스가 가능하여, 고 해상도 동영상 재생이나 멀티 태스킹 성능을을 향상 시킬 수 있는 특징이 있다.

팔라듐코팅 구리와이어를 적용한 6x6 48QFN 패키지 개발 (LCD Timing Controller 용)	System Interface로부터 화상 Data를 Digital로 받아 TFT LCD Panel에 적합하도록 화상 Data의 신호 처리 및 제어 신호를 생성하여 Source Driver IC와 Gate Driver IC에 전송하는 IC를 팔라듐 코팅 구리와이어를 적용하여 전기적 특성을 향상시키고 Exposed pad 구조를 채택하여 열저항 특성을 개선시킨 패키지 제품이다.

알로이합금 와이어를 적용한 10x10 88QFN 패키지 개발	기존 제품에서 Alloy wire 및 Special 표면 처리 된 Lead frame을 적용함으로서공정 안정성 확보 및 제조 원가를 감소 시키고, 고 신뢰성 확보가 가능하여, 산업용 기기등에 다방면으로 적용 할 수 있는 Low cost 패키지 개발

Rigid PCB를 적용한 LLDRAM(Low latency DRAM)용 Large scale BOC 패키지 개발	LLDRAM(Low Latency DRAM)이라고 불리는 이 Package는 기존의 제품들과 동일한 전력을 사용하면서도 대용량화(기존 제품 대비 4배), 고속화(기록 성능 30% 개선) 등이 가능한 것이 특징이다. IP네트워크를 이용한 스토리지 네트워킹에 관한 속도 이슈를 해결 가능한 제품으로, 기존 uBGA type에서 fBGA type으로 구현함으로서, 제조 원가를 감소 시킬 수 있는 패키지 개발/양산

128Gb 3D-낸드플래시를 적용한 고용량 스토리지 패키지 개발 (SSD용 32BGB/64GB)	3D 낸드는 데이터가 저장되는 셀을 아파트처럼 수직 적층으로 쌓아올린 형태다. 이로인해 얻는 효과는 2D 낸드플래시의 문제점인 수명감소 문제 해결, 성능향상 두 가지를 얻게 된다.수명이 증가되는 이유는 2D 낸드에 비해 각각의 낸드에 인가되는 전압이 감소하게 되며 셀에 저장되는 데이터 간섭현상(터널링 효과)이 감소된다. 이로인해 낸드 수명이 증가하게 된다. 부가적으로는 전력 소모또한 감소 하게 된다. 이러한 3D 낸드 플래시를 활용한 SDD 향 고용량 same die stacking 패키지 개발/양산

256Gb 3D-낸드플래시를 적용한 고용량 스토리지 패키지 개발 (SSD용 64BGB/128GB)	128Gb 3D Nand와 같은 방식으로 설계된 256Gb Nand는 낸드 플래시 내부의 수직 층의 수를 확장하여 기존 24Layer -> 32Layer -> 48Layer까지 진화하게된다.플래시 내부 층 수가 확장 되면서 기존 128Gb 대비 2배 향상된 고용량 256Gb능력을 보여주는데, 이러한 3D 낸드 플래시를 활용하여 SSD 향 고용량 samedie stacking 패키지 개발/양산

고해상 Timing controller용 144LQFP 패키지 개발	Timing Controller는 System Interface로부터 화상 Data를 Digital로 받아 TFT LCD Panel에 적합하도록 화상 Data의 신호 처리 및 제어 신호를 생성하여 Source Driver IC와 Gate Driver IC에 전송하는 IC 이다.Timing Controller는 대화면, 고해상도 초박형 요구에 따른 다양한 Panel의 특성에 맞도록 최적의 화면 처리 할 수 있는 chip을 활용하여 144pin 패키지를 개발/양산

MUF(Mold UnderFill) 기술을 적용한 태블릿PC용 SIP(System In Package) 패키지 개발	기존의 Flexible type 메인보드에 하나씩 따로 장착 된 Touch IC 와 MCU PKG를 적층 모듈로 한 곳에 통합하여 집적화 시킨 package로 축소된 면적만큼 메인보드 공간 확보가 가능하며, MUF(Mold UnderFill)type 공법을 통하여 공정 단순화가 가능하여, 태블릿 PC외 스마트폰 모바일 단말기, IoT(사물인터넷)으로도폭 넓게 적용 가능한 SIP(System In Package) 개발 및 양산.

Waffle tray로 sorting된 OQ grade LPDDR3 Chip을 적용한 태블릿PC용 POP 패키지 개발	기존 Wafer base의 NQ (Normal quality) die를 attach 방식이 아닌 waffle 형태의 tray에 1차로 OQ (out of qauliaty grade) die를 sorting 및 loading 하고 waffle tray 채로 die를 attach하는 방식을 채용하여 저가 테블릿 PC 용 POP 178Ball PKG를 개발/양산

60um bond finger pitch용 ETS(Embeded Trace Sub.)을 적용한 DDP-POP 패키지 개발	Bond finger pitch 60um를 확보 하기위하여 ETS(Embeded Trace Sub.)공법을 적용했다. 보통의 Substrate 회로패턴은 절연재 상부 위치하나, ETS는 회로패턴이 절연재 묻혀있는 회로 기판이다. 이는 PCB 제조상의 에칭공정이 패턴폭에 영향을 주지 않으므로, 회로폭을 정밀하게 제어할 수 있다. 현재 Wire bonding type Package 중 가장 협소한 Bond Finger Pitch 갖는 PoP 제품이며, 품질 Margin 확보를 위하여 Stitch 영역 Bonding을 Zig zag로 setup한 것이 큰 특징이다.

11. 그밖에 투자의사결정에 필요한 사항 가. 지적재산권

출원일	등록번호 (출원번호)	등록일	구분	특허권자	특허내용

2004.07.14	(10-2004-0054644)	2006.09.21	등록	윈팩	이미지 센서용 패키지

2006.12.18	(10-2006-0129698)	2008.03.26	등록	윈팩	저장장치

2010.12.09	(10-2010-0125357)	2012.12.11	등록	윈팩	반도체 패키지

2011.03.07	(10-2011-0019980)	2012.11.28	등록	윈팩	패키지 모듈

2011.03.07	(10-2011-0019981)	2012.12.31	등록	윈팩	패키지 모듈

2011.03.07	(10-2011-0019982)	2012.11.28	등록	윈팩	패키지 모듈

2012.05.10	(10-2012-0049640)	2014.02.11	등록	윈팩	적층 반도체 패키지 및 그제조 방법

2012.05.11	(10-2012-0050332)	2014.02.11	등록	윈팩	적층 반도체 패키징

2014.04.29	(10-2014-0051340)	2015.10.28	등록	윈팩	칩 오픈 몰딩 패키지의 제조방법

2015.09.15	(10-2015-0130075)	2017.02.13	등록	윈팩	웨이퍼 재 구성 방법