유진테크 분기보고서 (2025.03)
6. 주요계약 및 연구개발활동

6-1. 경영상의 주요계약 등

-해당사항 없습니다. 6-2. 연구개발활동 가. 연구개발활동의 개요 (1) 연구개발 담당조직

당사의 주요장비는 반도체 전공정 핵심장비인 증착장비로 지속적인 연구개발은 당사의 향후 성장과 경쟁력의 핵심원천이며 생존과도 직결되는 과제입니다. 즉, 반도체 소자업체의 공정기술이 향상되면서 고집적도, 고난이도의 제품을 생산하기 위해서는 당사 또한 지속적인 연구개발이 필요한 것입니다.당사는 2001년 1월에 기업부설연구소를 설립하고 관련 기술 및 제품에 대한 자체 연구개발과 산학연 공동연구 및 소자업체와의 공동개발을 수행하고 있습니다. 당사의 종속회사인 Eugenus Inc. 가 있는 해외(미국)에도 연구개발 조직을 운영하고 있으며, 제품개발 및 기술연구 등의 연구활동을 수행중입니다. 보고서 작성기준일 현재 본사 및 종속회사의 전체 임직원 435명 중 37%에 해당하는 160명(석박사 72명)의 연구개발인력을 보유하고 지속적인 투자를 진행하고 있습니다.

(2) 주요 연구개발인력

직 위	성 명	담당업무	약 력	주요연구실적

수석사장	안정수	CTMO	-고려대학교 전기공학 학사
-삼성전자
-삼성전기	-삼성전자 메모리제조센터 담당 상무
-삼성전자 글로벌인프라총괄 인프라기술센터장
-삼성전기 부사장

부사장	정우덕	R	-동경공업대 유기재료공학과 박사-하이닉스반도체-Sandisk-Micron	-DRAM Diffusion/Cleaning 공정 개발-NAND FLASH Diffusion/Cleaning 공정 개발-DRAM 소자 개발-NAND FLASH 소자 개발

부사장	현준진	시스템개발	-서울과학기술대학교 전자공학과
-만도기계	- 만도 MGH용 FTCS (통합 구동력 제어시스템) 개발
- 만도 MGH VDC 시스템개발- LPCVD 장비개발

부사장	임현석	R	-서울대학교 금속공학 학/석사-한화-삼성전자	- ALD Metal Product 개발- 차세대 Metal 장비 개발- 삼원계 복합 Metal 공정 개발

부사장	이성한	R	-고려대학교 전기공학과-삼성전자	-DRAM 300mm Batch설비 유전막 공정 개발
-Batch 설비 High Ouality Oxide 공정/설비 개발
-Batch 설비 Thermal DCS Nitride 박막 공정/설비 개발
-Flash Batch 설비SiN/SiO ALD 공정/설비 개발

부사장	유두열	R	-부경대학교 전자공학과-하이닉스 반도체-매그나칩 반도체	- Diffusion 장비개발
- Diffusion 공정개발
- NVM 제품 개발

책임연구위원	손인수	R	- 성균관대학교 학사
- 삼성전자	- Metal reflow 공정 Set up- CVD Barrier Metal 공정 set up- ALD TiN 공정 Set up

선임연구위원	조정희	R	-한양대학교 일반대학원 박사-삼성전자-피에스케이	- Plasma Source 개발
- RF System개발
- Plasma treatment 장비개발

선임연구위원	진광현	R	-고려사이버대학교 전기공학 학사
-삼성전자	- Diffusion 장비개발
- Diffusion 공정개발

전문연구위원	최규진	R	-홍익대학교 금속재료공학 석사
-싱가폴국립대학교 전자공학과 석사
-주성엔지니어링	- SEG (Selective Epitaxial Growth) 장비 개발
- Mini Batch Furnace 장비 개발

이사	이상돈	R	-부경대학교 기계설계 학사
-주성엔지니어링
-ASM	-Thermal ALD장비 개발
-PECVD/ALD 장비 개발
-Plasma 장비 개발

이사	이홍원	R	-수원대학교 학사
-주성엔지니어링
-세메스	- Large Batch, Mini Batch 장비 개발
- Batch 장치Heater 개발

이사	신창훈	R	- 충주공업 전문 대학 (전자과)
- SK Hynix 연구소 Diffusion
- ASM	- PEALD Single system 개발
- Thermal ALD Batch system 개발
- Thermal Metal Single system 개발

(3) 연구개발비용(단위 : 백만원)

과 목	제26기 1분기('25.1.1~3.31)	제25기('24.1.1~12.31)	제24기('23.1.1~12.31)

연구개발비용 계 (*)	23,346	80,074	78,416

(정부보조금)	(-)387	(-)1,806	(-)1,314

회계처리	판매비와 관리비	22,083	71,597	73,249

제조경비	-	-	-

개발비(무형자산)	876	6,671	3,853

연구개발비 / 매출액 비율[연구개발비용계÷당기매출액×100]	28.1%	23.6%	28.4%

(*) 정부보조금(국고보조금)을 차감하기전의 연구개발비용 지출총액을 기준으로 산정 나. 연구개발 실적

(가) 연구과제별 개발실적

아래는 당사의 중요한 연구개발 실적입니다. 연구과제의 결과들은 양산용 장비에 적용되어 고객들에게 공급되고 있거나 적용 예정입니다.

개발기간	연구과제명	연구결과	기 대 효 과

2000~2001	200mm 매엽식의 질화막 저압 화학기상증착 장비개발	개발성공관련 특허등록	LP CVD 장비 국산화개발 성공에 따른 가격경쟁력 확보, 당사의 매출증대 기여, 소자업체(하이닉스반도체)의 원가절감 , 수율증대 실현, 무역수지 적자 해소에 기여

2002~2004	300mm 매엽식의 질화막 저압 화학기상증착 장비개발	개발성공제품 판매중관련 특허등록	LP CVD 장비 국산화개발 성공에 따른 가격경쟁력 확보, 당사의 매출증대 기여, 소자업체(하이닉스반도체)의 원가절감 , 수율증대 실현, 무역수지 적자 해소에 기여

2002	200mm 질화막 저압 화학기상증착 장비용 CTC, TMC, PMC S/W 국산화 개발	개발성공	Single Chamber 장비의 통합 제어 SW의 국산화를 통한 비용절감

2003	300mm 매엽식의 질화막저압 화학기상증착 장비용 CTC, TMC, PMCS/W 국산화 개발	개발성공제품 판매중	Single Chamber 장비의 통합 제어 SW의 국산화를 통한 비용절감

2007~2009	Plasma를 이용한 Oxidation 및 Nitrogen Surface Doping 장비 개발	개발성공제품판매	소자업체와의 공동개발을 통하여 CVD 공정 주요 장비에 대한 기술력 확보로 장비국산화 수준 향상 및 선진국과의 기술격차 축소

2009~2013	Boron doped Si용 LP-CVD 증착 장비 개발	개발성공제품판매중국책과제	핵심원천기술확보공동구매연계형으로 매출증대국내소자업체의 산업경쟁력 향상고용 창출 효과

2014.6~2017	차세대 10nm이하급 소자용 Si, SiGe 및 Ge 선택적 에피 성장 장비 개발	개발성공관련 특허등록국책과제	Logic device 개발에 필수적인 에피 장비 개발 반도체 장비 기술 국산화를 통한 산업경쟁력 향상

2017~2020	차세대 3D NAND memory 향
mini-batch ALD 증착 장비 개발	개발성공제품판매중	High aspect ratio를 갖는 차세대 3D NAND 핵심 공정 solution 제공 및 차세대 Logic 및 DRAM에 추가 적용 가능

2019.7~2021	3차원 반도체 소자용 Batch Type Plasma-Enhanced ALD 설비/공정개발	개발성공제품판매중	차세대 10 nm급 이하 3차원 반도체 소자를 위한 고생산성, 12 inch Batch Type의 Thermal/Plasma-Enhanced ALD Process가 가능한 설비/공정 개발

(나) 현재 진행중인 연구개발 과제

아래는 당사가 현재 진행 중인 연구개발 과제입니다. 연구개발 과제의 결과는 향후 당사에서 제작하는 장비에 적용되고, 공정기술 개발의 기반으로 사용할 예정입니다

개발기간	연구과제명	연구결과	기 대 효 과

2021.12~현재	TiN계열 핵심소재 및 ALD증착장비 개발	개발 중	10나노 급 메모리용 DRAM 커패시터 전극막 형성을 위한TiN , TSN ALD 증착 장비 / 공정 개발

2023.7~현재	절연막 증착을 위한 ALD system 및 공정 개발	개발 중	절연막 증착을 위한 batch type ALD system 장비 / 공정 개발

2024.7~현재	Multi Wafer Loaded Epi 증착 공정/장비기술 개발	개발 중	Multi Wafer Loaded Epi 증착 공정/장비 기술 개발