심텍홀딩스 분기보고서 (2025.03)
6. 주요계약 및 연구개발활동

6-1. 경영상의 주요계약 - 해당사항이 없습니다. 6-2. 연구개발활동 [지주회사 사업 부문] - 해당사항이 없습니다.

[PCB(인쇄회로기판)제조 사업 부문]

- PCB제조 사업 부문은 사업회사 및 자회사로서 PCB 제조/판매를 주된 영업으로 하고 있는 (주)심텍 연결 기준입니다.

가. 연구개발활동의 개요 1) 연구개발 담당 조직 - 조직형태 : 기업부설연구소

- 연구소는 선행공정개발팀, 선행제품개발팀으로 구성되어 있습니다

(단위 : 명)

구 분	석 사	학 사	전문대	기 타	계

연구전담요원	21	97	0	0	118

연구보조원	0	0	9	7	16

관리직원	0	0	0	1	1

계	21	97	9	8	135

2) 연구개발비용(단위 : 천원)

과 목	2025년 당분기(누계)	2024년	2023년	비 고

연구개발비용 총계	10,314,066	23,587,047	19,548,561	-

(정부보조금)	-	-	1,584	-

연구개발비용 계 (정부보조금 차감 후)	10,314,066	23,587,047	19,546,978	-

회계처리	개발비 자산화(무형자산)	-	-	-	-

연구개발비(비용)	10,314,066	23,587,047	19,548,561	-

연구개발비 / 매출액 비율[연구개발비용 총계÷당기매출액×100]	3.40%	1.92%	1.88%	-

나. 연구개발실적 PCB(인쇄회로기판)제조 사업부문의 지적재산권 보유현황 및 연구개발실적은 하기 표와 같습니다. 이 중 지적재산권 보유현황의 상세내역은 '㈜심텍'의 정기보고서 "XII. 상세표" - "4. 연구개발실적" 부분을 참조하시기 바랍니다.

- 지적재산권 보유현황

구분	국내특허	해외특허	총계

등록	138건	3건	141건

출원 중	24건	-	24건

합계	162건	3건	165건

- 연구개발실적

순번	항목	내용	진행현황

1	AiP High Layer 기판개발	AiP 제품 개발 대응력 향상을 위한 개발	개발완료

2	Embedded Active + Cavity 기판 개발	새로운 구조 및 공법 개발을 통한 Embedded Active + Cavity 제품 개발	개발완료

3	Micro LED 기판 개발	원가 절감 목적으로 Fabric을 적용한 ETS Substrate로 적용 개발	개발완료

4	Cu Post interposer 기판 개발	POP Bump Type Post Substrate 개발	개발완료

5	Direct Patterning Method 개발	Direct Patterning Method (금속 3D 프린팅) 기술 개발 및 Feasibility 평가	개발완료

6	AiP/SiP 후판 FVI 공정 개발	후판 두께 제약 해결을 위한 최종검사 설비 개조 및 Process 정립	개발완료

7	Cavity Detach 설비 개발	Cavity PCB Detach 자동화를 위한 설비개발	개발완료

8	Unbalance 구조 AiP 기판 개발	AiP 개발 제품 대응을 위한 Unbalance 구조 Via Filling 개선 평가	개발완료

9	Alignment 정밀도 향상을 위한 공법개발	신호 손실 최소화를 위한 층간 Alignment 최소화 기술 확보	개발완료

10	고다층 적층 기술 개발	후판 고다층 제품 Process 정립 및 기반 기술 확보	개발완료

11	System IC 기반기술 확보를 위한 Alignment 개발	L to L Registration Tolerance 감소 기술 개발	개발완료

12	Hybrid Thin Form Factor 개발	PPG + RCC 조합의 Hybrid type 초박판 coreless 기판 개발	개발완료

13	Thermal Via 개발	Bar / Chunk Via에 대한 도금 Filling Process 및 조건 기술 확보	개발완료

14	Through Hole Filling 개발	PTH Cu Filling을 통한 Thermal 특성 강화	개발중

15	초미세 회로 기판 개발	저조도 적층 구현 및 동박 대체 Thin Seed Sputter 공법 검증	개발완료

16	Cu Post 개발	PKG Process 간소화 원가 절감을 위한 Cu Post 공법 개발	개발완료

17	SL Cavity Both Side Cavity 개발	새로운 구조의 Cavity 제품 개발 (Both Side Cavity)	개발완료

18	ED(Embedded Die) 개발	Embedded Die 에 대한 기술력 확보	개발완료

19	ALD공법을 활용한 RF-SiP 기판 개발	고주파 기판용 저조도 금속 산화 박막 개발	개발완료

20	Thermal Bar Via 개발	Thermal Via 개발을 통해 열방출성이 높은 Sub Process 개발	개발완료

21	High Height Cu Post 개발	Cu Post Height Capability 개선 및 표면처리 기술 확보	개발완료

22	Chunk Via Filling 개발	Chunk Via Filling Process 조건 및 내부 기술력 확보	개발완료

23	PID 소재평가	반도체 RDL 소재를 PCB화하여 제품 진행 가능 여부 평가	개발중

24	Thin Copper Foil 평가	소재 국산화 및 Fine Pitch 시장 선점을 위한 개발	개발완료

25	Cavity Interposer 개발	신규 Cavity Interposer 개발	개발완료

26	AiP Cavity Sub 개발	AiP PKG 제품의 두께 감소를 위한 AiP Cavity 개발	개발완료

27	고다층 Coreless 개발	High Layer Coreless에 대한 기술력 확보	개발완료

28	High Layer Slim FCBGA 개발	고다층 ABF FCBGA에서 고다층 Slim FCBGA로 전환 및 개발	개발완료

29	고다층 Mobile용 mmWave AiP 제품 개발	Mobile mmWave AiP 제품 개발	개발완료

30	2.xD 기판 개발	2.3D Interposer RDL 기판 개발, 2.1D Package 기판 개발	개발중

31	Heatsink 기판 개발	방열 소재가 부착된 기판 개발	개발완료

32	Glass Core Substrate 개발	Glass Core 기반 기술 확보를 통한 Glass Interposer 개발	개발중

33	Glass Core FC-BGA 기판 공법 개발	Glass Core를 적용한 FCBGA 기판 개발	개발중

34	PMIC Substrate 개발	고집적 회로 내에서 전력 공급의 안정성과 효율을 극대화하기 위한 기판 기술 개발	개발중