대덕 분기보고서 (2025.03)
6. 주요계약 및 연구개발활동

공시서류 작성기준일 현재 당사의 재무상태에 중요한 영향을 미치는 비경상적인 중요계약은 없습니다. 그리고 당사는 자회사 등으로부터의 배당, 상표권 사용료 등을 주 수입원으로 하는 지주회사이므로 연구개발활동을 수행하고 있지 않습니다. ■ PCB사업부문 [대상회사 : 대덕전자(주)]

가. 경영상의 주요계약 대덕전자가 체결한 비경상적인 주요계약은 없습니다.

나. 연구개발활동 (1) 연구개발 담당조직

(2) 연구개발비용(단위 : 백만원 )

과 목	제6기 당분기	제5기	제4기	비 고

연구개발비용 계	3,600	14,336	15,216	-

정부보조금	-	175	104	-

정부보조금 차감 후 연구개발비용 계	3,600	14,161	15,112	-

회계처리	판매비와 관리비	346	1,869	1,870	-

제조경비	3,251	12,466	13,346	-

개발비(무형자산)	-	-	-	-

연구개발비 / 매출액 비율[연구개발비용계÷당기매출액×100]	1.67%	1.61%	1.67%	주1

주1) 정부보조금을 차감하기 전의 연구개발비용 지출총액을 기준으로 산정하였습니다.

다. 연구개발 실적

항목	내용	진행현황

low cost substrate 개발	HDI 공정을 활용한 저가형 패키기 기판 개발	개발완료

초미세 회로 공정 개발	L/S 10/10 미만 초미세 회로 형성 및 검사기술 개발	개발완료

Low Dk / 고다층 패키지 기판 개발	패키지급 저유전 원자재 및 고다층 공정 기술 개발	개발완료

고다층 복합사양 SiP 개발	10~12L, 복합 Finish, 솔더범프, Low Dk Hybrid SiP 개발	개발완료

캐비티 PCB 개발	캐비티 PCB 단품화 가공 및 포장 기술 개발	개발완료

초박판 coreless PCB 개발	RCC를 이용한 초박판 고다층 coreless PCB 재료/공정기술 개발	개발완료

고밀도 SOP 기판 기술 개발	C4 bump pitch 125um 이하 고밀도 FC 기판 개발	개발완료

초미세 WBP 기판 기술 개발	WB Pitch 65um 이하 고밀도 CSP 기판 개발	개발완료

8L+ PKG용 FCCSP 기술 개발	Low DK 소재 적용, Cored / Coreless PKG PCB 개발	개발완료

초박판 Core 적용 다층 PCB 개발	두께 35um 미만 초박판 Core 적용 프로세스 및 PCB 개발	개발완료

Low cost MSAP PKG용 PCB 개발	HDI 공정의 설비 공정 능력 개선에 기반한 저가형 패키지 기판 개발	개발완료

초박판 Core 적용 다층 PCB 개발	두께 30um 미만 초박판 Core 적용 프로세스 및 PCB 개발	개발완료

AI 기술 융합 불량 분석 시스템 개발	AOI 검사 시스템과 AI 기술 융합으로 불량 분석 기술 고도화 시스템 개발	개발완료

고밀도 SOP 기판 기술 개발	C4 bump pitch 100um 이하 고밀도 FC 기판 개발	개발완료

고밀도 SOP 기판 기술 개발	C4 bump pitch 80um 이하 고밀도 FC 기판 개발	개발완료

Low cost 고밀도 PCB 개발	Line / Space pitch 36um 이하 MSAP 공법 개발	개발완료

초미세 회로 PCB 개발	Embeded Trace 공법 기반 Line / Space pitch 19um 이하 PCB 개발	개발완료

Large Body FCB 개발	Body size 50mm 이상 FCBGA 공정/SPC 관리 시스템 개발	개발완료

Low cost 고밀도 PCB 개발	Line / Space pitch 32um 이하 MSAP 공법 개발	개발완료

초미세 회로 PCB 개발	Embeded Trace 공법 기반 Line / Space pitch 18um 이하 PCB 개발	개발완료

후판 동도금 기술 개발	1.2mm 이상 후판 동도금 기술 개발	개발완료

Small BVH 기술 개발	50um BVH 공정 기술 확보 및 신뢰성 확보	개발완료

SRR 12.5um 대응 기술 개발	Design 최적화 설비 점검 기준 정립을 통한 SRR12.5um 기술 확보	개발완료

초박판 SiP 기판 기술 개발	PMIC용 78um 기판 프로세스 및 기술 개발	개발완료

비대칭 AiP warpage 개선	적층공법 개선을 통한 warpage 개선 (max. 1.8mm) 및 양산성 확보	개발완료

Bias HAST 신뢰성 확보	표면처리 기술개발을 통한 SR 하부 bias HAST 신뢰성 확보	개발완료

High density C4 bump 공법 개선	Bump count 20kea/unit FCBGA 양산화 기술 개발	개발완료

Thick core hole plugging 공법 개선	1.2mm 이상 후판 hole plugging 공법 개선	개발완료

mSAP용 동박 국산화 개발	mSAP 회로 seed 동박 국산화 공법 최적화 개발	개발완료

Coreless 미세 Via형성 공법 개발	Embeded Trace 공법 기반 Via pad 구조 개선 및 동도금 기술 최적화 개발	개발완료

Electrical Parameter 분석 Infra 구축	S-parameter 측정 Infra 및 Simulation Tool 구축, 구조 별 실물 제작 평가	개발완료

Fine bond finger 개발	Fine Bond Finger 50Pitch Substrate 개발	개발완료

초박판 다층 Coreless PCB 개발	초박판 3L Coreless 75um Substrate 개발	개발완료

Package 조립 모사 Infra 개발	Flip chip 디자인 대응 조립 모사 평가 시스템 개발	개발완료

DTC embedding 공법 개발	Cavity 구조 적용 DTC embedding PCB 개발	개발완료

4L Thin sub 개발	초박판 4L 105um Substrate 개발	개발완료

FCB 기판 용 신규 Build-up 재료 개발	High-end FCB 기판용 Low Df 소재 개발	개발완료

Fine Pitch Bump 개발	Cu Pillar 구조를 이용한 55pitch Bump 형성 기술 개발	개발완료

고다층 후판 안테나용 기판 개발	Total두께 1.0mm 이상 Cored 구조 안테나 기판 양산화 기술 개발	개발완료

Via on Cu post공법 개발	Via 직경 미세화 목적 Cu post 형성 2L ETS 기판 양산화 개발	개발완료

Fine bond finger 개발	Bond Finger 45Pitch Substrate 개발	개발완료

초박판 다층 Coreless PCB 개발	초박판 3L Coreless 70um Substrate 개발	개발완료

■ RF사업부문 [대상회사 : (주)와이솔]

가. 경영상의 주요 계약

보고서 작성기준일 현재 해당사항이 없습니다. 나. 연구개발활동

(1) 연구개발활동의 개요 와이솔 및 종속회사는 휴대폰에서 사용되는 RF(Radio Frequency:무선 주파수) 솔루션제품을 축으로 첨단부품의 선행기술과 신제품을 개발하고 있습니다.기존의 SAW Filter 이외에 소형화 박형화를 위한 SAW Filter Module의 개발 및 공정개선을 위한 기술 개발 등을 진행하고 있습니다. 다년간의 경험을 바탕으로 한 핵심 역량을 융복합하여 차세대 첨단부품 및 Solution을 지속적으로 개발할 계획입니다.와이솔은 SAW 필터를 개발하고 양산하기 위한 기반 기술을 토대로 새로운 응용처를 확보하기 위한 다양한 센서 제품군 및 Advanced PKG용 부품을 개발하고 있습니다. 이는 중장기 관점에서 와이솔의 제품군 포트폴리오를 확장할 수 있으며 새로운 제품군 확장을 위한 연구개발에 지속 투자할 계획입니다.

(2) 연구개발 담당조직(3) 연구개발 비용

(단위 : 백만원)

구분	2025년도(제18기 당분기)	2024년도(제17기)	2023년도(제16기)

자산처리	원재료비	-	-	-

인건비	-	-	-

감가상각비	-	-	-

위탁용역비	-	-	-

기타 경비	-	-	-

소 계	-	-	-

비용처리	제조원가	6,530	31,091	19,583

판관비	3,324	9,736	17,369

합계(매출액 대비 비율)	9,855(11.54%)	40,826(10.89%)	36,952(9.99%)